KR100731536B1 - 유기 전계 발광 소자의 제조방법 - Google Patents

유기 전계 발광 소자의 제조방법 Download PDF

Info

Publication number
KR100731536B1
KR100731536B1 KR1020050066060A KR20050066060A KR100731536B1 KR 100731536 B1 KR100731536 B1 KR 100731536B1 KR 1020050066060 A KR1020050066060 A KR 1020050066060A KR 20050066060 A KR20050066060 A KR 20050066060A KR 100731536 B1 KR100731536 B1 KR 100731536B1
Authority
KR
South Korea
Prior art keywords
layer
etch stop
forming
positive electrode
transparent substrate
Prior art date
Application number
KR1020050066060A
Other languages
English (en)
Other versions
KR20070011010A (ko
Inventor
한종영
Original Assignee
주식회사 대우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우일렉트로닉스 filed Critical 주식회사 대우일렉트로닉스
Priority to KR1020050066060A priority Critical patent/KR100731536B1/ko
Publication of KR20070011010A publication Critical patent/KR20070011010A/ko
Application granted granted Critical
Publication of KR100731536B1 publication Critical patent/KR100731536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 유기전계 발광소자의 제조방법은, 투명 기판 위에 어느 한 방향으로 뻗어 있는 양전극층을 형성하는 단계; 양전극층 및 투명 기판 위에 격자 형태의 절연층을 형성하여 화소용 개구부를 정의하는 단계; 절연층을 포함하는 투명 기판 상에 폴리실리콘막을 형성하는 단계; 폴리실리콘막 위에 식각방지막을 형성하는 단계; 식각방지막 위에 양전극층과 수직하도록 감광막 패턴을 형성하는 단계; 감광막 패턴을 마스크로 식각방지막을 패터닝하는 단계; 및 식각방지막을 마스크로 폴리실리콘막을 식각하되, 폴리실리콘막의 폭이 식각방지막보다 작은 폭을 갖도록 식각하는 단계를 포함한다.
격벽층, 오버행구조

Description

유기 전계 발광 소자의 제조방법{Method for manufacturing organic electro luminescent display device}
도 1a 내지 도 1d는 종래 기술에 따른 유기전계 발광소자의 제조방법 및 그 문제점을 설명하기 위해 나타내보인 도면들이다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 유기전계 발광소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 유기전계 발광소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 투명기판 210 : 양전극층 패턴
240 : 절연막 240 : 실리콘산화막
300 : 폴리실리콘막
본 발명은 유기전계 발광소자에 관한 것으로서, 보다 상세하게는 유기전계 발광소자의 제조방법에 관한 것이다.
일반적으로, 유기전계 발광소자(OLED; Organic electro luminescent display device)는 평판 디스플레이 소자 중 하나로 웨이퍼 상에 양전극층(anode layer)과 음전극층(cathode layer) 사이에 유기전계 발광층인 유기 박막층을 개재하여 구성하며, 매우 얇은 두께의 매트릭스 형태를 이룬다.
이러한 유기전계 발광소자는 낮은 전압에서 구동이 가능하고, 박형 등의 장점이 있다. 또한, 좁은 광 시야각, 느린 응답 속도 등 종래에 LCD에서 문제로 지적되어 온 결점을 해결할 수 있으며, 다른 형태의 디스플레이와 비교하여, 특히, 중형 이하에서 다른 디스플레이, 예컨대'TFT LCD'와 동등하거나 그 이상의 화질을 가질 수 있을 뿐만 아니라, 제조 공정이 단순화하다는 점에서 차세대 평판 디스플레이로 주목받고 있다.
도 1a 내지 도 1d는 종래 기술에 따른 유기전계 발광소자의 제조방법 및 그 문제점을 설명하기 위해 나타내보인 도면들이다.
먼저 도 1a를 참조하면, 투명 기판(100) 상에 어느 한 방향으로 길게 뻗어 있는 줄무늬 형상(stripe type)의 양전극층(110)을 형성한다. 여기서, 투명 기판(100)은 일반적으로 글래스(glass)를 사용하며, 양전극층(110)은 ITO(Indium tin oxide)층 또는 IZO(Indium zinc oxide) 등의 투명 전도성 물질을 스퍼터링(sputtering) 방법 등을 이용하여 형성할 수 있다. 도 1b는 도 1a의 X-X'축을 따라 절단한 모양을 나타내보인 도면이다. 이하의 공정 설명은 X-X'축을 잘라내어 도시한 도면을 설명하기로 하겠다.
다음에 도 1c를 참조하면, 투명 기판(100) 및 양전극층(110) 위에 양전극층(110)의 소정영역을 노출하는 개구부(120)를 가지는 격자 형상의 절연층(130)을 형성한다. 이때, 절연층(130)이 이루는 개구부(120)는 화소 형성영역을 정의한다. 절연층(130)을 형성하는 이유는, 후속 공정에서 유기 발광층 및 음전극층을 증착할 경우, 음전극층이 유기 발광층보다 바깥쪽으로 증착될 수 있어, 음전극층 및 양전극층 패턴이 서로 접촉되어 단락할 가능성이 있기 때문이다.
다음에 도 1d를 참조하면, 절연층(130)을 포함하는 투명 기판(100) 전면에 네가티브 타입(negative type)의 유기감광막을 적층하고 패터닝을 실시하여 역경사를 가지는 격벽(140)을 형성한다. 격벽(140)은 양전극층(110)과 직교하며 일정 간격을 두고 배열되며, 이후 공정에서 형성되는 음전극층이 인접 구성 요소와 단락이 되지 않도록 오버행(overhang)구조를 가진다.
그런데 네가티브 타입의 유기감광막을 이용하여 격벽(140)을 형성할 경우, 값이 비싸고, 격벽(140)의 크기 및 높이가 커질 경우, 감광막의 특성상 구조적으로 불안정하여 경우에 따라서 오버행 구조가 형성되지 않고, 쓰러지거나 인접 픽셀간 단락을 일으키는 문제가 발생한다. 또한 감광막을 사용함으로써 선폭(CD; Critical dimension)을 최소화하는 데에 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는, 유기전계 발광소자의 격벽 형성방법을 개선하여 격벽의 기능을 개선시키고, 격벽의 크기와 높이를 줄임으로써 좀 더 미세한 패턴을 가지고, 튼튼한 구조를 갖는 유기전계 발광소자의 제조방법을 제공하는데 있다.
삭제
삭제
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 유기전계 발광소자의 제조방법은, 투명 기판 위에 어느 한 방향으로 뻗어 있는 양전극층을 형성하는 단계; 상기 양전극층 및 투명 기판 위에 격자 형태의 절연층을 형성하여 화소용 개구부를 정의하는 단계; 상기 절연층을 포함하는 투명 기판 상에 폴리 실리콘막을 형성하는 단계; 상기 폴리실리콘막 위에 식각방지막을 형성하는 단계; 상기 식각방지막 위에 양전극층과 수직하도록 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로 상기 식각방지막을 패터닝하는 단계; 및 상기 식각방지막을 마스크로 상기 폴리실리콘막을 식각하되, 상기 폴리실리콘막의 폭이 상기 식각방지막보다 작은 폭을 갖도록 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 식각방지막은 실리콘나이트라이드(SiNx)를 포함하여 형성할 수 있다.
상기 폴리실리콘막을 식각하는 단계에서는, 플라즈마 식각 또는 습식식각 가운데 하나를 이용하는 것이 바람직하다.
상기 플라즈마 식각은 플루오르화세논(XeF₂)가스를 이용할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 유기전계 발광소자의 제조방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 2a를 참조하면, 투명 기판(200) 상에 양전극(anode)으로 사용하는 투명 금속 산화물을 스퍼터링(sputtering) 방법 등을 사용하여 적층하여 양전극층(도시하지 않음)을 형성한다. 여기서, 투명 기판(200)은 일반적으로 글래스(glass) 를 사용하며, 양전극층은 ITO(Indium tin oxide)층 또는 IZO(Indium zinc oxide) 등의 투명 전도성 물질을 사용한다. 이때, 양전극층은 저저항 금속 물질이 단일층 또는 두개 이상의 층을 가지는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우에는 하부층은 콘트라스트를 증가시키기 위해 검은색을 가지는 저저항 금속 물질로 이루어질 수도 있다. 다음에 양전극층 상에 감광막(도면에 도시하지 않음)을 도포하고, 노광 및 현상하여 감광막 패턴(도면에 도시하지 않음)을 형성한다. 계속해서 양전극층 상의 잔존 감광막을 제거하기 위해 애싱(ashing) 처리 공정을 수행한후, 감광막 패턴을 마스크로 양전극층을 식각하여 어느 한 방향으로 길게 뻗어 있는 줄무늬 형상(stripe type)의 양전극층 패턴(210)을 형성한다.
다음에 도 2b를 참조하면, 상기 양전극층 패턴(210)의 소정 영역을 노출하는 개구부(215)를 가지는 격자 형상의 절연층(230)을 형성한다. 이때, 절연층(230)이 이루는 개구부(215)는 화소 형성영역을 정의한다.
다음에 도 2c를 참조하면, 절연층(230)을 포함하는 투명 기판(200) 전면에 격벽 형성물질로서 실리콘산화막(SiO₂)(240)을 형성한다. 실리콘산화막(SiO₂)(240)은 화학적 기상증착(CVD; Chemical Vapor Deposition)방법을 이용하여 형성할 수 있다. 여기서 실리콘산화막(SiO₂)(240)은 후속 공정에서 격벽을 형성시, 절연층(230)이 손상되지 않도록 충분한 두께로 형성한다. 계속해서 실리콘산화막(SiO₂)(240) 상에 감광막을 도포하고 사진식각공정을 진행하여 양전극층 패턴(210)과 수직하도록 감광막 패턴(250)을 형성한다.
다음에 도 2d를 참조하면, 상기 감광막 패턴(250)을 마스크로 실리콘산화막 (SiO₂)(240)을 습식식각을 이용하여 선택적으로 제거해 격벽(260)을 형성한다. 여기서 실리콘산화막(SiO₂)(240)은 BOE(Buffered Oxide Etchant) 또는 HF용액을 포함하는 식각용액을 이용하여 제거할 수 있다. BOE 또는 HF 용액을 이용한 습식식각으로 격벽(260)을 형성할 경우, 모든 방향으로 균일한 속도를 갖는 등방성(isotropic) 식각으로 진행되면서 실리콘산화막(SiO₂)의 폭이 감광막 패턴(250)보다 작은 폭을 갖는 오버행 구조가 된다.
이렇게 형성된 오버행 구조에 따라 후속 이에 따라 이후 공정에서 형성되는 유기 전계 발광층 및 음전극층의 증착시 상기 감광막 패턴(250)의 쉐도윙 효과(Shadowing effect)에 의해 유기물질이 격벽(260)의 측면에 쌓이지 않게 되고, 이에 따라 음전극층이 인접 구성 요소와 단락이 되지 않는다. 이때, 상기 실리콘산화막(SiO₂)(240)을 포함하여 형성하는 격벽(260)은 종래 기술에서 이용하는 네가티브 타입의 유기감광막(160, 도 1c참조) 보다 밀도 및 강도가 높아서 크기와 높이가 작으면서 안정적인 오버행 구조로 형성할 수 있다.
다음에 도 2e를 참조하면, 격벽(260)이 형성된 투명 기판(200) 전면에 유기 전계 발광층(270), 예를 들어 정공수송층, 유기발광층 및 전자수송층등을 형성하고, 유기전계 발광층(270) 위에 음전극층(280)을 형성하여 유기전계 발광소자를 형성하고, 감광막 패턴(250)은 통상적인 애슁 공정을 거쳐 제거한다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 유기전계 발광소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
먼저 도 2a 및 도 2b에 도시한 바와 같이, 투명 기판(200) 상에 양전극 (anode)으로 사용하는 투명 금속 산화물을 스퍼터링(sputtering) 방법 등을 사용하여 형성하고, 어느 한 방향으로 길게 뻗어 있는 줄무늬 형상의 양전극 패턴(210)을 형성한다. 여기서, 투명 기판(200)은 일반적으로 글래스(glass)를 사용하며, 양전극 패턴(210)은 ITO(Indium tin oxide)층 또는 IZO(Indium zinc oxide) 등의 투명 전도성 물질을 사용할 수 있다. 다음에 상기 양전극층 패턴(210)의 소정 영역을 노출하는 개구부(215)를 가지는 격자 형상의 절연층(230)을 형성한다. 이때, 절연층(230)이 이루는 개구부(215)는 화소 형성영역을 정의한다.
다음에 도 3a를 참조하면, 절연층(230)을 포함하는 투명 기판(200) 전면에 격벽 형성물질로서 폴리실리콘(poly silicon)막(300)을 형성한다. 폴리실리콘막(300)은 대략 600℃의 온도에서 저압 화학기상증착(LPCVD; Low pressure chemical vapor deposition) 방법을 이용하여 형성할 수 있다. 이때, 폴리실리콘막(300)은 후속 격벽을 형성하는 공정시, 하부의 절연층이 손상되지 않게 충분한 두께를 가지도록 형성한다.
다음에 폴리실리콘막(300) 위에 식각방지막으로서 실리콘나이트라이드(SiNx)막(310)을 형성한다. 실리콘나이트라이드(SiNx)막(310)은 대략 400℃의 온도에서 저압 화학기상증착(LPCVD)방법을 이용하여 형성할 수 있다. 이때, 식각방지막(310)은 저온에서 형성하는 산화막(LTO; Low temperature oxide)으로 형성할 수도 있다. 그리고 실리콘나이트라이드(SiNx)막(310) 상에 감광막을 도포하고 사진식각공정을 진행하여 양전극층 패턴(210)과 수직하도록 폴리실리콘막(300)의 소정영역을 노출시키는 감광막 패턴(320)을 형성한다.
다음에 도 3b를 참조하면, 감광막 패턴(320)을 마스크로 실리콘나이트라이드(SiNx)막(310)을 선택적으로 제거하여 폴리실리콘막(300)의 소정영역을 노출시키는 실리콘나이트라이드(SiNx)막 패턴(330)을 형성하고, 감광막 패턴(320)은 통상적인 애슁 공정을 거쳐 제거한다.
다음에 도 3c를 참조하면, 실리콘나이트라이드(SiNx)막 패턴(330)을 마스크로 폴리실리콘막(300)을 선택적으로 제거해 격벽(340)을 형성한다. 여기서 폴리실리콘막(300)은 플루오르화세논(XeF₂)을 포함하는 가스를 이용하는 건식식각방법을 통해 선택적으로 제거할 수 있다. 건식식각방법을 이용하여 격벽(340)을 형성할 경우, 모든 방향으로 균일한 식각속도를 갖는 등방성(isotropic) 식각으로 진행되면서 폴리실리콘막(300)의 폭이 실리콘나이트라이드(SiNx)막 패턴(330)보다 작은 폭을 갖는 오버행 구조가 된다. 이렇게 형성된 오버행 구조에 따라 후속 이에 따라 이후 공정에서 형성되는 유기 전계 발광층 및 음전극층의 증착시 상기 실리콘나이트라이드(SiNx)막 패턴(330)의 쉐도윙 효과(Shadowing effect)에 의해 유기물질이 격벽(340)의 측면에 쌓이지 않게 되고, 이에 따라 음전극층이 인접 구성 요소와 단락이 되지 않는다. 이때, 상기 폴리실리콘막(300)은 습식식각을 이용하여 제거할 수도 있다. 이때, 상기 폴리실리콘막(300)을 포함하여 형성하는 격벽(340)은 종래 기술에서 이용하는 네가티브 타입의 유기감광막(160, 도 1c참조) 보다 밀도 및 강도가 높아서 크기와 높이가 작으면서 안정적인 오버행 구조로 형성할 수 있다.
다음에 도 3d를 참조하면, 격벽(340)이 형성된 투명 기판(200) 전면에 유기 전계 발광층(350), 예를 들어 정공수송층, 유기발광층 및 전자수송층등을 증착하 고, 유기전계 발광층(350) 위에 음전극층(360)을 형성하여 유기전계 발광소자를 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
예를 들어, 상술한 실시예에서는 실리콘산화막 및 폴리실리콘막을 이용하여 격벽을 형성하는 방법에 대하여 기술하였으나, 상기 실리콘산화막 및 폴리실리콘막은 종래 기술의 네가티브 타입의 유기감광막보다 밀도 및 강도가 높은 물질을 이용할 수도 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 유기전계 발광소자의 제조방법에 의하면, 격벽을 형성하는 물질 및 형성방법을 개선하여 종래의 격벽보다 크기와 높이가 작고 튼튼한 격벽을 형성하여 픽셀 간의 단락을 보다 효과적으로 방지할 수 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 투명 기판 위에 어느 한 방향으로 뻗어 있는 양전극층을 형성하는 단계;
    상기 양전극층 및 투명 기판 위에 격자 형태의 절연층을 형성하여 화소용 개구부를 정의하는 단계;
    상기 절연층을 포함하는 투명 기판 상에 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막 위에 식각방지막을 형성하는 단계;
    상기 식각방지막 위에 양전극층과 수직하도록 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 상기 식각방지막을 패터닝하는 단계; 및
    상기 식각방지막을 마스크로 상기 폴리실리콘막을 식각하되, 상기 폴리실리콘막의 폭이 상기 식각방지막보다 작은 폭을 갖도록 식각하는 단계를 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.
  4. 제3항에 있어서,
    상기 식각방지막은 실리콘나이트라이드(SiNx)를 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.
  5. 제3항에 있어서,
    상기 폴리실리콘막을 식각하는 단계에서는, 플라즈마 식각 또는 습식식각 가운데 하나를 이용하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.
  6. 제5항에 있어서,
    상기 플라즈마 식각은 플루오르화세논(XeF₂)가스를 포함하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.
KR1020050066060A 2005-07-20 2005-07-20 유기 전계 발광 소자의 제조방법 KR100731536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050066060A KR100731536B1 (ko) 2005-07-20 2005-07-20 유기 전계 발광 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066060A KR100731536B1 (ko) 2005-07-20 2005-07-20 유기 전계 발광 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070011010A KR20070011010A (ko) 2007-01-24
KR100731536B1 true KR100731536B1 (ko) 2007-06-22

Family

ID=38012127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066060A KR100731536B1 (ko) 2005-07-20 2005-07-20 유기 전계 발광 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100731536B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230301139A1 (en) * 2020-09-04 2023-09-21 Applied Materials, Inc. Inorganic silicon-containing overhang structures of oled subpixels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054296A (ko) * 1997-12-26 1999-07-15 김영환 플라즈마 디스플레이 패널의 격벽 형성방법
KR20030026426A (ko) * 2001-09-25 2003-04-03 엘지전자 주식회사 일렉트로루미네센스 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054296A (ko) * 1997-12-26 1999-07-15 김영환 플라즈마 디스플레이 패널의 격벽 형성방법
KR20030026426A (ko) * 2001-09-25 2003-04-03 엘지전자 주식회사 일렉트로루미네센스 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20070011010A (ko) 2007-01-24

Similar Documents

Publication Publication Date Title
US9105876B2 (en) Method for fabricating organic light emitting diode display device having improved effective emitting area
CN107689390B (zh) 像素界定层及其制造方法、显示基板、显示面板
JP6016407B2 (ja) 有機ｅｌ表示装置の製造方法
WO2021244248A1 (zh) 显示面板及其制备方法、显示基板及其制备方法和显示装置
US20120252143A1 (en) Method of manufacturing organic light emitting device
KR100731536B1 (ko) 유기 전계 발광 소자의 제조방법
CN109103235B (zh) 有机发光二极管显示面板及其制作方法、显示装置
KR100768715B1 (ko) 유기 전계 발광 소자 및 그 제조방법
KR100768692B1 (ko) 유기 발광 소자 및 그의 제조 방법
KR20030014062A (ko) 유기 el 소자의 격벽 제조방법
KR101143356B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100303360B1 (ko) 유기 전계발광 표시소자의 제조방법
KR100762120B1 (ko) 유기 ｅｌ 소자 및 그 제조 방법
JP2010009753A (ja) 有機ｅｌ表示装置及びその製造方法
KR102577783B1 (ko) 광 전자 소자의 제조 방법
KR100413856B1 (ko) 유기 전계 발광 소자 및 그의 제조 방법
KR100408091B1 (ko) 유기 전계 발광 소자 및 그의 제조 방법
KR101157263B1 (ko) 유기전계발광표시장치 및 그 제조 방법
KR20070050763A (ko) 오엘이디 디스플레이 소자의 제조방법
KR100692856B1 (ko) 유기 전계발광 표시소자 및 그 제조방법
KR100499582B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR100727607B1 (ko) 유기전계 발광소자의 제조방법
KR20030062033A (ko) 유기 전계 발광 디스플레이 및 그의 제조방법
KR100415433B1 (ko) 유기 전계 발광 소자 및 그의 제조 방법
KR20150077157A (ko) 유기전계발광표시소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110601

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee