KR100731063B1 - 씨모스 이미지 센서 및 그 제조방법 - Google Patents

씨모스 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR100731063B1
KR100731063B1 KR1020050132368A KR20050132368A KR100731063B1 KR 100731063 B1 KR100731063 B1 KR 100731063B1 KR 1020050132368 A KR1020050132368 A KR 1020050132368A KR 20050132368 A KR20050132368 A KR 20050132368A KR 100731063 B1 KR100731063 B1 KR 100731063B1
Authority
KR
South Korea
Prior art keywords
image sensor
planarization layer
semiconductor substrate
dummy
cmos image
Prior art date
Application number
KR1020050132368A
Other languages
English (en)
Inventor
한창훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132368A priority Critical patent/KR100731063B1/ko
Application granted granted Critical
Publication of KR100731063B1 publication Critical patent/KR100731063B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 픽셀 어레이 에지 부분에 더미 패턴을 삽입한 후 평탄화층과 그 위에 칼라 필터 및 마이크로렌즈를 형성함으로써 픽셀 어레이 에지에서의 이미지 특성 저하를 방지하도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것으로서, 픽셀 어레이 영역과 더미 영역을 갖는 반도체 기판의 픽셀 어레이 영역에 일정한 간격을 갖고 형성되는 복수개의 포토 다이오드들과, 상기 포토 다이오드를 포함한 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 반도체 기판의 더미 영역에 형성되는 더미 금속라인과, 상기 더미 금속라인을 포함한 반도체 기판의 전면에 에지 부분이 중앙 부분보다 높게 형성되는 평탄화층과, 상기 평탄화층상에 상기 각 포토 다이오드와 대응되고 중앙 부분에서 에지 부분으로 갈수록 두께가 두껍게 형성되는 다수개의 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
포토다이오드, 층간 절연막, 평탄화층, 마이크로렌즈

Description

씨모스 이미지 센서 및 그 제조방법{CMOS image sensor and method for manufacturing the same}
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도
도 4a는 본 발명에 의한 씨모스 이미지 센서를 나타낸 평면도
도 4b는 도 4a의 Ⅳ-Ⅳ'선에 따른 씨모스 이미지 센서를 나타낸 단면도
도 5a 내지 도 5d는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
101 : 반도체 기판 102 : 포토다이오드
103 : 층간 절연막 104 : 더미 금속라인
105 : 평탄화층 106 : 마이크로렌즈
본 발명은 이미지 센서 및 그 제조방법에 관한 것으로서, 특히 이미지 센서 의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로 이미지 센서는 광학 영상(optical image)을 전기적인 신호로 변환시키는 반도체 장치로써, CCD(Charge Coupled Device) 이미지 센서 소자와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 소자로 크게 나눌 수 있다.
상기 CMOS 이미지 센서는 조사되는 빛을 감지하는 포토 다이오드부와 감지된 빛을 전기적인 신호로 처리하여 데이터화하는 CMOS 로직 회로부로 구성되는데, 상기 포토 다이오드의 수광량이 많을수록 상기 이미지 센서의 광 감도(Photo Sensitivity) 특성이 양호해진다.
이러한, 광 감도를 높이기 위해서 이미지 센서의 전체 면적 중에서 포토 다이오드가 차지하는 비율(Fill Factor)을 크게 하거나, 포토다이오드 이외의 영역으로 입사되는 광의 경로를 변경하여 상기 포토 다이오드로 집광시켜 주는 기술이 사용된다.
상기 집광 기술의 대표적인 예가 마이크로 렌즈를 형성하는 것인데, 이는 포토 다이오드 상부에 광투과율이 좋은 물질로 통상적으로 볼록형 마이크로렌즈를 만들어 입사광의 경로를 굴절시켜 보다 많은 양의 빛을 포토 다이오드 영역으로 조사하는 방법이다.
이 경우 마이크로렌즈의 광축과 수평한 빛이 마이크로렌즈에 의해서 굴절되어 광축상의 일정 위치에서 그 초점이 형성되어진다.
한편, 이미지 센서용 소자를 제조함에 있어서, 이미지를 받아들이는 포토 다 이오드의 개수가 해상력(resolution)을 결정하기 때문에 고(高)화소화로의 진전 및 소형화에 따른 픽셀(pixel)의 미세화가 이루어지고 있다.
따라서 이렇게 소형화 및 고화소화로의 진전에 따라 외부 화상의 입력을 이미지 플랜(image plane)에 집속함에 있어서 마이크로렌즈를 통해 집속을 하게 된다.
칼라 필터(color filter)는 색분리를 위해서 원색형 또는 보색형으로 칼라 필터층을 형성하게 되는데 원색형의 경우 적색(Red), 녹색(Green), 청색(Blue) 칼라를, 보색형의 경우 시안(Cyan), 옐로우(Yellow), 마젠타(Magenta) 칼라를 형성하여 색분리가 되도록 하여 색 재현을 할 수 있도록 온-칩(on-chip) 방식으로 형성을 하게 된다.
한편, 입사되는 광을 효율적으로 활용하기 위함과 아울러 최대한 활용하기 위하여 마이크로렌즈를 형성하여 집광효율을 높이게 되는데, 상기 마이크로렌즈는 포토 레지스트(photo resist)를 열 리플로우(thermal reflow) 시켜서 형성하고 있다.
그러나 마이크로렌즈의 사이즈를 최대한 크게 하여 보다 많은 광을 집속하기 위하여 리플로우하다 보면 이웃하는 마이크로렌즈간의 브릿지(bridge)가 생기기 때문에 어느 정도의 CD(Critical Dimension)을 유지하여 균일성(uniformity)을 향상하게 된다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1에 도시된 바와 같이, 1개의 포토다이오드(PD; Photo Diode)와 3개의 nMOS 트랜지스터(T1, T2, T3)로 구성된다. 상기 포토다이오드(PD)의 캐소드는 제 1 nMOS 트랜지스터(T1)의 드레인 및 제 2 nMOS 트랜지스터(T2)의 게이트에 접속되어 있다.
그리고, 상기 제 1, 제 2 nMOS 트랜지스터(T1, T2)의 소오스는 모두 기준 전압(VR)이 공급되는 전원선에 접속되어 있고, 제 1 nMOS 트랜지스터(T1)의 게이트는 리셋신호(RST)가 공급되는 리셋선에 접속되어 있다.
또한, 제 3 nMOS 트랜지스터(T3)의 소오스는 상기 제 2 nMOS 트랜지스터의 드레인에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 드레인은 신호선을 통하여 판독회로(도면에는 도시되지 않음)에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 게이트는 선택 신호(SLCT)가 공급되는 열 선택선에 접속되어 있다.
따라서, 상기 제 1 nMOS 트랜지스터(T1)는 리셋 트랜지스터(Rx)로 칭하고, 제 2 nMOS 트랜지스터(T2)는 드라이브 트랜지스터(Dx), 제 3 nMOS 트랜지스터(T3)는 선택 트랜지스터(Sx)로 칭한다.
일반적인 3T형 CMOS 이미지 센서의 단위 화소는, 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이 오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다.
즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다.
따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.
상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 반도체 기판(31)에 일정한 간격을 갖고 형성되는 복수개의 포토 다이오드(32)들과, 상기 포토 다이오드(32)를 포함한 반도체 기판(31)의 전면에 형성되는 층간 절연막(33)과, 상기 층간 절연막(33)상에 형성되는 에지 부분이 중앙 부분보다 낮게 형성되는 평탄화층(34)과, 상기 평탄화층(34)상에 상기 각 포토 다이오드(32)와 대응되게 형성되는 다수개의 마이크로렌즈(35)를 포 함하여 구성된다.
여기서, 상기 마이크로렌즈(35)와 평탄화층(34) 사이에 상기 각 포토 다이오드(32)와 대응되게 적색(R), 녹색(G), 청색(B)의 칼라 필터층(도시되지 않음)이 형성되어 있고, 상기 층간 절연막(33)은 다수의 층으로 이루어지며 그 사이에는 각종 금속배선(도시되지 않음)들이 형성되어 있다.
그러나 상기와 같은 종래의 씨모스 이미지 센서는 다음과 같은 문제점이 있었다.
즉, 종래에는 평탄화층을 형성한 다음 칼라 필터와 마이크로렌즈를 형성하고 있는데, 픽셀 어레이 에지(pixel Array edge)에서 CMP의 디싱(dishing) 효과로 픽셀 어레이 에지 부위의 평탄화층이 중앙 부분보다 낮아 픽셀 어레이 에지에서의 이미지 특성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 픽셀 어레이 에지 부분에 더미 패턴을 삽입한 후 평탄화층과 그 위에 칼라 필터 및 마이크로렌즈를 형성함으로써 픽셀 어레이 에지에서의 이미지 특성 저하를 방지하도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 픽셀 어레이 영역과 더미 영역을 갖는 반도체 기판의 픽셀 어레이 영역에 일정한 간격을 갖고 형성되는 복수개의 포토 다이오드들과, 상기 포토 다이오드를 포함한 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 반도체 기판의 더미 영역에 형성되는 더미 금속라인과, 상기 더미 금속라인을 포함한 반도체 기판의 전면에 에지 부분이 중앙 부분보다 높게 형성되는 평탄화층과, 상기 평탄화층상에 상기 각 포토 다이오드와 대응되도록 형성되는 반구형의 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 픽셀 어레이 영역과 더미 영역을 갖는 반도체 기판의 픽셀 어레이 영역에 일정한 간격을 갖는 복수개의 포토 다이오드들을 형성하는 단계와, 상기 포토 다이오드를 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 금속막을 증착하고 선택적으로 제거하여 상기 반도체 기판의 더미 영역에 더미 금속라인을 형성하는 단계와, 상기 더미 금속라인을 포함한 반도체 기판의 전면에 에지 부분이 중앙 부분보다 높은 평탄화층을 형성하는 단계와, 상기 평탄화층상에 상기 각 포토 다이오드와 대응되도록 형성되는 반구형의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 한다
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4a는 본 발명에 의한 씨모스 이미지 센서를 나타낸 평면도이고, 도 4b는 도 4a의 Ⅳ-Ⅳ'선에 따른 본 발명에 의한 씨모스 이미지 센서의 단면도이다.
도 4a 및 도 4b에 도시한 바와 같이, 픽셀 어레이 영역(P)과 더미 영역(D)을 갖는 반도체 기판(101)의 픽셀 어레이 영역에 일정한 간격을 갖고 형성되는 복수개의 포토 다이오드(102)들과, 상기 포토 다이오드(102)를 포함한 반도체 기판(101)의 전면에 형성되는 층간 절연막(103)과, 상기 반도체 기판(101)의 더미 영역(D)에 형성되는 더미 금속라인(dummy metal line)(104)과, 상기 더미 금속라인(104)을 포함한 반도체 기판(101)의 전면에 에지 부분이 중앙 부분보다 높게 형성되는 평탄화층(105)과, 상기 평탄화층(105)상에 상기 각 포토 다이오드(102)와 대응되도록 형성되는 반구형의 다수개의 마이크로렌즈(106)를 포함하여 구성된다.
여기서, 상기 마이크로렌즈(106)와 평탄화층(105) 사이에 상기 각 포토 다이오드(102)와 대응되게 적색(R), 녹색(G), 청색(B)의 칼라 필터층(도시되지 않음)이 형성되어 있다.
또한, 상기 층간 절연막(103)은 다수의 층으로 이루어지며 그 사이에는 각종 금속배선(도시되지 않음)들이 형성되어 있고, 본 발명의 실시예에서는 최상층의 층간 절연막만을 도시하였다.
또한, 상기 평탄화층(105)은 "V"자형을 갖고 형성된다.
도 5a 내지 도 5d는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 5a에 도시한 바와 같이, 픽셀 어레이 영역(P)과 더미 영역(D)으로 정의된 다결정 실리콘 등의 반도체 기판(101)에 선택적으로 불순물 이온을 주입하여 픽셀 어레이 영역(P)에 일정한 간격을 갖는 다수개의 포토 다이오드(102)들을 형성한다.
이어, 상기 포토 다이오드(102)를 포함한 반도체 기판(101)의 전면에 층간 절연막(103)을 형성한다.
여기서, 상기 층간 절연막(103)은 사일렌 계열의 절연막으로 형성하여 그 속에 포함되어 있는 다량의 수소 이온으로 인하여 반도체 기판(101)의 댕글린 본드를 회복시킴으로써 암전류를 효과적으로 줄일 수도 있다.
도 5b에 도시한 바와 같이, 상기 층간 절연막(103)상에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 식각하여 상기 반도체 기판(101)의 더미 영역(D)에 더미 금속라인(104)을 형성한다.
여기서, 상기 더미 금속라인(104)은 별도의 금속막을 증착하여 형성하거나 각종 금속배선(도시되지 않음)을 형성할 때 더미 영역에 추가로 잔류하도록 형성할 수 있다.
도 5c에 도시한 바와 같이, 상기 더미 금속라인(104)을 포함한 반도체 기판(101)의 전면에 실리콘 나이트라이드 등의 평탄화층(105)을 형성한다.
이어, 상기 평탄화층(105)의 전면에 CMP(Chemical Mechanical Polishing) 공정을 실시한다. 이때 픽셀 어레이 영역(P)의 에지 부분 즉 더미 영역(D)에는 더미 금속라인(104)이 형성되어 있기 때문에 CMP의 디싱(dishing) 효과로 인하여 평탄화층(105)이 낮아지지 않고 반대로 중앙 부분보다 높게 형성된다.
즉, 본 발명에서는 픽셀 어레이 영역의 에지 부분인 더미 영역에 더미 금속라인(104)을 형성함으로써 종래의 픽셀 어레이 에지가 낮아지는 것을 반대로 높게 형성하도록 하여 픽셀 어레이 중심에서 픽셀 어레이 에지(edge)로 가면서 평탄화층(105)이 점점 높아지게 하고 있다.
도 5d에 도시한 바와 같이, 상기 평탄화층(105)상에 상기 각 포토다이오드(102)와 대응되게 칼라 필터층(도시되지 않음) 및 반구형의 마이크로렌즈(106)를 형성한다.
여기서, 상기 마이크로렌즈(106)는 상기 포토 다이오드(102)로 입사되는 광을 효율 좋게 집속하기 위해 형성되는데, 마이크로렌즈용 물질층을 형성한 후 선택적으로 패터닝하여 마이크로렌즈 패턴을 형성하고, 상기 마이크로렌즈 패턴을 150 ~ 300℃의 온도에서 리플로우하여 반구형 형태로 형성하고 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 픽셀 어레이 영역의 에지 부분인 더미 영역에 더미 금속라인을 추가로 형성함으로써 평탄화층의 CMP 공정시 에지 부분이 낮아지는 것을 방지하여 픽셀 어레이 에지에서의 이미지 센서 특성을 향상시킬 수 있다.

Claims (5)

  1. 픽셀 어레이 영역과 더미 영역을 갖는 반도체 기판의 픽셀 어레이 영역에 일정한 간격을 갖고 형성되는 복수개의 포토 다이오드들과,
    상기 포토 다이오드를 포함한 반도체 기판의 전면에 형성되는 층간 절연막과,
    상기 반도체 기판의 더미 영역에 형성되는 더미 금속라인과,
    상기 더미 금속라인을 포함한 반도체 기판의 전면에 에지 부분이 중앙 부분보다 높게 형성되는 평탄화층과,
    상기 평탄화층상에 상기 각 포토 다이오드와 대응되도록 형성되는 반구형의 마이크로렌즈를 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
  2. 제 1 항에 있어서, 상기 평탄화층은 "V"자형을 구조를 갖는 것을 특징으로 하는 씨모스 이미지 센서.
  3. 제 1 항에 있어서, 상기 층간 절연막은 사일렌 계열의 절연막인 것을 특징으로 하는 씨모스 이미지 센서.
  4. 픽셀 어레이 영역과 더미 영역을 갖는 반도체 기판의 픽셀 어레이 영역에 일정한 간격을 갖는 복수개의 포토 다이오드들을 형성하는 단계;
    상기 포토 다이오드를 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막상에 금속막을 증착하고 선택적으로 제거하여 상기 반도체 기판의 더미 영역에 더미 금속라인을 형성하는 단계;
    상기 더미 금속라인을 포함한 반도체 기판의 전면에 에지 부분이 중앙 부분보다 높은 평탄화층을 형성하는 단계;
    상기 평탄화층상에 상기 각 포토 다이오드와 대응되도록 반구형의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  5. 제 4 항에 있어서, 상기 층간 절연막은 사일렌 계열의 절연막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
KR1020050132368A 2005-12-28 2005-12-28 씨모스 이미지 센서 및 그 제조방법 KR100731063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132368A KR100731063B1 (ko) 2005-12-28 2005-12-28 씨모스 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132368A KR100731063B1 (ko) 2005-12-28 2005-12-28 씨모스 이미지 센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100731063B1 true KR100731063B1 (ko) 2007-06-22

Family

ID=38373078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132368A KR100731063B1 (ko) 2005-12-28 2005-12-28 씨모스 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100731063B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001110A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 이미지센서 제조 방법
JP2004140426A (ja) * 2002-10-15 2004-05-13 Kyocera Corp 固体撮像装置
JP2006134911A (ja) * 2004-11-02 2006-05-25 Sony Corp 固体撮像装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001110A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 이미지센서 제조 방법
JP2004140426A (ja) * 2002-10-15 2004-05-13 Kyocera Corp 固体撮像装置
JP2006134911A (ja) * 2004-11-02 2006-05-25 Sony Corp 固体撮像装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100672699B1 (ko) 씨모스 이미지 센서의 제조방법
JP4603851B2 (ja) Cmosイメージセンサの製造方法
KR100720457B1 (ko) 이미지 센서 및 이의 제조 방법
KR100504563B1 (ko) 이미지 센서 제조 방법
KR20070069833A (ko) 씨모스 이미지 센서 및 그 제조방법
JP2006140483A (ja) Cmosイメージセンサ及びその製造方法
JP4486043B2 (ja) Cmosイメージセンサー及びその製造方法
KR100720509B1 (ko) 이미지 센서 및 이의 제조 방법
KR100649023B1 (ko) 씨모스 이미지 센서의 제조방법
JP2006080480A (ja) Cmosイメージセンサ及びその製造方法
JP2007147738A (ja) カラーフィルタ、その製造方法、これを用いた固体撮像素子、およびその製造方法
US20090160001A1 (en) Image sensor and method for manufacturing the sensor
JP2007324321A (ja) カラーフィルタ、その製造方法、これを用いた固体撮像素子、およびその製造方法
US20090321864A1 (en) Cmos image sensor and method for manufacturing the sensor
KR100840658B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100731063B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100788348B1 (ko) 씨모스 이미지 센서의 제조방법
KR100698092B1 (ko) 씨모스 이미지 센서의 제조방법
JP2007079154A (ja) カラーフィルタの形成方法およびこれを用いた固体撮像素子の製造方法
US20070145238A1 (en) Method for Manufacturing Mask and CMOS Image Sensor
JP2006344656A (ja) 固体撮像素子及びその製造方法
KR100731068B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US20090068599A1 (en) Method of manufacturing image sensor
KR20060077064A (ko) 트리플 마이크로렌즈를 갖는 씨모스 이미지 센서 및 그의제조방법
JP2007199386A (ja) カラーフィルタ、その製造方法、これを用いた固体撮像素子、およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee