KR100729845B1 - 클럭분주 및 클럭합성을 이용한 디지털 ｐｗｍ 발생기 - Google Patents

클럭분주 및 클럭합성을 이용한 디지털 ｐｗｍ 발생기 Download PDF

Info

Publication number
KR100729845B1
KR100729845B1 KR1020060073219A KR20060073219A KR100729845B1 KR 100729845 B1 KR100729845 B1 KR 100729845B1 KR 1020060073219 A KR1020060073219 A KR 1020060073219A KR 20060073219 A KR20060073219 A KR 20060073219A KR 100729845 B1 KR100729845 B1 KR 100729845B1
Authority
KR
South Korea
Prior art keywords
clock
signal
generator
digital
digital pwm
Prior art date
Application number
KR1020060073219A
Other languages
English (en)
Inventor
김기현
김형우
서길수
김상철
방욱
강인호
김남균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020060073219A priority Critical patent/KR100729845B1/ko
Application granted granted Critical
Publication of KR100729845B1 publication Critical patent/KR100729845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 디지털 펄스폭 변조 발생기에 관한 것으로서, 더욱 상세하게는, 스위치 모드 전원을 구현하기 위해 많이 사용되는 아날로그 방식의 PWM 발생기를 기준클럭에 대하여 클럭 분주 및 클럭 합성 방법을 이용하여 PWM 신호를 발생시키기 위한 디지털 PWM 발생기에 관한 것이다.
이를 위한 본 발명은 시스템 내부 기준 클럭을 발생시켜주는 클럭발생부와; 상기 클럭발생부에서 생성된 기준클럭을 이용하여 N개의 클럭으로 분주시켜주는 클럭분주기와; 상기 클럭분주기를 거쳐 분주된 여러 클럭의 신호 중 클럭제어부에서 보내주는 제어 신호에 따라 몇몇의 클럭을 선택적으로 클럭합성부로 보내주는 클럭선택부와; SMPS 외부의 시스템에서 선택된 제어 신호 또는 명령어 등을 해석하여 클럭선택부로 제어신호를 보내거나 SMPS 내부의 부하변동을 체크하여 일반모드일때 클럭선택부를 제어하는 클럭제어부와; 클럭선택부에서 선택된 신호들을 합성하여 PWM 신호로 만들어주는 클럭합성부; 및 SMPS의 부하변동 신호를 해석하여 클럭제어부로 보내주는 펄스폭 조절부 및 외부의 MCU와의 통신 지원을 위한 통신 지원부로 구성됨을 특징으로 한다.
따라서 기존의 아날로그 블록의 PWM 발생기를 디지털화 함으로써 제어의 용이 및 디지털 시스템과의 호환성 증대, 디지털 통신 등을 이용한 외부 MCU(Micro Control Unit)와의 연계동작 등이 가능해 진다.
펄스폭변조발생기, 스위치모드파워서플라이, 기준클럭, 분주기, 펄스폭조절부, 클럭합성부, 클럭제어부

Description

클럭분주 및 클럭합성을 이용한 디지털 ＰＷＭ 발생기{Digital Pulse Width Modulation generator with clock divider and clock synthesizer}
도 1은 본 발명에 따른 디지털 PWM 발생기의 블록다이어그램.
도 2는 분주된 클럭신호를 이용한 합성된 출력 신호.
도 3은 외부 MCU와의 연계동작 및 비교기를 이용한 부하변동 신호의 입력.
도 4는 디지털 PWM을 적용한 플라이백 SMPS의 회로도.
*도면의 주요부분에 대한 부호 설명*
1: 클럭발생부 2: 클럭분주기
3: 클럭선택부 4: 클럭합성부
5: 클럭제어부 6: 펄스폭조절부
7: 통신지원부 10: 디지털PWM발생기
본 발명은 디지털 펄스폭 변조(Pulse Width Modulation ; 이하에서 PWM이라 지칭) 발생기에 관한 것으로서, 보다 상세하게는, 스위칭 모드 전원(Switching Mode Power Supply : 이하에서 SMPS로 지칭)을 구현하기 위해 많이 사용되는 아날 로그 방식의 PWM 발생기를 기준클럭에 대하여 클럭분주 및 클럭합성 방법을 이용하여 PWM 신호를 발생시키기 위한 디지털 PWM 발생기에 관한 것이다.
정보가전기기에 흔히 사용되고 있는 종래의 SMPS에 사용되었던 아날로그 방식의 PWM 발생기는 톱니파와 부하단에서 선택된 신호를 비교하여 PWM 신호의 폭을 결정하여 발생시키는 방식 또는 기준클럭을 래치방식을 이용하여 스킵하도록 하는 방식을 사용하였고, 특허로 등록되거나 공개되어 있는 디지털 PWM 관련 회로들은 기준 주파수를 이용하여 카운팅 하여 펄스폭을 결정하게 하는 방식과, 톱니파와 비교하는 전압을 카운터에 의해 설계하는 방식들을 이용한 회로들이다.
그러나, 이러한 부하변동 신호를 톱니파 발생기와 비교하여 PWM 신호의 펄스폭을 조절하는 종래의 SMPS는 톱니파 발생회로를 꾸며 주어야 하는 번거로움과 외부 시스템이 디지털 시스템일 경우 호환성이 떨어지게 되는 문제점이 있었다.
따라서, 본 발명은 정보가전기기에 흔히 사용되고 있는 SMPS장치에 사용되고 있는 아날로그 PWM 발생기를 클럭분주 및 클럭합성을 이용하여 디지털화 함으로써 제어가 용이해지고, 디지털 가전기기 또는 일반 가전기기 내부의 MCU(Micro Control Unit)와의 디지털 통신을 이용한 상호 연동 동작이 가능하도록 한 클럭분주 및 클럭합성을 이용한 디지털 PWM 발생기를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 시스템 내부 기준클럭을 발생시켜주는 클럭발생부와; 상기 클럭발생부에서 생성된 기준클럭을 이용하여 N개의 클럭으로 분주시켜주는 클럭분주기와; 상기 클럭분주기를 거쳐 분주된 여러 클럭의 신호 중 클럭제어부에서 보내주는 제어 신호에 따라 몇몇의 클럭을 선택적으로 클럭합성부로 보내주는 클럭선택부와; SMPS 외부의 시스템에서 선택된 제어 신호 또는 명령어 등을 해석하여 클럭선택부로 제어신호를 보내거나 SMPS 내부의 부하변동을 체크하여 일반모드일때 클럭선택부를 제어하는 클럭제어부와; 클럭선택부에서 선택된 신호들을 합성하여 PWM 신호로 만들어주는 클럭합성부와; SMPS의 부하변동 신호를 해석하여 클럭제어부로 보내주는 펄스폭 조절부로 구성됨을 특징으로 한다.
본 발명에 따르면, 기준클럭을 플립플롭을 이용하여 상승에지 또는 하강에지를 이용하여 2배수 또는 그 이상의 배수로 크기를 키우고 이 신호들의 조합을 통하여 PWM 신호를 발생하도록 하는 것이 바람직하다.
또한, 본 발명은, 기준클럭을 래치 또는 게이트들의 조합회로를 이용하여 2배수 또는 그 이상의 배수로 크기를 키우고 이 신호들의 조합을 통하여 PWM 신호를 발생하도록 하는 것이 바람직하지만, 카운터를 이용하여 2배수 또는 그 이상의 배수로 크기를 키우고 이 신호들의 조합을 통하여 PWM 신호를 발생할 수도 있다.
또한 PWM 신호를 발생하는 방식은 여러 다른 클럭신호들을 'AND'나 'OR' 게이트 등의 기본게이트 등을 이용하여 합성할 수도 있다.
본 발명의 다른 특징에 따르면, 디지털 PWM 발생회로내의 펄스폭조절부로의 부하변동 신호의 입력을 M개의 비교기나 ADC(Analog to Digital Converter)를 이용하여 인가시켜줄 수도 있다.
또한 본 발명은 디지털 PWM 발생회로에 통신지원회로를 내장하여 외부에서 클럭제어부를 제어할 수 있도록 하거나, 이를 모니터링 할 수도 있고, 외부에서 클럭제어부 이외의 블록을 제어하거나, 이를 모니터링 할 수도 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1에 도시한 바와 같이 본 발명의 디지털PWM발생기(10)는 시스템 내부클럭을 발생시켜주는 클럭발생부(1)와, 이 클럭발생부(1)에서 생성된 클럭을 이용하여 여러 주기의 클럭으로 분주시켜주는 클럭분주기(2)와, 상기 클럭분주기(2)를 거쳐 분주된 여러 클럭의 신호 중 클럭제어부(5)에서 보내주는 제어 신호에 따라 몇몇의 클럭을 선택적으로 클럭합성부로 보내주는 클럭선택부(3)를 포함한다.
또한 본 발명은 SMPS 외부의 시스템에서 선택된 제어 신호 또는 명령어 등을 해석하여 클럭선택부(3)로 제어신호를 보내거나 SMPS 내부의 부하변동을 체크하여 일반모드일때 클럭선택부(3)를 제어하는 클럭제어부(5)와, 클럭선택부(3)에서 선택된 신호들을 합성하여 PWM 신호로 만들어주는 클럭합성부(4)와, SMPS의 부하변동 신호를 해석하여 클럭제어부(5)로 보내주는 펄스폭 조절부(6) 및 외부의 MCU와의 통신 지원을 위한 통신 지원부(7)를 포함한다.
도 1에 도시된 바와 같이 클럭발생부(1)에서 생성된 기준클럭은 클럭분주기(2)에서 플립플롭을 이용하여 N개의 서로 다른 클럭으로 분주를 하게 된다. 상승에지 클럭이나 하강에지 클럭을 이용하여 기준클럭을 2배의 주기로 분주하고 다시 이를 2배 주기의 클럭으로 분주하는 방식을 이용하여 N개의 서로 다른 클럭을 발생하게 된다.
한편 부하단에서 선택된 신호의 크기를 여러 크기가 다른 기준전압으로 구성 된 M개의 비교기들을 거쳐 펄스폭조절부(6)의 인코더 블록으로 보냄으로써 아날로그적인 부하단의 신호를 디지털적인 신호로 바꾸게 된다.
한편 부하단에서 선택된 신호를 서로 다른 M개의 비교기 대신 ADC(Analog to Digital Converter)를 이용하여 디지털 신호로 변경시켜 펄스폭조절부에 인가하는 방식을 사용할 수도 있다.
그리고, 펄스폭조절부(6)의 인코딩된 신호에 따른 PWM 신호의 펄스폭을 디코더블럭에서 결정하여 클럭제어부(5)로 보내게 된다.
클럭제어부(5)는 결정된 펄스폭과 현재의 상태 등을 고려하여 클럭선택 제어신호를 출력하게 된다. 이때의 현재상태란 일반적인 정상동작모드(신호의 스킵이 없는 상태)와 저전력화모드(일반적으로 스킵모드나 버스트모드가 이에 해당 함) 등으로 구분된 상태를 말한다.
도 2는 일반적인 스킵모드나 버스트모드에 해당하는 PWM 신호를 합성한 모습이다. 선택된 클럭신호들은 클럭합성부에서 합성되어 PWM 신호를 발생하게 된다. 이때 출력전류를 증가시키기 위해 드라이버단을 거쳐 발생시키기도 한다.
도 4는 일반적인 플라이백 SMPS 구조에 디지털 PWM을 적용한 회로이다. 부하단에서 선택된 2개의 신호를 비교기 또는 ADC를 이용하여 디지털신호로 변경하여 디지털 PWM에 인가되도록 하였고, 이 신호를 분석하여 펄스폭조절부(6)에서는 펄스폭을 조절하게 되고, 클럭제어부(5)에서는 조절된 펄스폭에 맞게 클럭을 합성하도록 제어하게 된다. 파워 MOSFET(M1)을 구동하기 위해서는 전류량 증가가 필요하기 때문에 디지털 PWM에서 출력되는 PWM 신호는 드라이버단을 거쳐 MOSFET(M1)으로 인 가되도록 하였다.
따라서, 본 발명은 디지털 시스템과의 호환성을 높이기 위하여 SMPS 내부에서 제어역할을 하는 PWM 발생회로를 디지털화 함으로써 PWM 발생회로를 간략화 하였고, 디지털 PWM 구현을 통한 외부 디지털 시스템과의 호환성을 높일 수 있는 것이다.
이상에서와 같이 종래의 SMPS의 톱니파 또는 래치구조의 아날로그 PWM 방식에서 기준클럭을 분주하여 합성하는 방식의 디지털 PWM 회로로 변경함으로써 외부의 디지털 시스템과의 호환성이 높아지며, 그 회로의 크기를 줄일 수 있는 매우 유용한 발명이다.

Claims (10)

  1. 시스템 내부 기준클럭을 발생시켜주는 클럭발생부와;
    상기 클럭발생부에서 생성된 기준클럭을 이용하여 N개의 클럭으로 분주시켜주는 클럭분주기와;
    상기 클럭분주기를 거쳐 분주된 여러 클럭의 신호 중 클럭제어부에서 보내주는 제어 신호에 따라 몇몇의 클럭을 선택적으로 클럭합성부로 보내주는 클럭선택부와;
    SMPS 외부의 시스템에서 선택된 제어 신호 또는 명령어 등을 해석하여 클럭선택부로 제어신호를 보내거나 SMPS 내부의 부하변동을 체크하여 일반모드일때 클럭선택부를 제어하는 클럭제어부와;
    클럭선택부에서 선택된 신호들을 합성하여 PWM 신호로 만들어주는 클럭합성부; 및
    SMPS의 부하변동 신호를 해석하여 클럭제어부로 보내주는 펄스폭 조절부로 구성됨을 특징으로 하는 클럭분주 및 클럭합성을 이용한 디지털 PWM 발생기.
  2. 제1항에 있어서, 상기 기준클럭을 플립플롭을 이용하여 상승에지 또는 하강에지를 이용하여 2배수 또는 그 이상의 배수로 크기를 키우고 이 신호들의 조합을 통하여 PWM 신호를 발생함을 특징으로 하는 클럭분주 및 클럭합성을 이용한 디지털 PWM 발생기.
  3. 제2항에 있어서, 상기 기준클럭을 래치 또는 게이트들의 조합회로를 이용하여 2배수 또는 그 이상의 배수로 크기를 키우고 이 신호들의 조합을 통하여 PWM 신호를 발생하는 것을 특징으로 하는 클럭분주 및 클럭합성을 이용한 디지털 PWM 발생기.
  4. 제2항에 있어서, 상기 기준클럭을 카운터를 이용하여 2배수 또는 그 이상의 배수로 크기를 키우고 이 신호들의 조합을 통하여 PWM 신호를 발생하는 것을 특징으로 하는 클럭분주 및 클럭합성을 이용한 디지털 PWM 발생기.
  5. 제1항에 있어서, 여러 다른 클럭신호들을 'AND'나 'OR' 게이트 등의 기본게이트 등을 이용하여 합성하는 방식으로 PWM 신호를 발생하는 것을 특징으로 하는 클럭분주 및 클럭합성을 이용한 디지털 PWM 발생기.
  6. 제1항에 있어서, 상기 디지털 PWM 발생회로에는 외부에서 클럭제어부를 제어할 수 있도록 하거나, 이를 모니터링 할 수 있도록 한 통신지원회로를 더 포함함을 특징으로 하는 디지털 PWM 발생회로.
  7. 제1항에 있어서, 상기 디지털 PWM 발생회로에는 외부에서 클럭제어부 이외의 블록을 제어하거나, 이를 모니터링 할 수 있도록 한 통신지원회로를 더 내장함을 특징으로 하는 디지털 PWM 발생회로.
  8. 제1항에 있어서, 상기 디지털 PWM 발생회로내의 펄스폭조절부로의 부하변동 신호의 입력을 M개의 비교기를 이용하여 인가시켜주는 것을 특징으로 하는 디지털 PWM 발생회로.
  9. 제1항에 있어서, 상기 디지털 PWM 발생회로내의 펄스폭조절부로의 부하변동 신호의 입력을 ADC(Analog to Digital Converter)를 이용하여 인가시켜주는 것을 특징으로 하는 디지털 PWM 발생회로.
  10. 시스템 내부 기준클럭을 발생시켜주는 클럭발생부와;
    상기 클럭발생부에서 생성된 기준클럭을 이용하여 N개의 클럭으로 분주시켜주는 클럭분주기와;
    상기 클럭분주기를 거쳐 분주된 여러 클럭의 신호 중 클럭제어부에서 보내주는 제어 신호에 따라 몇몇의 클럭을 선택적으로 클럭합성부로 보내주는 클럭선택부와;
    SMPS 외부의 시스템에서 선택된 제어 신호 또는 명령어 등을 해석하여 클럭선택부로 제어신호를 보내거나 SMPS 내부의 부하변동을 체크하여 일반모드일때 클럭선택부를 제어하는 클럭제어부와;
    클럭선택부에서 선택된 신호들을 합성하여 PWM 신호로 만들어주는 클럭합성 부와;
    SMPS의 부하변동 신호를 해석하여 클럭제어부로 보내주는 펄스폭 조절부; 및
    외부에서 클럭제어부를 제어할 수 있도록 하거나, 이를 모니터링 할 수 있도록 한 통신지원부로 구성됨을 특징으로 하는 클럭분주 및 클럭합성을 이용한 디지털 PWM 발생기.
KR1020060073219A 2006-08-03 2006-08-03 클럭분주 및 클럭합성을 이용한 디지털 ｐｗｍ 발생기 KR100729845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073219A KR100729845B1 (ko) 2006-08-03 2006-08-03 클럭분주 및 클럭합성을 이용한 디지털 ｐｗｍ 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073219A KR100729845B1 (ko) 2006-08-03 2006-08-03 클럭분주 및 클럭합성을 이용한 디지털 ｐｗｍ 발생기

Publications (1)

Publication Number Publication Date
KR100729845B1 true KR100729845B1 (ko) 2007-06-18

Family

ID=38372739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073219A KR100729845B1 (ko) 2006-08-03 2006-08-03 클럭분주 및 클럭합성을 이용한 디지털 ｐｗｍ 발생기

Country Status (1)

Country Link
KR (1) KR100729845B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012950A (ko) * 1997-07-31 1999-02-25 이진주 디지털 펄스폭 변조 신호 발생회로
JP2000037079A (ja) 1998-07-17 2000-02-02 Mitsubishi Electric Corp Ｐｗｍ回路
JP2001258239A (ja) 1999-10-19 2001-09-21 Power Trends Inc ディジタル的に合成された多相のパルス幅変調
KR20020066241A (ko) * 2001-02-09 2002-08-14 주식회사 엘리코파워 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012950A (ko) * 1997-07-31 1999-02-25 이진주 디지털 펄스폭 변조 신호 발생회로
JP2000037079A (ja) 1998-07-17 2000-02-02 Mitsubishi Electric Corp Ｐｗｍ回路
JP2001258239A (ja) 1999-10-19 2001-09-21 Power Trends Inc ディジタル的に合成された多相のパルス幅変調
KR20020066241A (ko) * 2001-02-09 2002-08-14 주식회사 엘리코파워 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기

Similar Documents

Publication Publication Date Title
CN102282765B (zh) 一种数字脉宽调制器方法及***
JP4409673B2 (ja) スイッチングレギュレータにおけるタイミングおよびスロープ補償を制御するための回路および方法
US6400127B1 (en) Dual mode pulse-width modulator for power control applications
US7679296B2 (en) Light emitting diode drive circuit
US7342380B1 (en) System and method for adjustable carrier waveform generator
Corradini et al. Digital hysteretic voltage-mode control for DC–DC converters based on asynchronous sampling
CN107645233A (zh) 用于产生脉宽调制信号的方法及电路
JP3956768B2 (ja) クロック発生回路
JP2006501715A (ja) ２つの制御経路を有するデジタルコントローラ
CN105763032A (zh) 电子装置及其控制方法
KR100874001B1 (ko) 하이브리드 디지털-아날로그 스위치드 파워 서플라이
CN101106331A (zh) 多通道功率转换器的控制电路
US20100301823A1 (en) Power supply unit and control circuit of power supply unit
KR100729845B1 (ko) 클럭분주 및 클럭합성을 이용한 디지털 ｐｗｍ 발생기
US20110102041A1 (en) Method and device for generating pwm signals
CN101938278B (zh) 高性能数控转换电路及其方法
US9780770B2 (en) Control unit for a bridge circuit, and related method and integrated circuit
US8963527B2 (en) EMI mitigation of power converters by modulation of switch control signals
US6414858B1 (en) Multi-mode pulse-width modulator for power control applications
CN105528998B (zh) 背景光驱动模块和电子设备
CN107219385B (zh) 信号发生装置
WO2009156795A1 (en) Method and apparatus for generating a modulated waveform signal
CN101399530B (zh) 根据负载进行扰频的电路与方法
CN202663301U (zh) 一种数字电源控制电路以及应用其的数字电源
CN112003455B (zh) 电源供应器及其控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130611

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee