KR100729768B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100729768B1
KR100729768B1 KR1020010012593A KR20010012593A KR100729768B1 KR 100729768 B1 KR100729768 B1 KR 100729768B1 KR 1020010012593 A KR1020010012593 A KR 1020010012593A KR 20010012593 A KR20010012593 A KR 20010012593A KR 100729768 B1 KR100729768 B1 KR 100729768B1
Authority
KR
South Korea
Prior art keywords
gate
data
contact hole
pattern
layer
Prior art date
Application number
KR1020010012593A
Other languages
English (en)
Other versions
KR20020072649A (ko
Inventor
허성욱
박영배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010012593A priority Critical patent/KR100729768B1/ko
Publication of KR20020072649A publication Critical patent/KR20020072649A/ko
Application granted granted Critical
Publication of KR100729768B1 publication Critical patent/KR100729768B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 몰리브덴 계열로 이루어진 데이터 배선의 배선 불량을 방지하기 위하여, 데이터 배선 형성용 감광막 패턴을 제거하지 않고 잔류시키고 후속 공정을 진행한다. 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 절연막 위에는 반도체 패턴이 형성되어 있고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선이 게이트 절연막 위에 형성되어 있다. 데이터 배선 위에는 감광막 패턴이 형성되어 있고, 보호막이 감광막 패턴 및 반도체 패턴을 덮고 있다. 드레인 전극을 드러내는 제1 접촉 구멍이 형성되어 있고, 화소 전극이 제1 접촉 구멍을 통하여 드레인 전극에 접촉하고 있다.
몰리브덴 계열, 데이터 배선, 배선 오픈, 저저항

Description

박막 트랜지스터 기판 및 그 제조 방법 {THIN FILM TRANSISTOR PLATE AND FABRICATING METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 보인 절단선 Ⅱ-Ⅱ'에 따른 박막 트랜지스터 기판의 단면도이고,
도 3a부터 도 6b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 공정도이고,
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 8 및 도 9는 도 7에 보인 절단선 Ⅷ-Ⅷ' 및 Ⅸ-Ⅸ'에 따른 박막 트랜지스터 기판의 단면도이고,
도 10a부터 도 17b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 공정도이다.
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로 특히, 액정 표시 장치에 사용되는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판과, 대향 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 대향 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
박막 트랜지스터 기판의 일반적인 제조 공정은 기판 위에 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막, 반도체층, 저항성 접촉층의 3층막으로 액티브(active)층을 형성한다. 이어, 그 위에 데이터 배선을 형성한 다음, 보호막을 형성하고, 보호막에 데이터 배선의 일부인 드레인 전극을 드러내는 접촉 구멍을 형성한 후, 접촉 구멍을 통하여 드레인 전극에 접촉하는 화소 전극을 형성한다.
이러한 박막 트랜지스터 기판에서 채용하는 데이터 배선은 반도체층과의 접촉 특성이 우수한 동시에 저저항 특성을 가지는 몰리브덴(Mo) 또는 몰리브덴-텅스텐(Mo-W)과 같은 몰리브덴 계열로 형성된다.
그러나, 몰리브덴 계열의 데이터 배선은 SF6, CF4 등의 식각 기체로 질화 규소막 등의 절연막을 식각하면서 함께 식각되는 문제가 발생한다.
본 발명은 데이터 배선의 단선을 방지할 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여, 본 발명에서는 데이터 배선 형성용 감광막 패턴을 제거하지 않고 잔류시키고 후속 공정을 진행한다.
상세하게 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 절연막 위에는 반도체 패턴이 형성되어 있고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선이 게이트 절연막 위에 형성되어 있다. 데이터 배선 위에는 감광막 패턴이 형성되어 있고, 보호막이 감광막 패턴 및 반도체 패턴을 덮고 있다. 드레인 전극을 드러내는 제1 접촉 구멍이 형성되어 있고, 화소 전극이 제1 접촉 구멍을 통하여 드레인 전극에 접촉하고 있다.
이 때, 데이터 배선은 저저항 금속 물질로 형성되는 것이 유리한데, 저저항 금속 물질로는 몰리브덴 계열이 사용될 수 있다. 제1 접촉 구멍은 보호막 및 드레인 전극 위의 감광막 패턴에 형성될 수 있다.
여기서, 게이트 배선은 게이트선에 연결되는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되는 데이터 패드를 더 포함하고, 데이터 패드를 드러내는 제1 접촉 구멍 및 게이트 패드를 드러내는 제2 접촉 구멍을 더 포함할 수 있다. 이 때, 제2 접촉 구멍은 보호막 및 데이터 패드 위의 감광막 패턴에 형성되고, 제3 접촉 구멍은 보호막 및 게이트 절연막에 형성될 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체 패턴을 형성하고, 게이트 절연막 및 반도체 패턴 위에 데이터 배선용 금속층을 증착한 후, 데이터 배선용 금속층 위에 데이터 배선 형성용 감광막 패턴을 형성한다. 이어, 감광막 패턴을 마스크로 데이터 배선용 금속층을 식각하여 데이터선, 소스 전극, 드레인 전극을 포함하는 데이터 배선을 형성하고, 감광막 패턴 및 반도체 패턴을 덮는 보호막을 형성한다. 이 때, 데이터 배선용 금속층은 몰리브덴(Mo) 또는 몰리브덴-텅스스텐(Mo-W)과 같은 몰리브덴 계열로 형성하는 것이 바람직하다.
이어, 보호막 및 드레인 전극 위의 감광막 패턴 부분에 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고, 보호막에 제1 접촉 구멍을 통하여 드레인 전극에 접촉하는 화소 전극을 형성한다. 이 때, 데이터 배선용 금속층은 몰리브덴 계열로 형성하는 것이 바람직하다.
여기서, 게이트 배선은 게이트선에 연결되는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되는 데이터 패드를 더 포함하고, 제1 접촉 구멍 형성시에, 데이터 패드 및 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 형성할 수 있다. 이 때, 제2 접촉 구멍을 보호막 및 데이터 패드 위의 감광막 패턴에 형성하고, 제3 접촉 구멍을 보호막 및 게이트 절연막에 형성할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층 및 데이터 배선용 금속층을 연속 증착한 후, 데이터 배선용 금속층 위에 감광막 패턴을 형성한다. 이어, 감광막 패턴을 마스크로 데이터 배선용 금속층과 반도체층을 식각하여 반도 체 패턴 및 반도체 패턴 위에 위치하고 데이터선, 소스 전극, 드레인 전극을 포함하는 데이터 배선을 형성한 후, 감광막 패턴 및 반도체 패턴을 덮는 보호막을 형성한다. 이어, 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고, 보호막 위에 제1 접촉 구멍을 통하여 드레인 전극에 접촉하는 화소 전극을 형성한다.
여기서, 감광막 패턴은 데이터 배선의 상부에서 제1 두께를 가지는 제1 부분 및 소스 전극과 드레인 전극 사이의 상부에서 제1 두께보다 얇은 제2 두께를 가지는 제2 부분으로 형성될 수 있는데, 이러한 감광막 패턴은 하나의 마스크를 사용하여 형성할 수 있다. 이 마스크는 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하도록 패터닝될 수 있다. 그리고, 데이터 배선용 금속층은 몰리브덴(Mo) 또는 몰리브덴-텅스텐(Mo-W)몰리브덴 계열로 형성하는 것이 유리하고, 제1 접촉 구멍은 보호막 및 드레인 전극 위의 감광막 패턴에 형성할 수 있다.
또한, 게이트 배선은 게이트선에 연결되는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되는 데이터 패드를 더 포함하고, 제1 접촉 구멍 형성시에, 데이터 패드 및 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 형성할 수 있는데, 제2 접촉 구멍은 보호막 및 데이터 패드 위의 감광막 패턴에 형성하고, 제3 접촉 구멍은 보호막 및 게이트 절연막에 형성할 수 있다.
그러면, 도면을 참고로 하여 본 발명에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도를 나타낸 것이고, 도 2는 도 1에 보인 절단선 Ⅱ-Ⅱ'을 따라 나타낸 박막 트랜지스터 기 판의 단면도를 나타낸 것이다.
절연 기판(10) 위에 저저항 금속 물질 예를 들어, 알루미늄 계열, 몰리브덴 계열, 크롬 계열, 티타늄 계열로 이루어진 게이트 배선(22, 24, 26)이 형성되어 있다. 게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 단일층 구조 이외에 이중층 이상의 구조로도 형성될 수 있다. 게이트 배선(22, 24, 26)을 이중층 구조로 형성하는 경우, 두 층 중 적어도 한 층은 저저항 특성을 가지는 금속 물질로 형성하는 것이 유리하다.
절연 기판(10) 위에는 절연 물질 예를 들어, 질화 규소로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 반도체 물질 예를 들어, 비정질 규소로 이루어진 반도체 패턴(42)이 게이트 전극(26)에 중첩되도록 형성되어 있으며, 반도체 패턴(42) 위에는 불순물이 도핑된 반도체 물질 예를 들어, n형 불순물이 고농도로 도핑되어 있는 비정질 규소로 이루어진 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.
저항성 접촉층(55, 56)과 게이트 절연막(30) 위에는 반도체층과의 접촉 특성이 우수하고 저저항 특성을 가지는 금속 물질 예를 들어, 몰리브덴 또는 몰리브덴 합금과 같은 몰리브덴 계열로 이루어진 데이터 배선(62, 64, 65, 66)이 형성되어 있다. 데이터 배선(62, 64, 65, 66)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 데이터 패드(64), 데이터선(62)에서 돌출되어 하나의 저항성 접촉층(55)에 접촉되어 박막 트랜지스터의 일부를 구성하는 소스 전극(65)과 소스 전극(65)에 대응되어 다른 하나의 저항성 접촉층(56)에 접촉되어 박막 트랜지스터의 일부를 구성하는 드레인 전극(66)을 포함한다.
데이터 배선(62, 64, 65, 66) 위에는 감광막 패턴(PR)이 데이터 배선(62, 64, 65, 66)을 따라 형성되어 있다. 감광막 패턴(PR)은 제조 공정에서 후술하겠지만, 데이터 배선(62, 64, 65, 66)을 식각하는 과정에서 식각 마스크로 사용된 것을 제거하지 않고 잔류시킨 것이다.
데이터 배선(62, 64, 65, 66) 위의 감광막 패턴(PR)과 게이트 절연막(30)을 포함하는 기판의 노출된 전면에는 유기 절연 물질, 예를 들어, 아크릴 레진(Acrylic Resin)이나 BCB(BenzoCycloButane) 혹은 무기 절연 물질, 예를 들어, 질화 규소로 이루어진 보호막(70)이 형성되어 있다. 이 때, 보호막(70)은 유기 절연 물질층과 무기 절연 물질층을 포함하는 다중막의 절연막으로 형성될 수 있다.
그리고, 드레인 전극(66)을 각각 드러내는 제1 접촉 구멍(72)이 보호막(70)과 드레인 전극(66) 위의 감광막 패턴(PR)에 형성되어 있으며, 데이터 패드(64)를 드러내는 제2 접촉 구멍(74)이 보호막(70)과 데이터 패드(64) 위의 감광막 패턴(PR)에 형성되어 있다. 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 보호막(70)과 게이트 절연막(30)에 형성되어 있다.
보호막(70) 위에는 IZO 또는, ITO로 이루어진 화소 전극(82), 보조 데이터 패드(84) 및 보조 게이트 패드(86)가 형성되어 있다. 화소 전극(82)은 제1 접촉 구멍(72)을 통하여 드레인 전극(66)과 전기적으로 연결되어 데이터선(62)으로부터 화상 신호를 전달받는다. 그리고, 보조 게이트 패드(84) 및 보조 데이터 패드(86)는 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드(24) 및 게이트 패드(64)에 전기적으로 연결되어 있다.
그러면, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 1 및 도 2와 다음의 도 3a 내지 도 7b를 함께 참조하여 설명한다.
우선, 도 3a 및 도 3b에 도시한 바와 같이, 기판(10) 위에 저저항 특성이 있는 금속 물질층 예를 들어, 알루미늄 계열층을 2500∼4000Å의 두께로 증착하고, 사진 식각 공정에 의하여 패터닝하여 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 기판(10) 위에 게이트 배선(22, 24, 26)을 덮는 절연 물질 예를 들어, 질화 규소로 이루어진 게이트 절연막(30)을 1500∼3500Å의 두께로 증착한다.
이어, 게이트 절연막(30) 위에 반도체층 및 불순물이 도핑된 반도체층을 800∼1500Å 및 500∼800Å의 두께로 각각 순차적으로 적층한 후, 사진 식각 공정에 의하여 불순물이 도핑된 반도체층과 반도체층을 패터닝하여 저항성 접촉층 패턴(52)과 반도체 패턴(42)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 기판 전면에 반도체층과의 접촉 특성이 우수하고 저저항 특성이 있는 금속 물질층 예를 들어, 몰리브덴 계열층을 1500∼3500Å의 두께로 증착한 후, 사진 식각 공정에 의하여 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)을 형성한다.
이와 같이, 저저항 특성이 있는 몰리브덴 계열으로 이루어진 데이터 배선(62, 64, 65, 66)은 저저항 배선을 요구하는 대면적 화면의 액정 표시 장치에 적용할 수 있으며, 반도체층과의 접촉 특성이 우수하므로 단일막으로도 배선 형성이 가능하기 때문에 다층 배선을 형성할 필요가 없어서 공정 단순화에 있어서 유리하다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로 하여 일체형으로 있는 섬 모양의 저항성 접촉층(52)을 식각하여 소스 전극(65)에 접촉되는 저항성 접촉층(55) 및 드레인 전극(66)에 접촉되는 저항성 접촉층(56)으로 분리한다.
이 때, 데이터 배선(62, 64, 65, 66)을 형성하기 위한 사진 식각 공정시 사용된 감광막 패턴(PR)을 제거하지 않고 도 5b에 보인 바와 같이, 데이터 배선(62, 64, 65, 66) 위에 잔류시킨다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 기판의 노출된 전면에 절연 물질 예를 들어, 질화 규소로 이루어진 보호막(70)을 증착한다. 이 때, 보호막(70)은 유기 절연막, 또는 질화 규소막, 또는 이들을 포함하는 다층막으로 형성할 수 있다.
이어, 마스크를 사용하는 사진 식각 공정에 의하여 드레인 전극(66)을 드러내는 제1 접촉 구멍(72), 데이터 패드(64)를 드러내는 제2 접촉 구멍(74) 및 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)을 형성한다.
우선, 보호막(70)을 식각하여 드레인 전극(66) 및 데이터 패드(64) 상부의 감광막 패턴(PR)을 드러내고, 게이트 패드(24) 상부의 게이트 절연막(30)을 드러낸다. 계속해서, 게이트 절연막(30)의 드러난 부분을 식각하여 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)을 형성한다.
여기서, 보호막(70)을 질화 규소막으로 형성하는 경우에는 보호막(70)과 게이트 절연막(30)은 동일 물질로 CF4, SF6 등을 포함하는 혼합 기체만을 사용하여 두 절연막(30, 70)을 한번의 식각 공정에 의하여 식각하는 것이 바람직하다.
보호막(70)이 유기 절연 물질 특히, 감광성 유기 절연 물질로 형성된 경우에는 노광 및 현상 작업만으로도 보호막(70)을 식각할 수 있는데, 이후에 그의 하층인 게이트 절연막(30)은 CF4, SF6 등을 포함하는 혼합 기체를 사용하여 식각한다.
한편, 몰리브덴 계열층은 CF4, SF6 등을 포함하는 혼합 식각 가스에 의하여 용이하게 식각되는 특성이 있다. 본 발명에서는 보호막(70) 또는 게이트 절연막(30)을 식각하는 CF4, SF6 등의 혼합 식각 가스에 의하여 몰리브덴 계열의 드레인 전극(66) 및 데이터 패드(64)가 식각되는 것을 방지하기 위하여, 드레인 전극(66) 및 데이터 패드(64) 상부에 감광막 패턴(PR)을 잔류시킨다. 감광막 패턴(PR)은 게이트 절연막(30)을 식각하는 식각 가스로부터 드레인 전극(66) 및 데 이터 패드(64)를 보호한다. 감광막 패턴은 패턴 형성이 완료되면, 후속 공정을 위하여 제거하는 것이 일반적이지만, 본 발명에서는 데이터 배선(62, 64, 65, 66) 위에 감광막 패턴(PR)을 잔류시켜 후속 식각 공정시 식각 가스에 의하여 데이터 배선(62, 64, 65, 66)이 식각되는 것을 방지한다.
이어, 식각된 보호막(70)을 마스크로 감광막 패턴(PR)의 드러난 부분을 에싱에 의하여 제거하여 드레인 전극(66) 및 데이터 패드(64)를 드러내어, 드레인 전극(66) 및 데이터 패드(64)를 드러내는 제1 및 제2 접촉 구멍(72, 74)을 형성한다.
다음, 다시, 도 1 및 도 2에 도시한 바와 같이, IZO층 또는, ITO층을 증착한 후, 사진 식각 공정에 의하여 식각하여 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 접촉하는 화소 전극(82), 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드(64) 및 게이트 패드(24)에 각각 접촉하는 보조 데이터 패드(84) 및 보조 게이트 패드(86)를 형성한다.
이어, 후속 공정을 진행하여 박막 트랜지스터 기판의 제조를 완료한다.
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도를 나타낸 것이고, 도 8 및 도 9는 도 7에 보인 절단선 Ⅷ-Ⅷ' 및 Ⅸ-Ⅸ'을 따라 각각 나타낸 단면도이다.
절연 기판(10) 위에 저저항 금속 물질 예를 들어, 알루미늄 계열, 몰리브덴 계열, 크롬 계열, 티타늄 계열로 이루어진 게이트 배선(22, 24, 26, 28)이 형성되어 있다. 게이트 배선(22, 24, 26, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함하는 게이트선부(22, 24, 26)와 게이트선(22)과 평행한 유지 축전기용 유지 전극(28)을 포함하고 있다.
유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩하여 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28)은 단일층 구조 이외에 이중층 이상의 구조로도 형성될 수 있다. 게이트 배선(22, 24, 26, 28)을 이중층 구조로 형성하는 경우, 두 층 중 적어도 한 층은 저저항 특성을 가지는 금속 물질로 형성하는 것이 유리하다.
절연 기판(10) 위에는 절연 물질 예를 들어, 질화 규소로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 반도체 물질 예를 들어, 비정질 규소로 이루어진 반도체 패턴(42, 48)이 형성되어 있고, 반도체 패턴(42, 48) 위에는 불순물이 도핑되어 있는 반도체 물질 예를 들어, 불순물이 도핑되어 있는 비정질 규소로 이루어진 저항성 접촉층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 반도체층과의 접촉 특성이 우수하고 저저항 특성을 가지는 금속 물질 예를 들어, 몰리브덴(Mo) 또는 몰리브덴-텅스스텐(Mo-W)과 같은 몰리브덴 계열로로 이루어진 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다.
데이터 배선(62, 64, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 데이터 패드(64), 데이터선(62)에서 돌출되어 하나의 저항성 접촉층(55)에 접촉되어 박막 트랜지스터의 일부를 구성하는 소스 전극(65)과 소스 전극(65)에 대응되어 다른 하나의 저항성 접촉층(56)에 접촉되어 박막 트랜지스터의 일부를 구성하는 드레인 전극(66)을 포함하는 데이터선부(62, 64, 65, 66)와 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)을 포함하고 있다.
반도체 패턴(42, 48)은 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는데, 소스 전극(65)과 드레인 전극(66) 사이의 영역 즉, 박막 트랜지스터의 채널 영역을 제외하면, 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 즉, 유지 축전기용 반도체 패턴(48)은 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)과 동일한 반면에, 박막 트랜지스터용 반도체 패턴(42)은 후술되는 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)이 이루는 데이터선부(62, 64, 65, 66)와는 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함하고 있다.
여기서, 저항성 접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48) 과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 동일한 형태를 가진다. 이 때, 하나의 저항성 접촉층 패턴(55)은 일체를 이루는 데이터선(62), 데이터 패드(64) 및 소소 전극(65)에 접촉되어 있고, 다른 저항성 접촉층 패턴(56)은 드레인 전극(66)에 접촉되어 있고, 또 다른 접촉층 패턴(58)은 유지 축전기용 도전체 패턴(68)에 접촉되어 있다.
데이터 배선(62, 64, 65, 66, 68) 위에는 감광막 패턴(PR)이 데이터 배선(62, 64, 65, 66, 68)을 따라 형성되어 있다. 감광막 패턴(PR)은 제조 공정에서 후술하겠지만, 데이터 배선(62, 64, 65, 66, 68)을 식각하는 과정에서 식각 마스크로 사용된 것을 제거하지 않고 잔류시킨 것이다.
데이터 배선(62, 64, 65, 66, 68) 위의 감광막 패턴(PR)과 게이트 절연막(30)을 포함하는 기판의 노출된 전면에는 유기 절연 물질, 예를 들어, 아크릴 레진(Acrylic Resin)이나 BCB(BenzoCycloButane) 혹은 무기 절연 물질, 예를 들어, 질화 규소로 이루어진 보호막(70)이 형성되어 있다. 이 때, 보호막(70)은 유기 절연 물질층과 무기 절연 물질층을 포함하는 다중막의 절연막으로 형성될 수 있다.
그리고, 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 제1, 제2 및 제4 접촉 구멍(72, 74, 78)이 보호막(70)과 드레인 전극(66) 위의 감광막 패턴(PR), 보호막(70)과 데이터 패드(64) 위의 감광막 패턴(PR), 보호막(70)과 유지 축전기용 도전체 패턴(68) 위의 감광막 패턴(PR)에 각 각 형성되어 있다. 또한, 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 보호막(70)과 게이트 절연막(30)에 형성되어 있다.
보호막(70) 위에는 IZO 또는, ITO로 이루어진 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있다. 화소 전극(82)은 제1 및 제4 접촉 구멍(72, 78)을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)에 접촉한다. 그리고, 보조 데이터 패드(84) 및 보조 게이트 패드(86)는 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드(24) 및 게이트 패드(64)에 접촉하고 있다.
그러면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 10a부터 도 17c와 앞서의 도 7, 도 8 및 도 9를 참조하여 설명한다.
우선, 도 10a, 도 10b 및 도 10c에 도시한 바와 같이, 기판(10) 위에 저저항 특성이 있는 금속 물질층 예를 들어, 알루미늄 계열층을 증착하고, 사진 식각 공정에 의해 패터닝하여 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 축전기용 도전체 패턴(28)을 포함하는 게이트 배선(22, 24, 26, 28)을 형성한다.
이어, 기판(10) 위에 게이트 배선(22, 24, 26, 28)을 덮는 절연 물질 예를 들어, 질화 규소로 이루어진 게이트 절연막(30)을 증착한다.
다음, 도 11a, 도 11b 및 도 11c에 도시한 바와 같이, 게이트 절연막(30) 위에 반도체층, 불순물이 도핑된 반도체층 및 데이터 배선용 금속층을 연속적으로 증착하고, 이 다중층을 사진 식각 공정으로 패터닝하여 반도체 패턴(42, 48), 저항성 접촉층 패턴(55, 56, 58) 및 데이터 패드(64), 소스 전극(65), 드레인 전극(66) 및 유지 축전기용 유지 전극(68)을 포함하는 데이터 배선(62, 64, 65, 66, 68)을 형성한다. 데이터 배선용 금속층은 반도체층과의 접촉 특성이 우수하고 저저항 특성이 있는 금속 물질층 예를 들어, 몰리브덴 계열로 형성하는 것이 바람직하다.
이 때, 사진 식각 공정에서 사용된 감광막 패턴(PR)은 제거하지 않고 도 11b 및 도 11c에 보인 바와 같이, 데이터 배선(62, 64, 65, 66) 위에 잔류시킨다.
데이터 배선(62, 64, 65, 66, 68) 하단에는 그와 동일한 패턴을 가지는 저항성 접촉층 패턴(55, 56, 58)이 접촉되어 있고, 저항성 접촉층 패턴(55, 56, 58) 하단에는 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는 반도체 패턴(42, 48)이 접촉되어 있다. 박막 트랜지스터용 반도체 패턴(42)은 데이터선부(62, 64, 65, 66)와는 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함한다.
이러한 데이터 배선(62, 64, 65, 66, 68), 저항성 접촉층(55, 56, 58) 및 반도체 패턴(42, 48)은 하나의 마스크만을 사용하여 형성할 수 있다. 이를 도 12a부터 도 16b를 참조하여 설명한다.
우선, 도 12a 및 도 12b에 도시한 바와 같이, 게이트 절연막(30) 위에 반도체층(40), 불순물이 도핑된 반도체층(50)을 화학 기상 증착법을 이용하여 연속 증착한다. 그리고, 계속해서, 몰리브덴 계열의 금속층(60)을 증착한다.
다음, 도 13a 및 도 13b에 도시한 바와 같이, 몰리브덴 계열의 금속층(60) 위에 감광막을 도포한 다음, 마스크(도면 미표시)를 통하여 감광막에 빛을 조사한 후, 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114)은 데이터 배선 부분(A)에 위치한 감광막의 제1 부분(112)이 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 감광막의 제2 부분(114)보다 두껍게 되도록 형성하며, 기타 부분(B)은 잔류하지 않도록 형성된다. 감광막의 제2 부분(114)의 감광막의 제1 부분(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(114)의 두께를 제 1 부분(112) 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴은 부분적으로 다른 투과율을 가지는 하나의 마스크를 사용하여 형성한다. 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분(C)에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막에 대응되는 부분(B)에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분(A)에서는 고분자가 거의 분해되지 않는다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이와 같이 선택 노광된 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남는다.
다음, 도 14a 및 도 14b에 도시한 바와 같이, 감광막 패턴(112, 114)을 마스크로하여 기타 부분(B)의 노출되어 있는 몰리브덴 계열로 이루어진 금속층(60)을 식각하고, 그 하부의 불순물이 도핑된 반도체층(50)을 노출시킨다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)에 있는 도전체 패턴(67, 68)만이 남고, 기타 부분(B)의 도전층은 제거되어 그 하부에 위치하는 불순물이 도핑된 반도체층(50)이 드러난다. 도전체 패턴(68)은 유지 축전기용 도전체 패턴이고, 도전체 패턴(67)은 소스 전극(65)과 드레인 전극(66)이 아직 분리되지 않아 일체인 상태로 존재하는 데이터 배선 금속층이다.
다음, 도 15a 및 도 15b에 도시한 바와 같이, 기타 부분(B)의 노출된 불순물이 도핑된 반도체층(50) 및 그 하부의 반도체층(40)을 감광막의 제 2 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 불순물이 도핑된 반도체층(50) 및 반도체층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행한다. 이 때, 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다.
감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우, 감광막의 제 2 부분(114)의 두께는 반도체층(40)과 불순물이 도핑된 반도체층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(C)에 위치한 감광막의 제 2 부분(114)이 제거되어 채널부(C)의 도전체 패턴(67)이 드러나고, 기타 부분(B)의 불순물이 도핑된 반도체층(50) 및 반도체층(40)은 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 감광막의 제1 부분(112) 역시 식각되므로 두께가 얇아진다.
이 단계에서 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는 반도체 패턴(42, 48)이 완성된다.
그리고, 박막 트랜지스터용 반도체 패턴(42) 위에는 저항성 접촉층(57)이 반도체 패턴(42)과 동일한 패턴으로 형성되어 있고, 유지 축전기용 반도체 패턴(48) 위에도 저항성 접촉층(58)이 반도체 패턴(48)과 동일한 패턴으로 형성되어 있다.
이어, 에싱(ashing)을 통하여 채널부(C)의 도전체 패턴(67) 표면에 남아 있는 감광막의 제 2 부분의 잔류물을 제거하여 한다.
다음, 도 16a 및 16b에 도시한 바와 같이, 남아 있는 감광막 패턴의 제 1 부분(112)을 마스크로하여 채널부(C)에 위치하는 도전체 패턴(67) 및 그 하부의 저항성 접촉층 패턴(57) 부분을 식각한다.
이때, 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(112)도 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 감광막 패턴의 제1 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴을 두껍게 하는 것이 바람직하다.
이렇게 하면, 도전체 패턴(67)에서 소스 전극(65)과 드레인 전극(66)이 분리되어 데이터선(62), 소스 전극(65) 및 드레인 전극(68)이 완성되고, 그 하부의 저항성 접촉층 패턴(55, 56, 58)이 완성된다.
이 때, 감광막 패턴의 제1 부분(112)은 제거하지 않고, 도 16a 및 도 16b에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66, 68) 위에 잔류시킨다. 감광막 패턴은 패턴 형성이 완료되면, 후속 공정을 위하여 제거하는 것이 일반적이지만, 본 발명에서는 데이터 배선(62, 64, 65, 66, 68) 위에 감광막 패턴(PR)을 잔류시켜 후속 식각 공정시 식각 가스에 의하여 데이터 배선(62, 64, 65, 66, 68)이 식각되는 것을 방지한다
다음, 도 17a, 도 17b 및 도 17c에 도시한 바와 같이, 기판의 노출된 전면에 절연 물질 예를 들어, 질화 규소로 이루어진 보호막(70)을 증착한다. 이 때, 보호막(70)은 유기 절연막, 또는 질화 규소막, 또는 이들을 포함하는 다층막으로 형성할 수 있다.
이어, 마스크를 사용하는 사진 식각 공정에 의하여 드레인 전극(66)을 드러내는 제1 접촉 구멍(72), 데이터 패드(64)를 드러내는 제2 접촉 구멍(74), 게이트 패드(24)를 드러내는 제3 접촉 구멍(76) 및 유지 축전기용 도전체 패턴(68)을 드러내는 제4 접촉 구멍(78)을 형성한다.
우선, 보호막(70)을 식각하여 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68) 상부의 감광막 패턴(PR)을 드러내고, 게이트 패드(24) 상부의 게이트 절연막(30)을 드러낸다. 계속해서, 게이트 절연막(30)의 드러난 부분을 식각하여 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)을 형성한다.
여기서, 보호막(70)을 질화 규소막으로 형성하는 경우에는 보호막(70)과 게이트 절연막(30)은 동일 물질로 CF4, SF6 등을 포함하는 혼합 기체만을 사용하여 두 절연막(30, 70)을 한번의 식각 공정에 의하여 식각하는 것이 바람직하다.
보호막(70)이 유기 절연 물질 특히, 감광성 유기 절연 물질로 형성된 경우에는 노광 및 현상 작업만으로도 보호막(70)을 식각할 수 있는데, 이후에 그의 하층인 게이트 절연막(30)은 CF4, SF6 등을 포함하는 혼합 기체를 사용하여 식각한다.
한편, 몰리브덴 계열층은 CF4, SF6 등을 포함하는 혼합 식각 가스에 의하여 용이하게 식각되는 특성이 있다. 본 발명에서는 보호막(70) 또는 게이트 절연막(30)을 식각하는 CF4, SF6 등의 혼합 식각 가스에 의하여 몰리브덴 계열의 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)이 식각되는 것을 방지하기 위하여, 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68) 상부에 감광막 패턴(PR)을 잔류시킨다. 감광막 패턴(PR)은 게이트 절연막(30)을 식각하는 식각 가스로부터 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 블로킹한다. 감광막 패턴은 패턴 형성이 완료되면, 후속 공정을 위하여 제거하는 것이 일반적이지만, 본 발명에서는 데이터 배선(62, 64, 65, 66, 68) 위에 감광막 패턴(PR)을 잔류시켜 후속 식각 공정시 식각 가스에 의하여 데이터 배선(62, 64, 65, 66, 68)이 식각되는 것을 방지한다.
이어, 식각된 보호막(70)을 마스크로 감광막 패턴(PR)의 드러난 부분을 에싱에 의하여 제거하여 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 제1, 제2 및 제3 접촉 구멍(72, 74, 78)을 형성한다.
다음, 다시, 도 7, 도 8 및 도 9에 도시한 바와 같이, IZO층 또는, ITO층을 증착한 후, 사진 식각 공정에 의하여 패터닝하여 제1 및 제4 접촉 구멍(72, 78)을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)에 접촉하는 화소 전극(82), 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드(64) 및 게이트 패드(24)에 각각 접촉하는 보조 데이터 패드(84) 및 보조 게이트 패드(86)를 형성한다.
본 발명은 데이터 배선을 형성하는 과정에서 사용된 감광막 패턴을 데이터 배선 위에 잔류시킴으로써, 후속 식각 공정시 타피식각층을 식각하는데 사용되는 식각가스에 의하여 데이터 배선이 식각되는 것을 방지할 수 있다.

Claims (17)

  1. 기판,
    상기 기판 위에 형성되고, 게이트선 및 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 반도체 패턴,
    상기 게이트 절연막 위에 형성되고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되는 감광막 패턴,
    상기 감광막 패턴 및 상기 반도체 패턴을 덮는 보호막,
    상기 드레인 전극을 드러내는 제1 접촉 구멍,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극에 접촉되는 화소 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 데이터 배선은 몰리브덴 계열의 저저항 금속 물질로 형성되어 있는 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 제1 접촉 구멍은 상기 보호막 및 상기 드레인 전극 위의 감광막 패턴에 형성되는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 게이트 배선은 상기 게이트선에 연결되는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선에 연결되는 데이터 패드를 더 포함하고,
    상기 데이터 패드를 드러내는 제2 접촉 구멍,
    상기 게이트 패드를 드러내는 제3 접촉 구멍을 더 포함하는 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 제2 접촉 구멍은 상기 보호막 및 상기 데이터 패드 위의 감광막 패턴에 형성되고, 상기 제3 접촉 구멍은 상기 보호막 및 상기 게이트 절연막에 형성되어 있는 박막 트랜지스터 기판.
  6. 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체 패턴 위에 데이터 배선용 금속층을 증착 하는 단계,
    상기 데이터 배선용 금속층 위에 데이터 배선 형성용 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 데이터 배선용 금속층을 식각하여 데이터선, 소스 전극, 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 감광막 패턴 및 상기 반도체 패턴을 덮는 보호막을 형성하는 단계,
    상기 보호막 및 상기 드레인 전극 위의 감광막 패턴 부분에 상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 보호막에 상기 제1 접촉 구멍을 통하여 상기 드레인 전극에 접촉하는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 데이터 배선용 금속층은 몰리브덴 계열로 형성하는 박막 트랜지스터 기판의 제조 방법.
  8. 제6항에서,
    상기 게이트 배선은 상기 게이트선에 연결되는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선에 연결되는 데이터 패드를 더 포함하고,
    상기 제1 접촉 구멍 형성시에, 상기 데이터 패드 및 상기 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 형성하는 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에서,
    상기 제2 접촉 구멍을 상기 보호막 및 상기 데이터 패드 위의 감광막 패턴에 형성하고, 상기 제3 접촉 구멍을 상기 보호막 및 상기 게이트 절연막에 형성하는 박막 트랜지스터 기판의 제조 방법.
  10. 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 및 데이터 배선용 금속층을 연속 증착하는 단계,
    상기 데이터 배선용 금속층 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 데이터 배선용 금속층과 상기 반도체층을 식각하여 반도체 패턴 및 상기 반도체 패턴 위에 위치하고 데이터선, 소스 전극, 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 감광막 패턴 및 상기 반도체 패턴을 덮는 보호막을 형성하는 단계,
    상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 보호막 위에 상기 제1 접촉 구멍을 통하여 상기 드레인 전극에 접촉하는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 감광막 패턴은 상기 데이터 배선의 상부에서 제1 두께를 가지는 제1 부분 및 상기 소스 전극과 상기 드레인 전극 사이의 상부에서 제1 두께보다 얇은 제2 두께를 가지는 제2 부분으로 형성되는 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 감광막 패턴은 하나의 마스크를 사용하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 마스크는 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하도록 패터닝되어 있는 박막 트랜지스터 기판의 제조 방법.
  14. 제10항에서,
    상기 데이터 배선용 금속층은 몰리브덴 계열로 형성하는 박막 트랜지스터 기판의 제조 방법.
  15. 제10항에서,
    상기 제1 접촉 구멍은 상기 보호막 및 상기 드레인 전극 위의 감광막 패턴 에 형성하는 박막 트랜지스터 기판의 제조 방법.
  16. 제10항에서,
    상기 게이트 배선은 상기 게이트선에 연결되는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선에 연결되는 데이터 패드를 더 포함하고,
    상기 제1 접촉 구멍 형성시에, 상기 데이터 패드 및 상기 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 형성하는 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에서,
    상기 제2 접촉 구멍을 상기 보호막 및 상기 데이터 패드 위의 감광막 패턴에 형성하고, 상기 제3 접촉 구멍을 상기 보호막 및 상기 게이트 절연막에 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1020010012593A 2001-03-12 2001-03-12 박막 트랜지스터 기판 및 그 제조 방법 KR100729768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010012593A KR100729768B1 (ko) 2001-03-12 2001-03-12 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010012593A KR100729768B1 (ko) 2001-03-12 2001-03-12 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020072649A KR20020072649A (ko) 2002-09-18
KR100729768B1 true KR100729768B1 (ko) 2007-06-20

Family

ID=27697096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010012593A KR100729768B1 (ko) 2001-03-12 2001-03-12 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100729768B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273344A (ja) * 1994-03-31 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH0846211A (ja) * 1994-05-25 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
KR20000052103A (ko) * 1999-01-29 2000-08-16 구본준 잉크젯 컬러필터 액정표시소자 및 그 제조 방법
KR20000051370A (ko) * 1999-01-21 2000-08-16 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273344A (ja) * 1994-03-31 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH0846211A (ja) * 1994-05-25 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
KR20000051370A (ko) * 1999-01-21 2000-08-16 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000052103A (ko) * 1999-01-29 2000-08-16 구본준 잉크젯 컬러필터 액정표시소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20020072649A (ko) 2002-09-18

Similar Documents

Publication Publication Date Title
US7888677B2 (en) Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
KR100796795B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
KR100720099B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100543042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
WO2004036303A1 (en) A thin film translator array panel and a method for manufacturing the panel
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729768B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100816339B1 (ko) 박막 트랜지스터 기판
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR100870014B1 (ko) 박막 트랜지스터 기판
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030013151A (ko) 박막 트랜지스터 기판의 제조 방법
KR20010111252A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100806887B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 13