KR100726091B1 - 금속 배선 및 이의 제조 방법 - Google Patents

금속 배선 및 이의 제조 방법 Download PDF

Info

Publication number
KR100726091B1
KR100726091B1 KR1020060081968A KR20060081968A KR100726091B1 KR 100726091 B1 KR100726091 B1 KR 100726091B1 KR 1020060081968 A KR1020060081968 A KR 1020060081968A KR 20060081968 A KR20060081968 A KR 20060081968A KR 100726091 B1 KR100726091 B1 KR 100726091B1
Authority
KR
South Korea
Prior art keywords
film
forming
copper
layer
wiring
Prior art date
Application number
KR1020060081968A
Other languages
English (en)
Inventor
이한춘
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060081968A priority Critical patent/KR100726091B1/ko
Application granted granted Critical
Publication of KR100726091B1 publication Critical patent/KR100726091B1/ko
Priority to US11/846,003 priority patent/US20080048338A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속 배선 및 이의 제조 방법이 개시되어 있다. 금속 배선의 제조 방법은 기판상에 형성된 절연막에 하부 금속층을 노출하는 비아홀을 형성하는 단계, 비아홀 내부에 구리를 포함하는 구리 비아를 형성하는 단계, 절연막 상에 구리 비아에 포함된 구리의 확산을 방지하기 위한 규화 질화 티타늄(TiSiN)층을 형성하는 단계 및 규화 질화 티타늄층 상에 배선 구조물을 형성하는 단계를 포함한다. 절연막 패턴에 형성된 구리 비아로부터 구리 이온이 배선 구조물로 확산되는 것을 방지하기 위하여 구리 비아 및 배선 구조물 사이에 구리 이온의 확산을 억제하는 규화 질화 티타늄층을 개재하여 구리가 알루미늄을 포함하는 배선 구조물로 확산되는 것을 방지하는 효과를 갖는다.
금속 배선, 구리, 비아홀, 확산, 절연막 패턴

Description

금속 배선 및 이의 제조 방법{METAL WIRE AND METHOD OF MANUFACTURING THE METAL WIRE}
도 1은 알루미늄 배선으로 확산된 구리를 도시한 SEM 사진이다.
도 2는 본 발명의 제1 실시예에 의한 금속 배선의 단면도이다.
도 3은 본 발명의 제2 실시예에 의한 금속 배선을 도시한 단면도이다.
도 4는 본 발명의 제3 실시예에 의한 금속 배선을 도시한 단면도이다.
도 5 내지 도 9들은 본 발명의 제4 실시예에 의한 금속 배선의 제조 방법을 도시한 단면도들이다.
본 발명은 금속 배선 및 이의 제조 방법에 관한 것이다. 보다 구체적으로 본 발명은 구리 비아로부터 상기 구리 비아와 전기적으로 연결되는 알루미늄 배선으로 구리가 확산되는 것을 방지한 금속 배선 및 이의 제조 방법에 관한 것이다.
최근 들어 반도체 소자의 고속화, 고집적화가 급속히 진행되고 있고, 이로 인해 트랜지스터의 크기는 보다 작아지고 있는 추세이다. 트랜지스터의 집적도가 증가됨에 따라 반도체 소자의 배선은 보다 미세화되고 있으며, 이 결과 배선에 인 가된 신호가 지연되거나 왜곡되어 반도체 소자의 고속 동작이 방해받고 있다.
이와 같은 이유로 최근 반도체 소자의 배선 재료로 널리 이용해 왔던 알루미늄 또는 알루미늄 합금 보다 저항이 작고, 높은 전기 이동성(Electro-migration)을 갖는 재료인 구리(copper)를 이용한 구리 배선에 대한 개발이 급속히 진행되고 있다.
그러나, 구리 배선을 형성하기 위해서는 구리막을 형성한 후 구리막을 식각해야 하지만 구리는 식각 특성이 나쁘고, 식각 공정 중 구리 배선의 표면이 산화되는 문제점을 갖는다.
이를 극복하기 위해서 최근에는 구리 배선 형성시 문제점을 해결하기 위한 "다마신(Damascene) 공정"이 개발된 바 있다.
다마신 공정은 절연막에 트랜치 및 콘택홀을 형성하고, 트랜치 및 콘택홀이 채우도록 절연막 상에 구리막을 증착한 후 화학기계적 연마(CMP) 공정으로 구리막을 평탄화하여 트랜치 및 콘택홀 내부에 구리 배선을 형성한다.
상술된 다마신 공정은 금속배선 외에 반도체 소자의 비트 라인 또는 워드 라인 형성에 이용될 수 있다. 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 콘택홀(또는 비아홀)을 동시에 형성할 수 있을 뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
그러나, 반도체 소자에 구리 배선을 채용할 경우, 구리 배선을 갖는 반도체 소자 및 외부로부터 신호를 반도체 소자로 제공하는 터미널 역할을 하는 리드 프레 임을 전기적으로 연결하기 어려운 문제점을 갖는다. 특히, 리드 프레임 및 구리 배선을 알루미늄 와이어 또는 금선 와이어를 통해 와이어 본딩하기 어려운 문제점을 갖는다.
따라서, 구리 배선 상에는 범프(bump) 역할을 하는 알루미늄 패턴 또는 알루미늄 배선이 형성되고, 구리 배선 상에 알루미늄 배선을 형성함으로서 반도체 소자를 리드 프레임과 전기적으로 연결할 수 있게 된다.
구리 배선 상에 알루미늄 배선을 형성할 경우, 구리 배선에 포함된 구리 이온이 알루미늄 배선으로 확산되는 것을 방지하기 위해 구리 배선 및 알루미늄 배선의 사이에는 TiN/Ti로 이루어진 확산 방지막이 배치된다.
도 1은 알루미늄 배선으로 확산된 구리를 도시한 SEM 사진이다.
도 1을 참조하면, 구리 배선 및 알루미늄 배선(1) 사이에 확산 방지막을 형성함에도 불구 하고 구리 배선으로부터 구리 이온이 알루미늄 배선(1)으로 확산되고, 이로 인해 구리 배선의 전기적 특성이 크게 감소될 뿐 아니라 알루미늄 배선으로 확산된 구리 이온에 의하여 알루미늄 배선(1) 상에 배치된 구리(2)로 인해 리드 프레임과의 와이어 본딩 불량이 빈번하게 발생되는 문제점을 갖는다.
따라서, 본 발명의 하나의 목적은 구리 배선의 구리 이온이 알루미늄 배선으로 확산되는 것을 방지하는 금속 배선을 제공함에 있다.
본 발명의 다른 목적은 상기 금속 배선의 제조 공정을 제공함에 있다.
본 발명의 하나의 목적을 구현하기 위한 금속 배선은 기판상에 형성되며, 하부 금속층을 노출하는 비아홀을 갖는 절연막 패턴, 비아홀 내부에 구리를 포함하는 구리 비아, 절연막 상에 배치되며, 구리 비아에 포함된 구리의 확산을 방지하기 위한 규화 질화 티타늄(TiSiN)층 및 규화 질화 티타늄층 상에 배치된 배선 구조물을 포함한다.
본 발명의 다른 목적을 구현하기 위한 금속 배선의 제조 방법은 기판상에 형성된 절연막에 하부 금속층을 노출하는 비아홀을 형성하는 단계, 비아홀 내부에 구리를 포함하는 구리 비아를 형성하는 단계, 절연막 상에 구리 비아에 포함된 구리의 확산을 방지하기 위한 규화 질화 티타늄(TiSiN)층을 형성하는 단계 및 규화 질화 티타늄층 상에 배선 구조물을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 금속 배선 및 금속 배선의 제조 방법에 대한 다양한 실시예들을 설명하기로 한다.
금속 배선
실시예 1
도 2는 본 발명의 제1 실시예에 의한 금속 배선의 단면도이다.
도 2를 참조하면, 본 실시예에 의한 금속 배선(100)은 절연막 패턴(10), 구리 비아(20), 규화 질화 티타늄(TiSiN)층(30) 및 배선 구조물(40)을 포함한다.
절연막 패턴(10)은 기판(5)상에 배치된다. 본 실시예에서, 기판(5)은, 예를 들어, 실리콘 기판이다. 절연막 패턴(10)은 산화막 또는 질화막일 수 있다. 이와 다르게, 절연막 패턴(10)은 산화막 및 질화막의 이중막으로 형성되어도 무방하다.
절연막 패턴(10)은 기판(5) 및 절연막 패턴(10) 사이에 개재된 하부 금속층(7)을 노출하는 비아홀(15)을 갖는다.
본 실시예에서, 도 2에는 절연막 패턴(10)에 형성된 비아홀(15)만 도시되어 있지만, 이에 더하여 비아홀(15)과 대응하는 절연막 패턴(10)의 상면으로부터 소정 깊이로 형성된 트랜치(미도시)를 더 포함할 수 있다. 본 실시예에서, 비아홀(15) 및/또는 트랜치는 구리 배선을 형성하기 위한 구조로서, 절연막 패턴(15)에 비아홀(15)만 형성될 경우는 "싱글 다마신 공정"에 적용할 수 있고, 절연막 패턴(15)에 비아홀(15) 및 트랜치를 함께 형성할 경우는 "듀얼 다마신 공정"에 적용할 수 있다. 본 실시예에서는 "싱글 다마신 공정"에 적합하도록 절연막 패턴(10)에 비아홀(15)만 형성되어 있다.
구리 비아(20)는 절연막 패턴(10)에 형성된 비아홀(15)의 내부에 배치된다. 구리 비아(20)는 비아홀(15) 내부에 배치된 구리 시드층(Copper seed layer;미도시) 및 구리 시드층을 덮는 구리층을 포함할 수 있다.
규화 질화 티타늄(TiSiN)층(30)은 비아홀(15) 내부에 구리 비아(20)가 배치된 절연막 패턴(30)의 상면에 박막 형태 또는 패턴 형태로 배치된다. 규화 질화 티타늄층(30)은 구리 비아(20)에 포함된 구리 이온이 후술될 배선 구조물(40)로 확산되는 것을 방지하는 확산 방지막 역할을 한다. 규화 질화 티타늄층(30)은 전기전도도가 우수해 구리 비아(20) 및 후술될 배선 구조물(40)을 전기적으로 연결할 뿐 아니라 조직이 치밀해 구리 비아(20)에 포함된 구리 이온이 배선 구조물(40)로 확산 되는 것을 억제한다.
배선 구조물(40)은 규화 질화 티타늄(30)층의 상면에 형성된다. 본 실시예에서 배선 구조물(40)은, 예를 들어, 알루미늄 배선 또는 알루미늄 합금층일 수 있다.
본 실시예에 의하면, 구리 비아(20) 및 배선 구조물(40) 사이에 구리 비아(20)에 포함된 구리 이온이 배선 구조물(40)로 확산되는 것을 억제하는 규화 질화 티타늄(30)층이 형성되어 알루미늄을 포함하는 배선 구조물(40)이 구리에 의하여 오염되는 것을 방지할 수 있다.
실시예 2
도 3은 본 발명의 제2 실시예에 의한 금속 배선을 도시한 단면도이다. 본 발명의 제2 실시예에 의한 금속 배선은 제1 확산 방지층을 제외하면 앞서 설명한 제1 실시예와 실질적으로 동일하다. 따라서, 앞서 설명한 제1 실시예와 실질적으로 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.
도 3을 참조하면, 규화 질화 티타늄층(30) 및 배선 구조물(40)의 사이에는 제1 확산 방지층(50)이 배치된다. 본 실시예에 의한 제1 확산 방지층(50)은 구리 비아(20)를 덮는 규화 질화 티타늄층(30)의 미세 균열 등의 원인에 의해 구리 이온이 배선 구조물(40)로 확산되는 것을 차단한다.
제1 확산 방지층(50)은 규화 질화 티타늄층(30) 상에 배치된 제1 Ti막(52) 및 제1 Ti막(52) 상에 배치되며 배선 구조물(40)과 접촉하는 제1 TIN(54)를 포함한 다.
실시예 3
도 4는 본 발명의 제3 실시예에 의한 금속 배선을 도시한 단면도이다. 본 발명의 제3 실시예에 의한 금속 배선은 제3 확산 방지층을 제외하면 앞서 설명한 제2 실시예와 실질적으로 동일하다. 따라서, 앞서 설명한 제2 실시예와 실질적으로 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.
도 4를 참조하면, 배선 구조물(40)의 상면에는 제2 확산 방지층(60)이 배치된다. 본 실시예에 의한 제2 확산 방지층(50)은 배선 구조물(40) 상에 배치된 제2 Ti막(62) 및 제2 Ti막(62) 상에 배치된 접촉하는 제2 TIN(64)를 포함한다.
금속 배선의 제조 방법
실시예 4
도 5 내지 도 9들은 본 발명의 제4 실시예에 의한 금속 배선의 제조 방법을 도시한 단면도들이다.
도 5를 참조하면, 실리콘을 포함하는 기판(5)의 상면에는 하부 금속층(7)이 형성되고, 하부 금속층(7)이 형성된 기판(5)의 상면에는 절연막(미도시)이 형성된다. 본 실시예에서, 절연막은 산화막 또는 질화막일 수 있다.
기판(5) 상에 절연막이 형성된 후, 절연막 상에는 포토레지스트 필름이 형성되고, 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하 여 패터닝되어 절연막 상에는 포토레지스트 패턴(미도시)이 형성된다.
본 실시예에서, 포토레지스트 패턴은 하부 금속층(7)과 대응하는 개구를 포함한다.
포토레지스트 패턴이 형성된 후, 절연막은 포토레지스트 패턴을 식각 마스크로 이용하여 식각되고, 이 결과 하부 금속층(7)을 노출하는 비아홀(15)을 갖는 절연막 패턴(10)이 형성된다.
도 6을 참조하면, 비아홀(15)을 갖는 절연막 패턴(10)이 형성된 후, 비아홀(15) 내부에는 구리 비아(20)가 형성된다.
구리 비아(20)를 형성하기 위해서는 먼저, 비아홀(15) 내부에 구리 시드층(미도시)을 형성한 후, 구리 시드층 상에 구리를 채워 넣어 구리 비아(20)를 형성한다. 본 실시예에서, 구리 비아(20)는 어떠한 방법으로 형성하여도 무방하다.
구리 비아(20)가 형성된 후, 절연막 패턴(10) 상에는 구리 비아(20)에 포함된 구리 이온이 확산되는 것을 방지하기 위한 규화 질화 티타늄층이 형성된다.
이하, 규화 질화 티타늄층을 형성하는 공정을 첨부된 도 7 내지 도 9를 통해 설명하기로 한다.
규화 질화 티타늄층을 형성하기 위해서는 먼저, 도 7에 도시된 바와 같이 TDMAT(TrakisDiMethylAmidoTitanium, Ti[N(CH3)2]4, 상품명)를 화학기상증착 방법으로 반응시켜 절연막 패턴(10) 상에 규화 질화 티타늄층을 형성하기 위한 1차 매개층인 TiCNH막(32)을 형성한다.
도 8을 참조하면, 1차 매개층인 TiCNH막(32)을 형성한 후, 수소 및 질소 분 위기에서 플라즈마를 이용하여 TiCNH막(32)을 산소 및/또는 질소와 반응시켜 상기 절연막 패턴(10) 상에 제2 매개층인 질화티타늄(TiN)막(34)을 형성한다.
도 9를 참조하면, 제2 매개층인 질화티타늄막(34)을 형성한 후, 실리콘 화합물, 예를 들면, 실랜(SiH4)을 질화티타늄막(34)에 제공하여 실랜과 질화티타늄막(34)를 반응하여 최종적으로 규화 질화 티타늄층(30)을 절연막 패턴(10) 상에 형성한다.
본 실시예에서, TDMAT에 의하여 TiCNH막(32)을 형성한 후 다시 질화티타늄막(34)를 형성한 후 질화티타늄막(34)를 다시 실랜으로 처리하여 형성된 규화 질화 티타늄층(30)은 조직이 치밀하여 구리 비아(20)의 구리 이온이 확산되는 것을 방지할 뿐만 아니라 후술될 배선 구조물(40)과 구리 비아(20)를 전기적으로 연결하는 역할도 함께 한다.
다시 도 2를 참조하면, 절연막 패턴(10)의 상면에 규화 질화 티타늄층(30)이 형성된 후, 절연막 패턴(10)의 상면에는 다시 알루미늄을 포함하는 배선 구조물(40)을 형성할 수 있다. 이와 다르게, 규화 질화 티타늄층(30)을 형성한 후, 도 3에 도시된 바와 같이 규화 질화 티타늄층(30) 상에 TiN/Ti 구조를 갖는 제1 확산 방지층(50)을 형성하거나, 이와 다르게, 도 4에 도시된 바와 같이 배선 구조물(40) 상면에 TiN/Ti 구조를 갖는 제2 확산 방지층(60)을 형성하여 금속 배선을 제조할 수 있다.
이상에서 상세하게 설명한 바에 의하면, 절연막 패턴에 형성된 구리 비아로 부터 구리 이온이 배선 구조물로 확산되는 것을 방지하기 위하여 구리 비아 및 배선 구조물 사이에 구리 이온의 확산을 억제하는 규화 질화 티타늄층을 개재하여 구리가 알루미늄을 포함하는 배선 구조물로 확산되는 것을 방지하는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 기판상에 형성되며, 하부 금속층을 노출하는 비아홀을 갖는 절연막 패턴;
    상기 비아홀 내부에 구리를 포함하는 구리 비아;
    상기 절연막 상에 배치되며, 상기 구리 비아에 포함된 구리의 확산을 방지하기 위한 규화 질화 티타늄(TiSiN)층; 및
    상기 규화 질화 티타늄층 상에 배치된 배선 구조물을 포함하는 금속 배선.
  2. 제1항에 있어서, 상기 배선 구조물은 알루미늄 배선을 포함하는 것을 특징으로 하는 금속 배선.
  3. 제1항에 있어서, 상기 규화 질화 티타늄층 및 상기 알루미늄 배선의 사이에 개재된 제1 확산 방지층을 포함하는 것을 특징으로 하는 금속 배선.
  4. 제3항에 있어서, 상기 제1 확산 방지층은
    상기 규화 질화 티타늄 상에 배치된 제1 Ti막; 및
    상기 제1 Ti막 상에 배치되며 상기 알루미늄 배선과 접촉하는 제1 TiN막인 것을 특징으로 하는 금속 배선.
  5. 제3항에 있어서, 상기 알루미늄 배선을 덮는 제2 확산 방지층을 포함하는 것 을 특징으로 하는 금속 배선.
  6. 제5항에 있어서, 상기 제2 확산 방지층은 상기 알루미늄 배선을 덮는 제2 Ti막; 및
    상기 제2 Ti막 상에 배치된 제2 TiN막을 포함하는 것을 특징으로 하는 금속 배선.
  7. 기판상에 형성된 절연막에 하부 금속층을 노출하는 비아홀을 형성하는 단계;
    상기 비아홀 내부에 구리를 포함하는 구리 비아를 형성하는 단계;
    상기 절연막 상에 상기 구리 비아에 포함된 구리의 확산을 방지하기 위한 규화 질화 티타늄(TiSiN)층을 형성하는 단계; 및
    상기 규화 질화 티타늄층 상에 배선 구조물을 형성하는 단계를 포함하는 금속 배선 형성 방법.
  8. 제7항에 있어서, 상기 규화 질화 티타늄층을 형성하는 단계는 TDMAT(TrakisDiMethylAmidoTitanium, Ti[N(CH3)2]4)를 화학기상증착 방법으로 반응시켜 상기 절연막 상에 TiCNH막을 형성하는 단계;
    플라즈마로 상기 TiCNH막을 수소 및 질소로 반응시켜 상기 절연막 상에 질화티타늄(TiN)막을 형성하는 단계; 및
    상기 질화티타늄막을 실랜(SiH4)으로 처리하는 단계를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  9. 제7항에 있어서, 상기 배선 구조물을 형성하는 단계에서, 상기 배선 구조물은 알루미늄막을 패터닝하여 형성된 알루미늄 배선인 것을 특징으로 하는 금속 배선 형성 방법.
  10. 제9항에 있어서, 상기 규화 질화 티타늄층을 형성하는 단계 및 상기 배선 구조물을 형성하는 단계 사이에는 상기 규화 질화 티타늄상에 제1 확산 방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  11. 제10항에 있어서, 상기 제1 확산 방지막을 형성하는 단계는
    상기 규화 질화 티타늄 상에 제1 Ti막을 형성하는 단계; 및
    상기 제1 Ti막 상에 제1 TiN막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  12. 제9항에 있어서, 상기 알루미늄 배선을 형성한 후, 상기 알루미늄 배선 상에는 제2 확산 방지막이 형성되는 것을 특징으로 하는 금속 배선 형성 방법.
  13. 제12항에 있어서, 상기 제2 확산 방지막을 형성하는 단계는
    상기 알루미늄 배선 상에 제2 Ti막을 형성하는 단계; 및
    상기 제2 Ti막 상에 제2 TiN막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
KR1020060081968A 2006-08-28 2006-08-28 금속 배선 및 이의 제조 방법 KR100726091B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060081968A KR100726091B1 (ko) 2006-08-28 2006-08-28 금속 배선 및 이의 제조 방법
US11/846,003 US20080048338A1 (en) 2006-08-28 2007-08-28 Semiconductor Device and Fabrication Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081968A KR100726091B1 (ko) 2006-08-28 2006-08-28 금속 배선 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR100726091B1 true KR100726091B1 (ko) 2007-06-08

Family

ID=38358697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081968A KR100726091B1 (ko) 2006-08-28 2006-08-28 금속 배선 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20080048338A1 (ko)
KR (1) KR100726091B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165433B1 (ko) * 1995-09-13 1999-02-01 김광호 고집적 반도체장치의 배선형성방법
KR20020002756A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 커패시터 제조 방법
KR100476482B1 (ko) 2002-12-14 2005-03-21 동부전자 주식회사 반도체 소자의 장벽 금속층 형성 방법
KR100528964B1 (ko) 2002-12-30 2005-11-15 동부아남반도체 주식회사 반도체 소자의 장벽 금속층 형성방법 및 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735586B1 (en) * 1995-03-28 2002-12-11 Texas Instruments Incorporated Semi-conductor structures
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165433B1 (ko) * 1995-09-13 1999-02-01 김광호 고집적 반도체장치의 배선형성방법
KR20020002756A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 커패시터 제조 방법
KR100476482B1 (ko) 2002-12-14 2005-03-21 동부전자 주식회사 반도체 소자의 장벽 금속층 형성 방법
KR100528964B1 (ko) 2002-12-30 2005-11-15 동부아남반도체 주식회사 반도체 소자의 장벽 금속층 형성방법 및 장치

Also Published As

Publication number Publication date
US20080048338A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
US20070126120A1 (en) Semiconductor device
JP2007109736A (ja) 半導体装置およびその製造方法
US9543234B2 (en) In-situ formation of silicon and tantalum containing barrier
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
KR100571417B1 (ko) 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
KR20010076659A (ko) 반도체 소자의 배선형성 방법
KR100679822B1 (ko) 반도체 소자 및 그 제조 방법
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
KR100799077B1 (ko) 금속 배선 및 그 형성 방법
KR100726091B1 (ko) 금속 배선 및 이의 제조 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101098920B1 (ko) 반도체 소자의 제조방법
KR100807065B1 (ko) 반도체 소자의 금속배선 형성방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100738210B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
JP5288734B2 (ja) 半導体装置およびその製造方法
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100613382B1 (ko) 반도체 소자의 제조 방법
KR20080057799A (ko) 반도체 소자 제조 방법
US20060281301A1 (en) Method for manufacturing dual damascene pattern
KR100721620B1 (ko) 반도체 소자의 제조방법
KR20000027278A (ko) 반도체 소자의 금속 배선 형성 방법
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee