KR100725081B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100725081B1 KR100725081B1 KR1020057010869A KR20057010869A KR100725081B1 KR 100725081 B1 KR100725081 B1 KR 100725081B1 KR 1020057010869 A KR1020057010869 A KR 1020057010869A KR 20057010869 A KR20057010869 A KR 20057010869A KR 100725081 B1 KR100725081 B1 KR 100725081B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ferroelectric
- pzt
- semiconductor device
- orientation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 38
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000002994 raw material Substances 0.000 claims description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 125000002524 organometallic group Chemical group 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims 2
- 238000005137 deposition process Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 43
- 230000007547 defect Effects 0.000 abstract description 30
- 230000015654 memory Effects 0.000 abstract description 11
- 239000007789 gas Substances 0.000 description 51
- 238000009792 diffusion process Methods 0.000 description 25
- 239000011229 interlayer Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 12
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 12
- 239000012071 phase Substances 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000000354 decomposition reaction Methods 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910052745 lead Inorganic materials 0.000 description 6
- 229910016909 AlxOy Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005621 ferroelectricity Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 238000005979 thermal decomposition reaction Methods 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 3
- 239000007792 gaseous phase Substances 0.000 description 3
- 229910000457 iridium oxide Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000006200 vaporizer Substances 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 and for example Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에서는, 강유전체 커패시터를 이용한 메모리를 갖는 반도체 장치를 제조하는 경우에, 강유전체막의 배향성을 제어하여 그 강유전체막의 양호한 강유전체 특성을 유지하면서, 그 강유전체막의 막 중의 불순물 및 막 중의 결정 결함을 감소시키는 반도체 장치의 제조 방법을 제공한다. 그 때문에, 제1 강유전체층을 형성하는 제1 성막 공정과, 상기 제1 강유전체층 상에 제2 강유전체층을 형성하는 제2 성막 공정으로 이루어지며, 상기 제1 성막 공정의 성막 온도가 600℃ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법을 이용한다.In the present invention, when manufacturing a semiconductor device having a memory using a ferroelectric capacitor, a semiconductor for reducing the impurities in the ferroelectric film and the crystal defects in the film while maintaining the good ferroelectric properties of the ferroelectric film by controlling the orientation of the ferroelectric film Provided are methods of manufacturing the device. Therefore, it consists of a 1st film forming process which forms a 1st ferroelectric layer, and a 2nd film forming process which forms a 2nd ferroelectric layer on the said 1st ferroelectric layer, and the film forming temperature of the said 1st film forming process is 600 degreeC or more. A method of manufacturing a semiconductor device is used.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 강유전체 커패시터를 갖는 반도체 장치의 제조 방법에 관한 것이다. BACKGROUND OF THE
최근, 고속·저전력의 불휘발성 메모리로서, 강유전체 커패시터를 이용한 강유전체 메모리를 주목하게 되어, 이에 대한 연구 개발이 활발하게 이루어지고 있다. 이러한 강유전체 메모리에 이용하는 강유전체 커패시터의 구조로서는 평면형이 이용되어 왔지만, 강유전체 커패시터를 고집적화하기 위해서 스택 커패시터 구조로 이행할 필요성을 느끼기 시작하고 있다. In recent years, attention has been paid to ferroelectric memories using ferroelectric capacitors as high-speed, low-power nonvolatile memories, and research and development have been actively conducted on them. Although a planar type has been used as a structure of the ferroelectric capacitor used in such a ferroelectric memory, it is beginning to feel the necessity of moving to a stack capacitor structure in order to integrate the ferroelectric capacitor.
스택 커패시터 구조에 이용하는 강유전체막은 입체 커패시터 구조를 실현하기 위해서, 스텝 커버리지가 양호할 것, 형성되는 강유전체막이 누설 전류가 적은 고밀도의 결정으로 이루어질 것이 필요하게 된다. In order to realize the three-dimensional capacitor structure, the ferroelectric film used for the stack capacitor structure needs to have good step coverage, and the ferroelectric film formed needs to be made of a high density crystal with low leakage current.
그 때문에, 스택 커패시터 구조로 구현된 강유전체막을 형성하는 경우, 졸겔법(sol-gel method)이나 스퍼터법 등에 비해서 스텝 커버리지가 양호하고 고밀도의 결정을 얻을 수 있는 MOCVD법(유기 금속화학 기상퇴적법)에 우위성이 있어, 차세대의 성막 방법으로서 유망하다. Therefore, MOCVD method (organic metal chemical vapor deposition method) in which a ferroelectric film formed of a stack capacitor structure is formed, which has better step coverage and obtains a higher density of crystals than the sol-gel method or the sputtering method, etc. It has superiority and is promising as a next-generation film formation method.
도 1a∼도 1g는 스택 커패시터 구조로 된 강유전체 메모리를 갖는 반도체 장 치의 제조 공정을 개략적으로 도시하고 있다.1A-1G schematically illustrate a manufacturing process of a semiconductor device having a ferroelectric memory having a stacked capacitor structure.
우선, 도 1a를 참조하면, Si로 이루어진 기판(101) 상에는 소자 분리막(102)에 의해서 분리된 불순물 확산 영역인 웰 영역(103)이 형성되고, 상기 웰 영역(103)에는 저농도 불순물 확산 영역(106)이 고농도 불순물 확산 영역(107)을 둘러싸도록, 상기 저농도 불순물 확산 영역(106)과 상기 고농도 불순물 확산 영역(107)이 복수개 형성되어 있다. First, referring to FIG. 1A, a
또한, 상기 웰 영역(103) 중에 형성된 2개의 상기 저농도 불순물 확산 영역(106)에 끼워지도록 채널 영역(104)이 형성되어 있고, 상기 채널 영역(104) 상에는 게이트 절연막(105)을 통해, 예컨대 폴리실리콘으로 이루어진 게이트 전극(108)이 형성되고, 상기 게이트 전극(108)의 측벽에는 측벽 절연막(110)이, 또 상기 게이트 전극(108)의 상부에는 절연막(109)이 형성되어 있다. 또한, 상기 측벽 절연막(110), 절연막(109) 및 상기 고농도 불순물 확산층(107)을 덮도록 절연막(111)이 형성되고, 또한 상기 절연막(111)을 덮는 층간 절연막(112)이 형성되어 MOS 트랜지스터(200)가 형성된다.In addition, a
또한, 상기 MOS 트랜지스터(200)는 상기 웰 영역(103)에, 예컨대 2개가 형성되어 있다. 또한 2개의 MOS 트랜지스터(200) 사이와, MOS 트랜지스터(200)와 상기 소자 분리막(102) 사이의, 상기 층간 절연막(112) 중에는 상기 고농도 불순물 확산층(107)에 전기적으로 접속하는, 배리어막(113a)에 덮인 컨택트 플러그(113)가 형성되어 있다. In addition, two
다음에, 도 1b의 공정에 있어서, 우선 커패시터의 하부 전극이 되는 Ir막 (114a)을 상기 층간 절연막(112) 상에 형성하고, 이어서, MOCVD법(유기 금속화학 기상퇴적법)으로써, 상기 Ir막(114a) 상에 Pb(Zrx, Ti1-x)O3막(PZT막)을 형성한다. MOCVD법으로 PZT막을 형성하기 위해서는, 예컨대 원료가 되는 유기 금속 가스와 산화 가스를, 가열된 상기 기판(101) 상에 공급하고, 유기 금속 가스를 열분해하여, 유기 금속 가스와 동시에 공급되는 산화 가스간에 산화 반응을 생기게 함으로써, PZT막(115a)을 상기 Ir막(114a) 상에 형성한다. Next, in the process of Fig. 1B, an
원료가 되는 유기 금속 가스로서는, Pb를 포함하는 원료 가스, Zr를 포함하는 원료 가스, 및 Ti를 포함하는 원료 가스를 이용하고, 산화 가스로서는 산소를 이용한다. As an organic metal gas used as a raw material, the raw material gas containing Pb, the raw material gas containing Zr, and the raw material gas containing Ti are used, and oxygen is used as an oxidizing gas.
이어서, 형성된 PZT막(115a) 상에, 상부 전극이 되는 IrOx막(116a)을 형성한다. Subsequently, an IrOx
다음에, 도 1c에 있어서, 상기 IrOx막(116a), PZT막(115a), Ir막(114a)을 에칭하여, 도 1c에 도시한 바와 같이, Ir로 이루어진 하부 전극(114), PZT막으로 이루어진 강유전체막(115), IrOx로 이루어진 상부 전극(116)에 의해 구성된 강유전체 커패시터(130)가 형성된다. Next, in Fig. 1C, the IrOx
이어서, 도 1d에 있어서, 상기 강유전체 커패시터(130) 및 층간 절연막(112)을 덮도록 보호막(117)을 형성한 후, 도 1e에서, 또한 상기 보호막(117)을 덮도록 층간 절연막(118)을 형성한다. Subsequently, in FIG. 1D, after the
이어서, 도 1f에 있어서, 상기 층간 절연막(118)에 컨택트 홀을 형성하여, 2 개의 상기 MOS 트랜지스터(200) 사이에 있는 컨택트 플러그(113)에 전기적으로 접속하는, 배리어막(120a)에 덮인 컨택트 플러그(120)를 형성한다.Subsequently, in FIG. 1F, a contact hole formed in the
다음에, 도 1g에 있어서, 상기 층간 절연막(118)에, 상기 상부 전극(116)으로 통하는 컨택트 홀을 형성하고, 상기 상부 전극(116) 및 상기 컨택트 플러그(120)에 전기적으로 접속되는, 배리어막(119a) 및 배선막(119)으로 이루어진 배선층을 형성한다. 그 후, 상기 배선층에 접속되는 다층 배선 구조를 형성함으로써, 강유전체 메모리를 갖는 반도체 장치가 형성된다. Next, in FIG. 1G, a barrier is formed in the
이렇게 형성되는 상기 강유전체 커패시터(130)의 특성은 상기 강유전체막(115)의 강유전체로서의 특성에 크게 의존하고 있다. 상기 강유전체막(115)의 강유전체로서의 전기 특성은 PZT 결정의 배향성에 의존하며, PZT 결정이 (001) 배향을 갖는 경우에 최대의 강유전성, 즉 최대의 스위칭 전하량(Qsw)을 얻을 수 있다. The characteristics of the
한편, PZT 결정이 (100) 배향된 경우에는 강유전성을 얻을 수 없다. 강유전체막을 구성하는 PZT 결정은 일반적으로 정방정계에 속하며, c축 방향의 격자 정수가 a축, b축 방향의 격자 정수에 대하여 다르지만, 실제로는 그 차는 근소하며, PZT 결정을 (001) 배향시키고자 하면, 같은 정도의 비율로 강유전성을 나타내지 않는 (100) 배향의 PZT 결정이 생겨 버린다. 이 때문에, 강유전성의 정도는 다소 떨어지지만, PZT 결정의 (111) 배향의 비율을 증가시킴으로써 강유전체막 전체의 자발 분극량을 증가시키고, 또 양호한 임프린트 내성을 얻어, 강유전체 메모리로서의 신뢰성을 높이려는 시도가 있다.On the other hand, ferroelectricity cannot be obtained when the PZT crystal is (100) oriented. The PZT crystals constituting the ferroelectric film generally belong to a tetragonal system, and the lattice constants in the c-axis direction are different with respect to the lattice constants in the a-axis and b-axis directions, but the difference is small in practice, and the PZT crystals are intended to be (001) oriented. In this case, PZT crystals having a (100) orientation, which do not exhibit ferroelectricity, are produced at the same ratio. For this reason, although the degree of ferroelectricity is somewhat reduced, attempts are made to increase the spontaneous polarization amount of the entire ferroelectric film by increasing the ratio of the (111) orientation of the PZT crystal, to obtain good imprint resistance, and to improve the reliability as a ferroelectric memory. have.
PZT막의 (111) 배향의 비율을 증가시키기 위해서는, PZT막의 성막 온도를 600℃ 이상으로 해야 한다고 알려져 있다(예컨대 비특허문헌 1). In order to increase the ratio of the (111) orientation of a PZT film, it is known that the film-forming temperature of a PZT film should be 600 degreeC or more (for example, nonpatent literature 1).
도 2에는, 본 발명의 발명자들의, 본 발명의 기초가 되는 연구에 있어서, 도 1b에 대하여 전술한 MOCVD법으로 Ir막 상에 형성한 PZT막의 X선 해석 프로파일을 나타낸다. 또한, 도 2에는, PZT막의 성막 온도를, 450℃, 500℃, 550℃, 580℃ 및 620℃로 한 경우에 관한 결과를, 각각 실험 E1, E2, E3, E4 및 E5로 나타낸다. 도 2에 있어서, 피크 P1은 PZT막 중의 (100) 배향을, 피크 P2는 PZT막 중의 (101) 배향을, 피크 P3은 PZT막 중의 (111) 배향을 나타내고 있다. FIG. 2 shows the X-ray analysis profile of the PZT film formed on the Ir film by the MOCVD method described above with respect to FIG. 1B in the study underlying the present invention by the inventors of the present invention. In addition, in FIG. 2, the result about the case where the film forming temperature of PZT film | membrane was set to 450 degreeC, 500 degreeC, 550 degreeC, 580 degreeC, and 620 degreeC is shown by experiment E1, E2, E3, E4, and E5, respectively. In Fig. 2, the peak P1 shows the (100) orientation in the PZT film, the peak P2 shows the (101) orientation in the PZT film, and the peak P3 shows the (111) orientation in the PZT film.
한편, 피크 Ps는 Si의, 피크 Pi는 Ir의 (111) 배향을 나타내고 있다. On the other hand, peak Ps is Si and peak Pi is (111) orientation of Ir.
도 2를 참조하면, 우선 실험 E1의 경우에는, PZT막에서 (100) 배향을 나타내는 피크 P1, (101) 배향을 나타내는 피크 P2, 및 (111) 배향을 나타내는 피크 P3이 관측되지 않고, 성막 온도가 400℃ 미만인 경우, 예컨대 성막 온도가 450℃인 경우에는, PZT막은 비정질 상태로 형성되고 있음을 알 수 있다. Referring to FIG. 2, in the case of Experiment E1, the peak P1 indicating the (100) orientation, the peak P2 indicating the (101) orientation, and the peak P3 indicating the (111) orientation were not observed in the PZT film, and the film formation temperature was not observed. Is less than 400 ° C, for example, when the deposition temperature is 450 ° C, it can be seen that the PZT film is formed in an amorphous state.
이어서, 실험 E2∼E4의 경우에 대해 고찰하면, PZT막에서 (100) 배향을 나타내는 피크 P1와, PZT막에서 (101) 배향을 나타내는 피크 P2를 볼 수 있지만, PZT막에서 (101) 배향을 나타내는 피크 P3은 관측되지 않으며, 성막 온도가 500℃ 이상 600℃ 미만인 경우는, PZT의 결정화는 진행되지만, (111) 배향이 형성되어 있지 않음을 알 수 있다. Subsequently, in the case of experiments E2 to E4, the peak P1 showing the (100) orientation in the PZT film and the peak P2 showing the (101) orientation in the PZT film can be seen. The peak P3 shown is not observed, and when the film formation temperature is 500 degreeC or more and less than 600 degreeC, although crystallization of PZT advances, it turns out that the (111) orientation is not formed.
PZT막의 성막 온도를 600도 이상, 예컨대 620℃로 한 상기 실험 E5의 경우에 있어서, PZT막에서 (111) 배향이 관측되며, 이 점에서 MOCVD법에 있어서는, PZT막의 성막 온도를 600℃ 정도 이상으로 한 경우에 PZT막에서 (111) 배향의 비율이 증 가하는 것이 확인된다. In the case of Experiment E5 in which the film forming temperature of the PZT film was set to 600 degrees or more, for example, 620 ° C., the (111) orientation was observed in the PZT film. In this regard, the MOCVD method showed that the film forming temperature of the PZT film was about 600 ° C. or more. In this case, it is confirmed that the ratio of the (111) orientation in the PZT film increases.
[비특허문헌 1][Non-Patent Document 1]
Horii et al., IEDM Technical Digest 2002, P.529Horii et al., IEDM Technical Digest 2002, P.529
한편, 본 발명의 기초가 되는 연구에 있어서, PZT막을 성막 온도 600℃ 이상에서 형성하면, PZT막을 형성하기 위한 원료가 되는 유기 금속 가스의 기판 부착 확률이 저하되어 PZT막의 퇴적 속도가 저하되어 버리는 문제가 생기게 된다.On the other hand, in the research underlying the present invention, when the PZT film is formed at a film formation temperature of 600 ° C or higher, the substrate adhesion probability of the organic metal gas, which is a raw material for forming the PZT film, is lowered, and the deposition rate of the PZT film is lowered. Will be generated.
도 3에는, PZT막의 성막 온도에 대한, PZT막 형성의 원료가 되는 유기 금속가스의 부착 확률을 나타낸 것이다. 또한, 도 3에는, 상기 유기 금속 가스인, Pb를 포함하는 원료 가스, Zr를 포함하는 원료 가스 및 Ti를 포함하는 원료 가스의 각 경우에 관한 부착 확률을 나타내고 있다. In FIG. 3, the adhesion probability of the organometallic gas used as a raw material of PZT film formation with respect to the film-forming temperature of a PZT film is shown. 3, the adhesion probability in each case of the source gas containing Pb which is the said organic metal gas, the source gas containing Zr, and the source gas containing Ti is shown.
도 3을 참조하면, Pb를 포함하는 원료 가스, Zr를 포함하는 원료 가스 및 Ti를 포함하는 원료 가스의 어느 쪽의 경우에서도, 성막 온도를 상승시키면 기판에 대한 부착 확률이 저하되어, 예컨대 성막 온도를 620℃로 한 경우에는, 성막 온도가 500∼550℃인 경우에 비해서, 기판 부착 확률이 저하될 것으로 생각한다.Referring to FIG. 3, in either of the source gas containing Pb, the source gas containing Zr, and the source gas containing Ti, increasing the deposition temperature lowers the probability of adhesion to the substrate, for example, the deposition temperature. When 620 is set at 620 ° C, it is considered that the probability of attaching the substrate is reduced as compared with the case where the film forming temperature is 500 to 550 ° C.
이것은, 상기 유기 금속 가스가 기상 속에서 분해되어 버려, 기판 부착량이 감소되고 있음을 나타내고 있다. 그 때문에, 기상 속에서는, 예컨대 파티클 등의 원료 가스의 분해물, 즉 불순물이 형성되는 양이 증가하게 된다. 이러한 불순물이 PZT막 속에 포함됨으로써, PZT막에서의 국소적인 강유전체 특성이 악화되는 경우가 있으며, 파티클을 포함하는 비트에서는 스위칭 전하량의 저하가 수율 저하를 초래하는 경우가 있다. This indicates that the organometallic gas has been decomposed in the gas phase and the amount of substrate adhesion is reduced. Therefore, in the gas phase, the amount of decomposition products, i.e. impurities, of source gas such as particles is increased. When such impurities are contained in the PZT film, the local ferroelectric properties of the PZT film may deteriorate, and in the bits containing particles, a decrease in the amount of switching charges may cause a decrease in yield.
또한, PZT막을 형성하는 경우에, 예컨대 성막 온도가 600℃ 이상의 고온하에서는, 증기압이 높은 Pb가 특히 이탈되기 쉽고, 또한 Pb의 이탈에 따라 산소의 이탈이 생겨 PZT막에서 Pb 결손, O 결손 등의 결정 결함이 증대되어 버릴 우려가 있다. In the case of forming a PZT film, for example, at a high temperature of 600 ° C. or higher, Pb having a high vapor pressure tends to be particularly released, and oxygen is released due to the Pb release, and Pb defects, O defects, and the like are formed in the PZT film. There is a fear that crystal defects may increase.
이러한 결정 결함이 증대되면, PZT막의 누설 전류가 증대되는 동시에, 그 PZT막을 이용한 강유전체 커패시터의 피로 특성을 열화시켜 버리는 문제가 있다. When such crystal defects increase, there is a problem that the leakage current of the PZT film is increased and the fatigue characteristics of the ferroelectric capacitor using the PZT film are deteriorated.
그래서, 본 발명에서는, 상기한 문제를 해결한, 신규하면서 유용한 반도체 장치의 제조 방법을 제공하는 것을 개괄적인 과제로 하고 있다. Then, in this invention, it is a general subject to provide the manufacturing method of the novel and useful semiconductor device which solved the said problem.
본 발명의 구체적인 과제는, 강유전체 커패시터를 채용한 메모리를 갖는 반도체 장치를 제조하는 경우에, 강유전체막의 배향성을 제어하여 그 강유전체막의 양호한 강유전체 특성을 유지하면서, 그 강유전체막에서 막 중의 불순물 및 막 중의 결정 결함을 감소시킬 수 있으며, 또한 큰 퇴적 속도를 실현할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다. A specific object of the present invention is to determine the impurities in a film and the crystals in the film in the ferroelectric film while maintaining a good ferroelectric property of the ferroelectric film by controlling the orientation of the ferroelectric film when manufacturing a semiconductor device having a memory employing a ferroelectric capacitor. It is to provide a method of manufacturing a semiconductor device which can reduce defects and can realize a large deposition rate.
본 발명에서는 상기한 과제를, 강유전체 커패시터를 포함하는 반도체 장치의 제조 방법으로서, 상기 강유전체 커패시터의 하부 전극을 형성하는 하부 전극 형성 공정과, 상기 하부 전극 상에 주로 (111) 배향을 갖는 제1 강유전체막을, 유기 금속 원료를 사용하여 기상 퇴적법으로 형성하는 제1 성막 공정과, 상기 제1 강유전체막 위에 주로 (111) 배향을 갖는 제2 강유전체막을 유기 금속 원료를 사용하여 기상 퇴적법으로 형성하는 제2 성막 공정과, 상기 제2 강유전체막 위에 상부 전극을 형성하는 상부 전극 형성 공정을 포함하고, 상기 제1 강유전체막과 제2 강유전체막은 Pb(Zrx, Ti1-x)O3(PZT) 또는 PbTiO3(PT)을 포함하며, 상기 제1 성막 공정의 성막 온도가 600℃ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법으로써 해결한다. SUMMARY OF THE INVENTION In the present invention, the above-described problem is a manufacturing method of a semiconductor device including a ferroelectric capacitor, the lower electrode forming step of forming a lower electrode of the ferroelectric capacitor, and a first ferroelectric having a (111) orientation mainly on the lower electrode. A first film forming step of forming a film by vapor deposition using an organic metal raw material, and a second ferroelectric film mainly having a (111) orientation on the first ferroelectric film by vapor deposition using an organic metal raw material. And a top electrode forming step of forming an upper electrode on the second ferroelectric film, wherein the first ferroelectric film and the second ferroelectric film comprise Pb (Zr x , Ti 1-x ) O 3 (PZT) or It comprises PbTiO 3 (PT), and the film forming temperature of the said 1st film forming process is 600 degreeC or more, It solves with the manufacturing method of the semiconductor device.
본 발명에 따르면, 강유전체 커패시터의 PZT 또는 PT을 포함하는 강유전체 구조를 형성하는 경우에, 상기 강유전체막은 제1 성막 공정에 의해 형성되는 제1 강유전체막과, 제2 성막 공정에 의해 형성되는 제2 강유전체막을 적층함으로써 형성된다. 그 때, 상기 제1 성막 공정에서는, 상기 제1 강유전체막의 성막 온도를 600℃ 이상으로 한다. 이에 따라, 상기 제1 강유전체막의 (111) 배향의 배향율을 증대시키고, 그 때문에 상기 제2 공정에서 형성되는 상기 제2 강유전체막의 (111) 배향의 배향율을 증대시키는 것이 가능해진다. According to the present invention, in the case of forming a ferroelectric structure including PZT or PT of a ferroelectric capacitor, the ferroelectric film includes a first ferroelectric film formed by a first film forming process and a second ferroelectric film formed by a second film forming process. It is formed by laminating films. At that time, in the first film forming step, the film forming temperature of the first ferroelectric film is set to 600 ° C or higher. As a result, the orientation ratio of the (111) orientation of the first ferroelectric film can be increased, and therefore, the orientation ratio of the (111) orientation of the second ferroelectric film formed in the second step can be increased.
그 때문에, 상기 제2 성막 공정에서는 강유전체막에서 막 중의 불순물이나 막 중의 결정 결함을 감소시키는 것을 가능하게 하는 성막 온도가 600℃ 미만인 조건에서도, 제2 강유전체막의 (111) 배향의 배향율을 증대시키는 것이 가능해진다. 이와 같이 하여 얻어지며, 상기 제1 강유전체막과 제2 강유전체막으로 형성되는 상기 강유전체 구조는 (111) 배향의 배향율이 높고, 강유전체 특성이 우수하며, 또한 막 중의 불순물이나 결정 결함이 적기 때문에, 고품질의 강유전체 커패시터를 형성하는 것이 가능해진다. Therefore, in the second film forming step, even if the film formation temperature that enables to reduce impurities in the film or crystal defects in the film is increased to less than 600 ° C, the orientation ratio of the (111) orientation of the second ferroelectric film is increased. It becomes possible. The ferroelectric structure obtained as described above and formed of the first ferroelectric film and the second ferroelectric film has a high (111) orientation, excellent ferroelectric properties, and few impurities and crystal defects in the film. It is possible to form a high quality ferroelectric capacitor.
본 발명에서는, 특히 상기 제2 성막 공정의 성막 온도를 500℃ 이상 600℃ 미만으로 설정함으로써, 형성되는 상기 제2 강유전체막의 불순물이나 막 속의 결정 결함을 감소시키는 것이 가능해진다. 이것은, 상기 제2 강유전체막의 원료가 되는 유기 금속 가스의 기상 중에서의 반응이 억제되어, 예컨대 기상 중의 반응에 의해서 형성되는 파티클이나 기상 중에서의 분해물 등, 막 속에 포함되는 불순물이 감소하기 때문이다. In the present invention, in particular, by setting the film formation temperature of the second film forming step to 500 ° C. or more and less than 600 ° C., it becomes possible to reduce impurities in the formed second ferroelectric film and crystal defects in the film. This is because the reaction in the gaseous phase of the organometallic gas serving as the raw material of the second ferroelectric film is suppressed, and impurities contained in the film, such as particles formed by the reaction in the gaseous phase and decomposition products in the gaseous phase, are reduced.
또한, 상기 제2 성막 공정에 있어서, 성막 온도가 500℃ 이상 600℃ 미만이기 때문에, 형성되는 상기 제2 강유전체막으로부터의 Pb 및 O의 이탈이 억제되어, Pb 결손 및 O 결손이 적고, 결정 결함이 적은 막을 형성하는 것이 가능하게 되어, 그 결과 누설 전류가 적은 강유전체막을 얻는 것이 가능해진다. Further, in the second film forming step, since the film forming temperature is 500 ° C. or higher and less than 600 ° C., the separation of Pb and O from the second ferroelectric film formed is suppressed, so that Pb defects and O defects are small, and crystal defects are present. It is possible to form this small film, and as a result, it is possible to obtain a ferroelectric film with a small leakage current.
또한, 본 발명에서는 상기한 과제를, 청구항 8에 기재한 바와 같이, 상기 제2 성막 공정의 성막 온도가 400℃ 이상 500℃ 미만인 것을 특징으로 하는 청구항 1에 기재한 반도체 장치의 제조 방법으로 해결한다. Moreover, in this invention, as mentioned in Claim 8, the above-mentioned subject is solved by the manufacturing method of the semiconductor device of
본 발명에서는, 특히 상기 제2 성막 공정의 성막 온도를 400℃ 이상 500℃ 미만의 저온으로 설정함으로써, 형성되는 제2 강유전체막에서 막 중의 불순물이나 막 중의 결정 결함을 더욱 감소시키는 것이 가능해진다. 상기 제2 강유전체막의 원료가 되는 유기 금속 가스의 기상 속에서의 반응이 억제되어, 예컨대 기상 중의 반응에 의해서 형성되는 파티클이나 기상 중에서의 분해물 등, 막 속에 포함되는 불순물이 감소하기 때문이다. In the present invention, it is possible to further reduce impurities in the film and crystal defects in the film in the second ferroelectric film to be formed, in particular, by setting the film formation temperature of the second film forming step to a low temperature of 400 ° C. or more and less than 500 ° C. This is because the reaction in the gas phase of the organometallic gas serving as the raw material of the second ferroelectric film is suppressed, and impurities contained in the film, such as particles formed by reaction in the gas phase and decomposition products in the gas phase, are reduced.
또한, 본 발명에 따르면, 성막 온도 400℃∼500℃에서 형성된 비정질의 강유전체막을 어닐링함으로써, 강유전체막으로서 기능하는 결정화 구조를 얻는다. 이 경우, 성막 온도를 올림으로써 결정화된 강유전체막에 비하여, 상기 제2 고유전체막을 고온으로 설정하는 시간을 짧게 하는 것이 가능하게 된다. 그 때문에, 상기 제2 고유전체막을 포함하는 반도체 장치의 디바이스에 가해지는 열량을 작게 할 수 있어, 예컨대 MOS 트랜지스터 등의 반도체 디바이스에 대한 열에 의한 손상을 억제할 수 있게 된다. Further, according to the present invention, by annealing the amorphous ferroelectric film formed at the film forming temperature of 400 ° C to 500 ° C, a crystallized structure functioning as a ferroelectric film is obtained. In this case, it is possible to shorten the time for setting the second high dielectric film to a high temperature as compared with the ferroelectric film crystallized by raising the film formation temperature. Therefore, the amount of heat applied to the device of the semiconductor device including the second high dielectric film can be made small, so that damage caused by heat to semiconductor devices such as MOS transistors can be suppressed.
도 1a∼도 1g는 종래의, 강유전체 커패시터를 갖는 반도체 장치의 형성 방법을 도시한 도면이다. 1A to 1G show a conventional method for forming a semiconductor device having a ferroelectric capacitor.
도 2는 Ir 전극 상에 MOCVD법으로 형성한 PZT막의 X선 해석 프로파일을 나타낸 도면이다. FIG. 2 is a diagram showing an X-ray analysis profile of a PZT film formed on an Ir electrode by MOCVD.
도 3은 Pb를 포함하는 원료 가스, Zr를 포함하는 원료 가스 및 Ti를 포함하는 원료 가스의 기판 부착 확률의 온도 의존성을 도시한 도면이다. 3 is a diagram showing the temperature dependence of the substrate attachment probability of the source gas containing Pb, the source gas containing Zr, and the source gas containing Ti.
도 4a∼도 4i는 제1 실시예에 따른 강유전체 커패시터를 포함하는 반도체 장치의 제조 방법을 도시한 도면이다. 4A to 4I illustrate a method of manufacturing a semiconductor device including the ferroelectric capacitor according to the first embodiment.
도 5는 Ir 전극 상에 MOCVD법으로 형성한 PZT막의 X선 해석 프로파일을 PZT막의 성막 온도에서 비교한 도면이다. FIG. 5 is a diagram comparing an X-ray analysis profile of a PZT film formed on a Ir electrode by MOCVD at a film formation temperature of a PZT film.
도 6은 제2 실시예에 따른 강유전체 커패시터를 포함하는 반도체 장치의 개략을 도시한 도면이다. 6 is a diagram schematically illustrating a semiconductor device including a ferroelectric capacitor according to a second embodiment.
도 7a∼도 7e는 도 6에 도시한 강유전체 커패시터를 포함하는 반도체 장치의 제조 방법을 도시한 도면이다. 7A to 7E illustrate a method of manufacturing a semiconductor device including the ferroelectric capacitor shown in FIG. 6.
이어서, 본 발명의 실시형태에 관해서, 도면에 기초하여 설명한다. Next, embodiment of this invention is described based on drawing.
본 발명에서는, 반도체 장치에 이용되는 강유전체 커패시터의 강유전체막을 형성하는 경우, 제1 성막 공정과 제2 성막 공정으로 형성한다. 그 경우, 상기 제1 성막 공정과 제2 성막 공정의 성막 온도를 변경함으로써, 형성되는 강유전체막의 양호한 강유전체 특성을 유지하면서, 막 중의 불순물이나 결정 결함이 적은 강유전체막을 형성하는 것이 가능해진다. In the present invention, when the ferroelectric film of the ferroelectric capacitor used in the semiconductor device is formed, it is formed by the first film forming step and the second film forming step. In that case, by changing the film forming temperatures of the first film forming step and the second film forming step, it is possible to form a ferroelectric film with few impurities and crystal defects in the film while maintaining good ferroelectric properties of the formed ferroelectric film.
예컨대, 강유전체막으로서 PZT막을 MOCVD법으로 형성하는 경우, PZT막의 성막 온도를 600℃ 이상으로 설정하고, PZT막에서 (111) 배향의 배향율을 상승시킴으로써, 자발 분극량을 증대시켜 강유전체 특성이 양호하게 하고, 또한 양호한 임프린트 내성을 얻어, 그 PZT막을 이용한 메모리의 신뢰성을 향상시키는 것이 가능해진다. For example, when a PZT film is formed as a ferroelectric film by MOCVD, the film formation temperature of the PZT film is set to 600 ° C. or higher, and the orientation ratio of the (111) orientation in the PZT film is increased, thereby increasing the spontaneous polarization amount and the ferroelectric properties are good. In addition, it is possible to obtain good imprint resistance and to improve the reliability of the memory using the PZT film.
그러나, PZT막의 성막 온도가 600℃ 이상이 되면, PZT막을 형성하기 위해서 기판에 공급하는 유기 금속 원료 가스가 기상 속에서 분해되어 버려, 분해물 등이 파티클로 되어 PZT막 속에 포함되는 경우가 있다. 또한 PZT막의 성막 온도가 600℃ 이상의 고온이기 때문에, Pb나 O의 이탈에 의해서 Pb 결손이나 O 결손되기 쉬워져, 결정 결함이 증가하여 PZT막의 누설 전류가 증대되는 문제가 있었다. However, when the film forming temperature of the PZT film is 600 ° C. or more, the organometallic raw material gas supplied to the substrate may be decomposed in the gas phase to form the PZT film, and the decomposition products and the like may be contained in the PZT film. In addition, since the film forming temperature of the PZT film is a high temperature of 600 ° C. or more, Pb defects and O defects are apt to occur due to the separation of Pb and O, resulting in an increase in crystal defects and an increase in leakage current of the PZT film.
그 때문에, 상기 제2 성막 공정에서는, PZT의 성막 온도를 500℃ 이상 600℃ 미만으로 설정함으로써, 유기 금속 원료 가스의 기상 속에서의 반응을 억제하여 분해물의 형성을 억제하고, 막 중의 불순물을 감소시킬 수 있게 된다. 또한, Pb의 이 탈이나 O의 이탈을 억제하여, 막 중 결함이 적은 PZT막의 형성이 가능해진다. 또한, 상기 제1 공정에서 (111) 배향의 배향율이 높은 PZT막이 형성되기 때문에, 상기 제2 성막 공정에서는, 상기 제1 성막 공정에서 형성된 PZT막의 (111) 배향의 배향율을 유지하여 PZT막이 형성되기 때문에, PZT막에서의 (111) 배향율을 높게 유지할 수 있다. Therefore, in the second film forming step, the film forming temperature of PZT is set to 500 ° C. or higher and less than 600 ° C., thereby suppressing the reaction in the gas phase of the organic metal raw material gas, suppressing formation of decomposition products, and reducing impurities in the film. You can do it. In addition, release of Pb and release of O can be suppressed, and formation of a PZT film with few defects in the film can be achieved. In addition, since a PZT film having a high orientation ratio of (111) orientation is formed in the first step, in the second deposition step, the PZT film is maintained by maintaining the orientation ratio of (111) orientation of the PZT film formed in the first deposition step. Since it is formed, the (111) orientation ratio in a PZT film can be kept high.
[제1 실시예][First Embodiment]
이어서, 제1 실시예로서, 강유전체 커패시터를 갖는 반도체 장치의 제조 방법에 관해서, 도 4a∼도 4i를 이용하여 설명한다. Next, as a first embodiment, a manufacturing method of a semiconductor device having a ferroelectric capacitor will be described with reference to FIGS. 4A to 4I.
우선 도 4a를 참조하면, Si로 이루어진 기판(11)에는, 소자 분리막(12)이 형성되고, 상기 소자 분리막(12)에 의해서 분리된 웰 영역(13)이 형성되어 있다. 상기 웰 영역(13)에는 저농도 불순물 확산 영역(16A, 16B 및 16C)이 형성되고, 또한 상기 저농도 불순물 확산 영역(16A, 16B 및 16C) 중에 각각 고농도 불순물 확산 영역(17A, 17B 및 17C)이 형성되어 있다. Referring first to FIG. 4A, an
또한, 상기 저농도 불순물 확산 영역(16A, 16B)에 끼워지도록 채널 영역(14A)이 형성되고, 상기 채널 영역(14A) 상에는 게이트 절연막(15A)이 형성되어 있다. 상기 게이트 절연막(15A) 상에는, 측벽에 측벽 절연막(20A)이, 상부에 절연막(19A)이 형성된, 예컨대 폴리실리콘으로 이루어진 게이트 전극(18A)이 형성되어, MOS 트랜지스터(20A)를 구성하고 있다. In addition, a
또한, 상기 저농도 불순물 확산 영역(16B, 16C)에 끼워지도록 채널 영역(14B)이 형성되고, 상기 채널 영역(14B) 상에는 게이트 절연막(15B)이 형성되어 있 다. 상기 게이트 절연막(15B) 상에는, 측벽에 측벽 절연막(20B)이, 상부에 절연막(19B)이 형성된, 예컨대 폴리실리콘으로 이루어진 게이트 전극(18B)이 형성되어, MOS 트랜지스터(20B)를 구성하고 있다. In addition, a
또한, 상기 소자 분리 영역(12), 고농도 불순물 확산 영역(17A, 17B, 17C), 측벽 절연막(20A, 20B) 및 절연막(19A, 19B)을 덮도록 절연막(21)이 성막되고, 또한 상기 절연막(21)을 덮도록, 예컨대 실리콘 산화막 또는 인글라스막으로 이루어진 층간 절연막(22)이 형성되어 있다. In addition, an insulating
또한, 상기 층간 절연막(22)에는 컨택트 홀이 형성되고, 배리어막(23A')을 갖는 컨택트 플러그(23A), 배리어막(23B')을 갖는 컨택트 플러그(23B) 및 배리어막(23C')을 갖는 컨택트 플러그(23C)가 형성되어, 각각 상기 고농도 불순물 확산 영역(17A, 17B 및 17C)에 전기적으로 접속되어 있다. Further, a contact hole is formed in the
이러한 구성으로 되어 있는 상기 MOS 트랜지스터(20A, 20B) 상의 상기 층간 절연막(22) 상에 강유전체 커패시터를 형성하기 위해서, 우선 하부 전극이 되는 Ti막(24) 및 Ir막(25)을, 예컨대 반응성 스퍼터로 성막한다. 여기서, PZT막이 형성되는 기초가 되는 하부 전극을 Ir/Ti를 갖도록 구성함으로써, PZT막에서의 (111) 배향이 쉽게 형성된다. 우선, (111) 배향을 형성하는 것이 용이한 Ti로써 Ti의 (111) 배향을 형성하고, 이에 따라 Ir의 (111) 배향이 쉽게 형성된다. 또한, Ir의 (111) 배향의 격자 간격의 값은 PZT의 (111) 배향의 격자 간격의 값에 가깝기 때문에, PZT의 (111) 배향이 쉽게 형성된다. 또한, 하부 전극은 Al 산화물막 상에 Ir막이 형성된 구조를 취하는 것도 가능하다. In order to form a ferroelectric capacitor on the
이어서, 도 4b의 공정에서, 강유전체막의 제1 성막 공정에 의해서, MOCVD에 의해 예컨대 PZT막으로 이루어진 제1 강유전체막(26)이 형성된다. 이 경우, Pb를 포함하는 원료로서 Pb(DPM)2, Zr를 포함하는 원료로서 Zr(dmhd)4, Ti를 포함하는 원료로서 Ti(O-iPr)2(DPM)2를 사용한다. Next, in the process of FIG. 4B, the first
이들 원료를 용매인 THF(테트라히드로푸란)에 각각 몰비 3%의 농도로 용해시켜 액체 원료로 하고, 그 액체 원료를 기화기로 260℃에서 기화시켜 산소와 혼합하여 원료 가스를 형성한다. 또한, 상기 원료 가스를, 예컨대 샤워 헤드 구조 등의 원료 가스의 공급계를 통해, 상기 기판(11) 상에 공급한다. These raw materials are dissolved in THF (tetrahydrofuran), which is a solvent, at a molar ratio of 3%, respectively, to form a liquid raw material. The liquid raw material is vaporized at 260 DEG C with a vaporizer and mixed with oxygen to form a raw material gas. In addition, the source gas is supplied onto the
이 경우의 Pb를 포함하는 원료의 유량은 0.365 ml/min, Zr를 포함하는 원료의 유량은 0.196 ml/min, Ti를 포함하는 원료의 유량은 0.175 ml/min으로 설정하여, 20초 동안 성막을 실시한다. In this case, the flow rate of the raw material containing Pb is 0.365 ml / min, the flow rate of the raw material containing Zr is 0.196 ml / min, and the flow rate of the raw material containing Ti is 0.175 ml / min, and film formation is performed for 20 seconds. Conduct.
그래서, 가열된 상기 기판(11) 상에서 상기 원료 가스가 열분해됨으로써, PZT막이 형성된다. 이 경우의 성막 온도는 600도 이상으로 설정하며, 본 실시예의 경우, 예컨대 620℃로 설정한다. 형성되는 PZT막의 성막 온도가 600℃ 이상의 고온이기 때문에, 도 2에 대하여 전술한 바와 같이, 형성되는 PZT막은 (111) 배향의 배향율이 높아진다.Thus, the PZT film is formed by thermal decomposition of the source gas on the
다음에, 도 4c의 공정에 있어서, 도 4b에서 설명한 공정과 같은 식으로, 제2 강유전체막(27)을 형성하고, 상기 제1 강유전체막(26) 및 상기 제2 강유전체막(27)으로 이루어진 강유전체 구조(40A)를 형성한다. 이 경우, Pb를 포함하는 원료의 유 량은 0.376 ml/min, Zr를 포함하는 원료의 유량은 0.277 ml/min, Ti를 포함하는 원료의 유량은 0.214 ml/min으로 설정하여, 420초 동안 성막을 실시한다. Next, in the process of FIG. 4C, the second
그래서, 가열된 상기 기판(11) 상에서 상기 원료 가스가 열분해됨으로써, PZT막이 형성된다. 이 경우의 성막 온도는 500℃ 이상 600℃ 미만으로 설정하며, 본 실시예의 경우 예컨대 500℃로 설정한다. 이와 같이, 제2 성막 공정에서는 제1 성막 공정에 비해서 성막 온도를 낮게 한다.Thus, the PZT film is formed by thermal decomposition of the source gas on the
이 때문에, 상기 원료 가스가 기상 속에서 분해되는 것이 억제되며, 예컨대 기상 속에서 파티클이나 분해물 등의 불순물이 형성되는 것을 방지하여, 상기 불순물이 형성되는 고유전체막 속에 포함되는 것을 방지한다. 그 때문에, 형성되는 고유전체막은 불순물이나 파티클이 적은 고품질의 막이 된다. For this reason, decomposition of the source gas in the gas phase is suppressed, and for example, impurities such as particles and decomposition products are prevented from being formed in the gas phase, thereby preventing the impurities from being included in the high-k dielectric film formed. Therefore, the high dielectric film formed becomes a high quality film with few impurities and particles.
또한, 성막 온도가 낮기 때문에, 예컨대 Pb나 O 등이 PZT막 속에서 이탈하는 것을 방지하여, Pb 결손이나 O 결손과 같은 결정 결함이 형성되는 것을 방지하여 결정 결함이 적은 강유전체막을 형성하는 것이 가능해진다. 그 때문에, 형성되는 강유전체막의 전기 특성을 양호하게 하여, 예컨대 누설 전류의 값을 낮게 억제하는 것이 가능하게 된다. In addition, since the film formation temperature is low, for example, Pb, O, and the like are prevented from escaping in the PZT film, and crystal defects such as Pb defects and O defects are prevented from being formed, thereby making it possible to form a ferroelectric film with fewer crystal defects. . Therefore, it is possible to improve the electrical characteristics of the formed ferroelectric film and to suppress the value of the leakage current, for example.
또한, 상기 강유전체 구조(40A) 중에서, 상기 제2 강유전체막(27)은 상기 제1 강유전체막(26)에 대하여 두껍게 형성되기 때문에, 상기 강유전체 구조(40A)는 상기 제2 강유전체막(27)과 실질적으로 동일한 특성을 나타내며, 예컨대 전술한 바와 같이, 불순물이 적고, 또한 결정 결함이 적으며 누설 전류가 적은 고품질의 강유전체막이 된다. In the
또한, 상기 제1 성막 공정에서, PZT막의 (111) 배향의 배향율이 높은 제1 강유전체막(26)이 형성되기 때문에, 상기 제1 강유전체막(26) 상에 형성되는 제2 강유전체막(27)의 (111) 배향의 배향율은 상기 제1 강유전체막(26)과 마찬가지로 높아진다. In the first film forming process, since the first
그 때문에, 상기 제2 강유전체막(27)은 성막 온도가 500℃ 이상 600℃ 미만으로 낮음에도 불구하고, (111) 배향의 배향율이 높다. 이 때문에, 제1 강유전체막(26) 및 제2 강유전체막(27)은 모두 (111) 배향이 높고, 상기 강유전체 구조(40A)는 자발 분극량이 크고, 우수한 강유전체의 특성을 나타낸다. 또한, 상기 강유전체 구조(40A)를 이용하여 구성되는 강유전체 커패시터의 임프린트 내성이 양호하게 되어, 상기 강유전체 구조(40A)를 이용한 강유전체 메모리의 신뢰성이 양호하게 된다. Therefore, the second
또한, 이와 같이, 상기 제2 강유전체막(27)의 (111) 배향의 배향율을 증대시키기 위해서는 상기 제1 강유전체막(26)을 3 nm 이상 형성할 필요가 있다. In this way, in order to increase the orientation ratio of the (111) orientation of the second
본 실시예에서 형성되는 제1 강유전체층(26)은 5 nm, 제2 강유전체층(27)은 115 nm이며, 아울러 120 nm의 강유전체막이 형성된다. 또한, 형성된 PZT막의 조성을 조사한 바, Pb/(Zr+Ti)=1.17, Zr(Zr+Ti)=0.43이었다. The first
이어서, 도 4d의 공정에서, 예컨대 반응성 스퍼터로써, 상부 전극이 되는 산화이리듐막(IrOx막)(28)을 200 nm 형성한다. Next, in the process of FIG. 4D, for example, 200 nm of an iridium oxide film (IrOx film) 28 serving as an upper electrode is formed as a reactive sputter.
이어서, 도 4e의 공정에서, 상기 IrOx막(28), 제2 강유전체막(27), 제1 강유전체막(26), Ir막(25) 및 Ti막(24)을 에칭하여, 도 4e에 도시하는 강유전체 커패시 터(40)를 형성한다. Subsequently, in the process of FIG. 4E, the
상기 강유전체 커패시터(40)는 상기 Ti막(24) 및 상기 Ir막(25)으로 이루어진 하부 전극과, 상기 제1 강유전체막(26)과 상기 제2 강유전체막(27)으로 이루어진 상기 강유전체 구조(40A), 및 상기 IrOx막(28)으로 이루어진 상부 전극에 의해 구성된다. 또한, 상기 강유전체 커패시터(40)는 상기 컨택트 플러그(23A 및 23C) 상에 형성되고, 상기 Ti막(24)이 각각 상기 컨택트 플러그(23A 및 23C)에 전기적으로 접속하도록 구성된다. The
이어서, 도 4f의 공정에서, 상기 층간 절연막(22) 및 상기 강유전체 커패시터(40)를 덮도록, 예컨대 PZT막으로 이루어진 보호막(29)을 형성한다. Next, in the process of FIG. 4F, a
다음에, 도 4g의 공정에서, 상기 보호막(22)을 덮도록, 예컨대 실리콘 산화막(SiO2막)으로 이루어진 층간 절연막(30)을 형성하고, 또한 형성된 상기 층간 절연막(30)을 CMP(화학기계연마)로 평탄화한다. Next, in the process of Fig. 4G, an
이어서, 도 4h의 공정에서, 평탄화된 상기 층간 절연막(30)의 상기 컨택트 플러그(23)에 대응하는 부분에 드라이 에칭으로써 컨택트 홀을 형성하고, 이 컨택트 홀에, Ti 및 TiN을 예컨대 스퍼터링으로 형성하여, TiN/Ti 구조의 배리어막(31A)을 형성한다. Subsequently, in the process of FIG. 4H, contact holes are formed by dry etching in portions corresponding to the contact plugs 23 of the planarized interlayer insulating
또한, 상기 배리어막(31A) 상에, 예컨대 W(텅스텐)로 이루어진 컨택트 플러그(31)를 형성한다. 그 후, CMP에 의해서 상기 층간 절연막(30) 상에 형성된 TiN/Ti와 W를 제거하여, 상기 컨택트 플러그(23B)에 전기적으로 접속되는 상기 컨 택트 플러그(31)를 형성한다. Further, a
이어서, 도 4i의 공정에서, 상기 층간 절연막(30)의 상기 상부 전극(28)에 대응하는 부분을 드라이 에칭하여 컨택트 홀을 형성한 후, 스퍼터링으로써 TiN/Ti로 이루어진 배리어막(33A)을 형성하고, 또한 스퍼터링으로써 Al-Cu로 이루어진 배선부(33)를 형성하고, 또한 TiN/Ti로 이루어진 배리어막(33A)을 형성하여, 에칭으로 배선 형상을 형성함으로써, 상기 층간 절연막(30) 상에 배선층을 형성한다. Subsequently, in the process of FIG. 4I, a portion corresponding to the
또한, 형성된 상기 배선층 상에 다층 배선 구조를 형성하여, 강유전체 메모리를 갖는 반도체 장치(50)가 형성된다. In addition, a multi-layered wiring structure is formed on the formed wiring layer, thereby forming a
또한, 본 실시예에서는 PZT막으로 이루어진 강유전체 구조(40A)에 관해서 기술하지만, PbTiO3(PT)막(PT막)을 이용하여, PZT막을 이용한 경우와 같은 식으로, 강유전체 구조(40A)를 형성한 경우에도, 본 실시예에 기술한 경우와 같은 결과를 얻을 수 있다. 또한, PZT막과 PT막을 적층한 구조를 갖는 막을 이용할 수도 있다.In this embodiment, the
또한, 상기 제2 성막 공정의 온도가 600℃ 이하로 낮기 때문에, 반도체 장치(50)에 가해지는 열량이 작다. 이 때문에, 반도체 디바이스, 예컨대 상기 고농도 불순물 확산 영역(17A∼17C)의 불순물 확산 상태에 영향을 미치는 일이 없다. Moreover, since the temperature of the said 2nd film-forming process is low at 600 degrees C or less, the amount of heat applied to the
또한, 도 4c의 공정에서는, 제2 강유전체막(27)을 형성하는 성막 온도를 500℃ 이상 600℃ 미만으로 설정하지만, 성막 온도를 변경하여, 400℃ 이상 500℃ 미만으로도 설정할 수 있다. 이 경우, 도 2에서 전술한 바와 같이, 형성되는 제2 강유전체막(27)은 비정질 구조가 된다. 그 때문에, 도 4c의 제2 성막 공정 후에, 예 컨대 램프 어닐링 등의 방법에 의해 형성된 제2 강유전체막을 가열하여 결정화를 실시하는 공정을 추가함으로써, 본 실시예의 도 4c에서, 성막 온도를 500℃ 이상 600℃ 미만으로 설정하여 제2 강유전체막을 형성한 경우와 같은 결과를 얻을 수 있다. In addition, although the film forming temperature which forms the 2nd
이와 같이, 비정질의 PZT막을 형성하여, 어닐링함으로써 결정화를 형성하는 경우는, PZT막을 고온에서 성막하여 결정화한 PZT막을 형성하는 경우에 비하여, 고온으로 하는 시간이 짧게 끝나기 때문에, 기판에 가해지는 열량이 적다. 그 때문에, 예컨대 MOS 트랜지스터 등의 반도체 디바이스에 대한 열 손상이 적다는 장점이 있다.As described above, when the amorphous PZT film is formed and annealed to form crystallization, the amount of heat applied to the substrate is shorter than the time when the PZT film is formed at a high temperature to form a crystallized PZT film. little. Therefore, there is an advantage that the thermal damage to semiconductor devices such as MOS transistors is small.
이것은, 특히 배선 룰이 100 nm 이하로 된 경우에 유용한 기술이다. 구체적으로는, 배선 룰이 100 nm 이하가 되면, 예컨대 MOS 트랜지스터의 불순물 확산 영역을 형성할 때의 열확산 온도를 600℃ 이하로 설정해야 하기 때문에, 이와 같이 600℃ 이하의 열확산에 의해서 형성된 불순물 확산 영역에 영향을 주지 않는 강유전체의 커패시터의 형성 방법이 유용하다. This is a particularly useful technique when the wiring rule is 100 nm or less. Specifically, when the wiring rule is 100 nm or less, for example, the thermal diffusion temperature at the time of forming the impurity diffusion region of the MOS transistor should be set to 600 ° C or lower. Thus, the impurity diffusion region formed by the thermal diffusion of 600 ° C or lower in this manner. A method of forming a capacitor of ferroelectric that does not affect is useful.
이어서, 제1 실시예에 기재한 상기 강유전체 구조(40A)의 배향성에 관해서 조사한 결과를 도 5에 도시한다. 도 5는 PZT막으로 이루어진 상기 강유전체 구조(40A)의 X선 해석 프로파일이다. 도 5에는 상기 제2 강유전체막(27)의 성막 온도를 500℃로 한 경우의 결과인 실험 F2, 상기 제2 강유전체막(27)의 성막 온도를 550℃로 한 경우의 결과인 실험 F3을 나타낸다. 또한, 비교를 위해, 상기 제1 강유전체(26)와 제2 강유전체(27)의 성막 온도를 함께 620℃로 설정한 경우의 결과 F1을 병 기한다. Next, FIG. 5 shows the results of the investigation of the orientation of the
도 5를 참조하면, 상기 실험 E2 및 E3은 성막 온도를 620℃로 설정한 상기 실험 E1과 같은 결과를 나타내며, 각각 PZT막에서의 (111) 배향의 배향율이 90% 이상으로 높은 값을 나타내고 있다.Referring to FIG. 5, Experiments E2 and E3 show the same results as Experiment E1 in which the film formation temperature was set to 620 ° C., and the orientation ratio of the (111) orientation in the PZT film was 90% or more, respectively. have.
이 점에서, 제1 강유전체막과 제2 강유전체막으로 이루어진 강유전체 구조에 있어서, 제1 강유전체막의 성막 온도를 600℃ 이상으로 설정하면, 제2 강유전체막의 성막 온도를 600℃ 미만으로 설정한 경우라도, PZT막의 (111) 배향의 배향율을 상승시키는 것이 가능하며, PZT막을 600℃ 이상에서 형성한 경우와 마찬가지로 (111) 배향의 배향율을 90% 이상으로 하는 것이 가능하게 되어, 우수한 강유전체 특성을 나타내는 강유전체 구조를 형성할 수 있다.In this regard, in the ferroelectric structure composed of the first ferroelectric film and the second ferroelectric film, when the deposition temperature of the first ferroelectric film is set to 600 ° C or higher, even when the deposition temperature of the second ferroelectric film is set to less than 600 ° C, It is possible to raise the orientation ratio of the (111) orientation of the PZT film, and it is possible to set the orientation ratio of the (111) orientation to 90% or more, similarly to the case where the PZT film is formed at 600 ° C or higher, showing excellent ferroelectric properties. The ferroelectric structure can be formed.
[제2 실시예]Second Embodiment
이어서, 제2 실시예로서, 상기한 제1 실시예의 변형예인 평면 구조의 강유전체 커패시터를 갖는 반도체 장치(50A)를 도 6에 도시한다. 다만 도면에서, 앞서 설명한 부분에는 동일한 참조 부호를 붙이고, 그에 대한 설명은 생략한다. Next, as a second embodiment, FIG. 6 shows a semiconductor device 50A having a planar structure ferroelectric capacitor, which is a modification of the first embodiment. However, in the drawings, the same reference numerals are given to the above-described parts, and description thereof will be omitted.
도 6을 참조하면, 상기 층간 절연막(22) 상에는 하부 전극을 구성하는 Al 산화물막(AlxOy막)(40) 및 Ir막(41)으로 이루어진 Ir/AlxOy 구조를 갖는 하부 전극이 형성되어 있다. Referring to FIG. 6, a lower electrode having an Ir / AlxOy structure including an Al oxide film (AlxOy film) 40 and an
상기 Ir막(41) 상에는 예컨대 PZT막으로 이루어진 상기 제1 강유전체막(26)이 형성되고, 상기 제1 강유전체막(26) 상에는 제2 강유전체막(27')이 형성되어, 제1 강유전체막(26) 및 제2 강유전체막(27')으로 이루어진 강유전체 구조(40A')가 형성되어 있다. The first
또한, 상기 제2 강유전체막(27') 상에는 산화이리듐막(IrOx막)(44)으로 이루어진 상부 전극이 형성되어 있다. 이와 같이, 상기 층간 절연막(22) 상에는 상기 AlxOy막(40), Ir막(41), 강유전체 구조(40A') 및 IrOx막(44)으로 구성되는 강유전체 커패시터(40')가 형성되어 있다. An upper electrode made of an iridium oxide film (IrOx film) 44 is formed on the second ferroelectric film 27 '. Thus, a ferroelectric capacitor 40 'composed of the
또한, 상기 강유전체 커패시터(40') 및 상기 층간 절연막(22)을 덮도록, 절연막(45)이 형성되고, 또한 상기 절연막(45)의 전체를 덮도록 층간 절연막(48)이 형성되어 있다. 상기 절연막(45) 및 층간 절연막(48)의 상기 컨택트 플러그(13B)에 대응하는 부분에는 컨택트 홀이 형성되고, 상기 컨택트 홀에는 상기 컨택트 플러그(13B)에 전기적으로 접속되는 배선부(46)가 형성되어 있다. The insulating
상기 층간 절연막(45)의 상기 컨택트 플러그(13C)에 대응하는 부분에는 컨택트 홀이 형성되고, 이 컨택트 홀에는 예컨대 TiN으로 이루어진 배선부(47)가 형성되어 있다. 상기 배선부(47)는 상기 컨택트 플러그(13C)에 전기적으로 접속되고, 또한 상기 절연막(45) 상에서 따라서 설치되어, 상기 IrOx막(44)에 전기적으로 접속되도록 형성되어 있다. A contact hole is formed in a portion of the
다음에, 도 6에 도시한 상기 반도체 장치(50A)의 상기 강유전체 구조(40')의 형성 방법에 관해서 도 7a∼도 7e에 기초하여 설명한다. 다만 도면에서, 앞서 설명한 부분에는 동일한 참조 부호를 붙여, 설명을 생략한다. Next, a method of forming the ferroelectric structure 40 'of the semiconductor device 50A shown in FIG. 6 will be described based on FIGS. 7A to 7E. However, in the drawings, the same reference numerals are given to the above-described parts, and description thereof is omitted.
우선, 도 7a의 공정에서, 예컨대 스퍼터법으로써, 상기 층간 절연막(22) 상에 상기 AlxOy막(40)을, 그리고 상기 AlxOy막(40) 상에 상기 Ir막(41)을 형성한다. First, in the process of FIG. 7A, the
이어서, 도 7b의 공정에서, 상기 Ir막(41) 상에, 도 4b에 도시한 경우와 같은 식으로, 강유전체의 제1 성막 공정을 통해, MOCVD에 의해 예컨대 PZT막으로 이루어진 제1 강유전체막(26)이 형성된다. 이 경우, Pb를 포함하는 원료로서 Pb(DPM)2, Zr를 포함하는 원료로서 Zr(dmhd)4, Ti를 포함하는 원료로서 Ti(O-iPr)2(DPM)2를 이용한다. Subsequently, in the process of FIG. 7B, on the
이들 원료를, 용매인 THF(테트라히드로푸란)에 각각 몰비 3%의 농도로 용해시켜 액체 원료로 하고, 이 액체 원료를 기화기에 의해 260℃에서 기화시켜 산소와 혼합하여 원료 가스를 형성한다. 또한, 상기 원료 가스를, 예컨대 샤워 헤드 구조 등의 원료 가스의 공급계를 통해 상기 기판(11) 상에 공급한다. These raw materials are dissolved in THF (tetrahydrofuran), which is a solvent, at a molar ratio of 3%, respectively, to form a liquid raw material. The liquid raw material is vaporized at 260 DEG C with a vaporizer and mixed with oxygen to form a raw material gas. In addition, the source gas is supplied onto the
이 경우의 Pb를 포함하는 원료의 유량은 0.365 ml/min, Zr를 포함하는 원료의 유량은 0.196 ml/min, Ti를 포함하는 원료의 유량은 0.175 ml/min으로 하여, 20초 동안 성막을 실시한다. In this case, the flow rate of the raw material containing Pb is 0.365 ml / min, the flow rate of the raw material containing Zr is 0.196 ml / min, and the flow rate of the raw material containing Ti is 0.175 ml / min, and film formation is performed for 20 seconds. do.
그래서, 가열된 상기 기판(11) 상에서 상기 원료 가스가 열분해됨으로써, PZT막이 형성된다. 이 경우의 성막 온도는 600도 이상으로 하여, 본 실시예의 경우 예컨대 620℃로 한다. 형성되는 PZT막의 성막 온도가 600℃ 이상의 고온 영역이기 때문에 형성되는 PZT막은 (111) 배향의 배향율이 높아진다. Thus, the PZT film is formed by thermal decomposition of the source gas on the
다음에, 도 7c의 공정에서, 도 4c에서 설명한 공정과 같은 방식으로 제2 강유전체막(27')을 형성하여, 상기 제1 강유전체막(26) 및 상기 제2 강유전체막(27')으로 이루어진 강유전체 구조(40A')를 형성한다. 이 경우, Pb를 포함하는 원료의 유량은 0.11 ml/min, Zr를 포함하는 원료의 유량은 0.02 ml/min, Ti를 포함하는 원료의 유량은 0.5 ml/min으로 하여, 1800초 동안 성막을 실시한다. Next, in the process of FIG. 7C, the second
그래서, 가열된 상기 기판(11) 상에서 상기 원료 가스가 열분해됨으로써, PZT막이 형성된다. 다만, 이 경우의 성막 온도는 400℃ 이상 500℃ 미만으로 설정하는데, 본 실시예의 경우 예컨대 400℃로 설정한다. 이와 같이, 제2 성막 공정에서는 제1 성막 공정에 비해서 성막 온도가 낮으며, 형성되는 PZT막은 비정질로 된다. Thus, the PZT film is formed by thermal decomposition of the source gas on the
이 때문에, 상기 원료 가스가 기상 속에서 분해되는 것을 억제하여, 예컨대 기상 속에서 파티클이나 분해물 등의 불순물이 형성되는 것을 방지하여, 그 불순물이 형성되는 고유전체막 속에 포함되는 것을 방지한다. 그 때문에, 형성되는 고유전체막은 불순물이나 파티클이 적은 고품질의 막이 된다. For this reason, the source gas is suppressed from being decomposed in the gas phase, and for example, impurities such as particles and decomposition products are prevented from being formed in the gas phase, and the impurities are prevented from being included in the high dielectric film to be formed. Therefore, the high dielectric film formed becomes a high quality film with few impurities and particles.
또한, 상기 제2 강유전체막(27')은 비정질 구조이기 때문에, 예컨대 램프 어닐링으로써 결정화할 필요가 있다. 예컨대, 결정화 공정은 산소 분위기 속에서 상기 기판(11)을 750℃로 하여 60초 유지하는 어닐링을 실시함으로써, 상기 강유전체막(27')를 결정화하는 처리를 한다. In addition, since the second ferroelectric film 27 'has an amorphous structure, it is necessary to crystallize, for example, by lamp annealing. For example, in the crystallization step, the ferroelectric film 27 'is crystallized by annealing for holding the
이와 같이, 비정질의 PZT막을 형성하여, 어닐링함으로써 결정화를 하는 경우는 PZT막을 고온에서 성막하여 결정화한 PZT막을 형성하는 경우에 비하여, 고온으로 하는 시간이 짧게 끝나기 때문에, 기판에 가하는 열량이 적다. 그 때문에, 예컨대 MOS 트랜지스터 등의 반도체 디바이스에 대한 열 손상이 적다는 장점이 있다.In this way, when an amorphous PZT film is formed and crystallized by annealing, the time for making the PZT film formed by crystallizing the PZT film at a high temperature is shorter, and thus the amount of heat applied to the substrate is less. Therefore, there is an advantage that the thermal damage to semiconductor devices such as MOS transistors is small.
이것은, 특히 배선 룰이 100 nm 이하가 된 경우에 유용한 기술이다. 구체적 으로는, 배선 룰이 100 nm 이하가 되면, 예컨대 MOS 트랜지스터의 불순물 확산 영역을 형성할 때의 열확산 온도는 600℃ 이하로 설정해야 하기 때문에에, 이와 같이 600℃ 이하의 열확산에 의해서 형성된 불순물 확산 영역에 영향을 주지 않는 강유전체의 커패시터의 형성 방법이 유용하다. This is a particularly useful technique when the wiring rule is 100 nm or less. Specifically, when the wiring rule is 100 nm or less, for example, the thermal diffusion temperature at the time of forming the impurity diffusion region of the MOS transistor should be set to 600 ° C or lower. Thus, impurity diffusion formed by thermal diffusion of 600 ° C or lower in this way A method of forming a ferroelectric capacitor that does not affect the region is useful.
또한, 기판에 가하는 열량이 적기 때문에, 예컨대 Pb나 O 등이, PZT막에서 이탈되는 것을 방지하여, Pb 결손이나 O 결손과 같은 결정 결함이 형성되는 것을 방지하여 결정 결함이 적은 강유전체막을 형성하는 것이 가능하게 된다. 그 때문에, 형성되는 강유전체막의 전기 특성을 양호하게 하여, 예컨대 누설 전류의 값을 낮게 억제할 수 있다.In addition, since the amount of heat applied to the substrate is small, it is preferable to form a ferroelectric film having low crystal defects, for example, by preventing Pb or O from escaping from the PZT film, preventing formation of crystal defects such as Pb defects or O defects. It becomes possible. Therefore, the electrical characteristics of the formed ferroelectric film can be made favorable, and the value of leakage current can be suppressed low, for example.
또한, 상기 강유전체 구조(40A') 중에서, 상기 제2 강유전체막(27')은 상기 제1 강유전체막(26)에 대하여 두껍게 형성되기 때문에, 상기 강유전체 구조(40A')는 상기 제2 강유전체막(27')과 실질적으로 동일한 특성을 나타내며, 예컨대 전술한 바와 같은 불순물이 적고, 또한 결정 결함이 적으며 누설 전류가 작은 등의 장점을 가진 고품질의 강유전체막이 된다. In the
또한, 상기 제1 성막 공정에서, PZT막의 (111) 배향의 배향율이 높은 제1 강유전체막(26)이 형성되기 때문에, 상기 제1 강유전체막(26) 상에 형성되는 제2 강유전체막(27')의 (111) 배향의 배향율은 상기 제1 강유전체막(26)과 마찬가지로 높아진다. 그 때문에, 상기 강유전체 구조(40A')는 자발 분극량이 크고, 또한 잔류 분극량이 적은 등, 우수한 강유전체 특성을 보인다. 또한, 상기 강유전체 구조(40A')를 이용하여 구성되는 강유전체 커패시터의 임프린트 내성이 양호하게 된다. In the first film forming process, since the first
또한, 이와 같이, 상기 제2 강유전체막(27')의 (111) 배향의 배향율을 증대시키기 위해서는, 상기 제1 강유전체막(26)을 3 nm 이상 형성해야 한다. In this way, in order to increase the orientation ratio of the (111) orientation of the second ferroelectric film 27 ', the first
본 실시예에서 형성되는 제1 강유전체층(26)은 5 nm, 제2 강유전체층(27')은 115 nm이며, 아울러 120 nm의 강유전체막이 형성된다. 또한, 형성된 PZT막의 조성을 조사한 바, Pb/(Zr+Ti)=1.14, Zr·(Zr+Ti)=0.35이다.The first
이어서, 도 7d의 공정에서, 예컨대 반응성 스퍼터로써, 상부 전극이 되는 산화이리듐막(IrOx막)(44)을 200 nm 형성한다. Next, in the process of FIG. 7D, for example, 200 nm of an iridium oxide film (IrOx film) 44 serving as an upper electrode is formed as a reactive sputter.
다음에, 도 7e의 공정에서, 상기 IrOx막(44), 제2 강유전체막(27'), 제1 강유전체막(26), Ir막(41) 및 IrOx막(40)을 에칭하여, 도 7e에 도시하는 강유전체 커패시터(40')를 형성한다. Next, in the process of FIG. 7E, the
이 후, 도 6에 도시하는 절연막(45), 배선부(46, 47) 및 층간 절연막(48)을 형성하여 상기 반도체 장치(50A)를 형성한다. 또한, 도 6에 도시하는 반도체 장치(50A)에서는, 상기 배선부(46)에 접속되는 다층 배선 구조를 생략한다.Thereafter, the insulating
본 실시예에서 나타낸 바와 같이, 본 발명은 평면 구조의 강유전체 커패시터를 갖는 반도체 장치에 적용하는 것도 가능하며, 나아가서는, 입체 스택 구조의 강유전체 커패시터에 적용할 수도 있다. As shown in this embodiment, the present invention can be applied to a semiconductor device having a planar ferroelectric capacitor, and can also be applied to a ferroelectric capacitor having a three-dimensional stack structure.
또한, 본 실시예에서는 PZT막으로 이루어진 강유전체 구조(40A)에 관해서 기술하였으나, PbTiO3(PT)막(PT막)을 이용하여, PZT막을 이용한 경우와 같은 방식으로 강유전체 구조(40A)를 형성한 경우에도, 본 실시예에 기술한 경우와 같은 결과를 얻을 수 있다. 또한, PZT막과 PT막을 적층한 구조로 한 막을 이용할 수도 있다.In addition, in the present embodiment, the
이상, 본 발명을 바람직한 실시예에 대해서 설명했지만, 본 발명은 상기한 특정한 실시예에 한정되는 것이 아니라, 청구의 범위에 기재한 요지 내에서 여러 가지 변형·변경이 가능하다. As mentioned above, although preferred embodiment was described, this invention is not limited to the specific Example mentioned above, A various deformation | transformation and a change are possible within the summary described in a claim.
본 발명에 따르면, 반도체 장치의 강유전체 커패시터의 PZT 또는 PT을 포함하는 강유전체 구조를 형성하는 경우에, 이 강유전체막을 제1 성막 공정에 의해 형성되는 제1 강유전체막과, 제2 성막 공정에 의해 형성되는 제2 강유전체막을 적층함으로써 형성하였다. 상기 제1 성막 공정에서는, 상기 제1 강유전체막의 성막 온도를 600℃ 이상으로 설정하였다. 그 때문에, 상기 제1 강유전체막의 (111) 배향의 배향율을 증대시키고, 그 때문에 상기 제2 공정에서 형성되는 상기 제2 강유전체막의(111) 배향의 배향율을 증대시키는 것이 가능해진다. According to the present invention, in the case of forming a ferroelectric structure including PZT or PT of a ferroelectric capacitor of a semiconductor device, the ferroelectric film is formed by a first ferroelectric film formed by a first film forming process and a second film forming process. It was formed by laminating a second ferroelectric film. In the first film forming step, the film forming temperature of the first ferroelectric film was set to 600 ° C or higher. Therefore, the orientation ratio of the (111) orientation of the first ferroelectric film can be increased, and therefore the orientation ratio of the (111) orientation of the second ferroelectric film formed in the second step can be increased.
그 때문에, 상기 제2 성막 공정에서는 강유전체막에서 막 중의 불순물이나 막 중의 결정 결함을 감소시키는 것을 가능하게 하는 성막 온도가 600℃ 미만인 조건이라도, 제2 강유전체막의 (111) 배향의 배향율을 증대시키는 것이 가능하게 되었다. 그 때문에, 상기 제1 강유전체막과 제2 강유전체막으로 형성되는 상기 강유전체 구조는 (111) 배향의 배향율이 높고, 강유전체 특성이 우수하며, 또한 막 중의 불순물이나 결정 결함이 적기 때문에, 고품질의 강유전체 커패시터를 형성하는 것이 가능해진다. Therefore, in the second film forming step, even if the film forming temperature is less than 600 ° C., it is possible to increase the orientation ratio of the (111) orientation of the second ferroelectric film even when the film forming temperature enables to reduce impurities in the film and crystal defects in the film. It became possible. Therefore, the ferroelectric structure formed of the first ferroelectric film and the second ferroelectric film has a high (111) orientation, high ferroelectric properties, and few impurities and crystal defects in the film, so that high-quality ferroelectric It becomes possible to form a capacitor.
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020057010869A KR100725081B1 (en) | 2005-06-14 | 2003-06-06 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020057010869A KR100725081B1 (en) | 2005-06-14 | 2003-06-06 | Method for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060015454A KR20060015454A (en) | 2006-02-17 |
| KR100725081B1 true KR100725081B1 (en) | 2007-06-08 |
Family
ID=37124157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057010869A KR100725081B1 (en) | 2005-06-14 | 2003-06-06 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100725081B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002212129A (en) * | 2001-01-12 | 2002-07-31 | Mitsubishi Materials Corp | Metal chelate complex and method for synthesizing the same |
| KR20030006947A (en) * | 2001-07-13 | 2003-01-23 | 후지쯔 가부시끼가이샤 | Capacitor and method of manufacturing the same |
| JP2003086586A (en) * | 2001-09-13 | 2003-03-20 | Murata Mfg Co Ltd | Orientational ferroelectric thin film element and method for manufacturing the same |
| JP2003133531A (en) * | 2001-10-26 | 2003-05-09 | Fujitsu Ltd | Electronic device and manufacturing method therefor |
-
2003
- 2003-06-06 KR KR1020057010869A patent/KR100725081B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002212129A (en) * | 2001-01-12 | 2002-07-31 | Mitsubishi Materials Corp | Metal chelate complex and method for synthesizing the same |
| KR20030006947A (en) * | 2001-07-13 | 2003-01-23 | 후지쯔 가부시끼가이샤 | Capacitor and method of manufacturing the same |
| JP2003086586A (en) * | 2001-09-13 | 2003-03-20 | Murata Mfg Co Ltd | Orientational ferroelectric thin film element and method for manufacturing the same |
| JP2003133531A (en) * | 2001-10-26 | 2003-05-09 | Fujitsu Ltd | Electronic device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060015454A (en) | 2006-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4535076B2 (en) | Ferroelectric capacitor and manufacturing method thereof | |
| US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| US7964904B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8278181B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5140972B2 (en) | Manufacturing method of semiconductor device | |
| KR19990013720A (en) | Ferroelectric Capacitor, Manufacturing Method Thereof and Memory Cell Using the Capacitor | |
| US7897413B2 (en) | Methods of making a ferroelectric memory device having improved interfacial characteristics | |
| US7029984B2 (en) | Method for fabricating semiconductor device | |
| KR100405146B1 (en) | Process for producing a structured metal oxide-containing layer | |
| JP4230243B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20050255663A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6812510B2 (en) | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory | |
| KR100725081B1 (en) | Method for fabricating semiconductor device | |
| JP3543916B2 (en) | Method of forming ferroelectric capacitor and method of manufacturing nonvolatile semiconductor memory device | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| KR100960284B1 (en) | Semiconductor device and method for manufacturing same | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| KR100498608B1 (en) | Method for forming ferroelectric capacitor | |
| JPH1197630A (en) | Manufacture of ferroelectric thin film and ferroelectric memory device | |
| US20090075401A1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory device | |
| JP3720270B2 (en) | Method for producing oxide crystalline film | |
| JP2008235544A (en) | Manufacturing method of ferroelectric capacitor | |
| JPH1187629A (en) | Manufacture of semiconductor device | |
| JP2009054753A (en) | Ferroelectric device, and manufacturing method thereof | |
| KR100358147B1 (en) | Method for forming ferroelectric capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130503 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140502 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160427 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170504 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180427 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |