KR100723882B1 - 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법 - Google Patents

실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법 Download PDF

Info

Publication number
KR100723882B1
KR100723882B1 KR1020060053896A KR20060053896A KR100723882B1 KR 100723882 B1 KR100723882 B1 KR 100723882B1 KR 1020060053896 A KR1020060053896 A KR 1020060053896A KR 20060053896 A KR20060053896 A KR 20060053896A KR 100723882 B1 KR100723882 B1 KR 100723882B1
Authority
KR
South Korea
Prior art keywords
silicon
thin film
silicon nano
nanowires
substrate
Prior art date
Application number
KR1020060053896A
Other languages
English (en)
Inventor
박래만
김상협
박종혁
맹성렬
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060053896A priority Critical patent/KR100723882B1/ko
Priority to PCT/KR2006/005309 priority patent/WO2007145407A1/en
Priority to EP06824015A priority patent/EP2036117A4/en
Priority to US12/304,737 priority patent/US7985666B2/en
Application granted granted Critical
Publication of KR100723882B1 publication Critical patent/KR100723882B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/891—Vapor phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Abstract

본 발명은 기판 상에 실리콘 나노점을 갖는 실리콘 나노점 박막을 형성하고, 상기 실리콘 나노점을 핵생성층으로 하여 상기 실리콘 나노점 박막 상에서 실리콘 나노 와이어를 성장시킨다. 본 발명은 금속 촉매 아일랜드를 사용하지 않고 실리콘 질화물 기저체 내에 실리콘 나노점이 형성된 실리콘 나노점 박막을 핵생성층으로 하여 실리콘 나노와이어를 제조할 수 있다.

Description

실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법{Method for fabricating silicon nanowire using silicon nanodot thin film}
도 1 내지 도 3은 종래 기술에 의한 실리콘 나노와이어 제조 방법을 설명하기 위한 단면도들이다.
도 4 및 도 5는 본 발명에 의한 실리콘 나노와이어 제조 방법을 설명하기 위한 단면도이다.
도 6은 도 4의 실리콘 나노점 박막 형성에 이용된 장치의 개략적인 구성도이다.
도 7은 도 6에 의해 제조된 도 4의 실리콘 나노점 박막을 도시한 단면 사진이다.
도 8은 도 5의 실리콘 나노와이어 성장에 이용된 장치의 개략적인 구성도이다.
도 9는 도 5의 실리콘 나노와이어 성장 메카니즘을 개략적으로 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판, 102: 실리콘 질화물 기저체, 104: 실리콘 나노점, 106: 실리콘 나노점 박막, 108: 실리콘 나노 와이어, 200, 300: 챔버, 202: 가스 공급관, 204: 샤워 헤드, 206: 스테이지, 208: 배기 범프, 210: 가스 배기구, 302: 히터, 304: 보트, 306: 실리콘 분말 소스, 308: 가스 주입구, 310: 가스 배출구
본 발명은 나노와이어 제조 방법에 관한 것으로, 보다 상세하게는 실리콘 나노와이어 제조 방법에 관한 것이다.
최근에 실리콘 나노와이어는 초고속 고집적 전자 소자나 센서로서 활용도가 높아지고 있다. 상기 실리콘 나노와이어는 10nm 이하의 크기를 가질 경우 양자구속효과(quantum confinement effect)가 발생하여 고속 전하 이동이 가능하다. 종래 기술에 의하면 상기 실리콘 나노와이어는 주로 금속 촉매층(metal catalytic layer)을 이용하여 기판 상에 성장시켜 제조한다.
도 1 내지 도 3은 종래 기술에 의한 실리콘 나노와이어 제조 방법을 설명하기 위한 단면도들이다.
구체적으로, 기판(10) 위에 금속 촉매층(12), 예컨대 금(Au)층을 증착한다(도 1). 이어서, 상기 금속 촉매층(12)을 금속 촉매 아일랜드(14)로 변경시킨다. 상기 금속 촉매 아일랜드(14)는 후공정의 실리콘 나노와이어 성장 장치, 예컨대 열화학 증착 장치에 설정된 높은 온도에 의해 자발적으로 형성된다. 상기 자발적으로 형성된 금속 촉매 아일랜드(14)는 직경이 수십 nm, 예컨대 20nm 이상으로 크고, 면 밀도(단위면적당 금속 촉매 아일랜드수)가 1010갯수/cm2 이하로 매우 낮게 된다(도 2).
다음에, 실리콘 나노와이어 형성용 성장 장치에 실리콘 소스를 공급하고, 상기 금속 촉매 아일랜드(14)를 촉매제로 하여 상기 기판(10) 상에 실리콘 나노와이어(16)를 성장시킨다. 상기 금속 촉매 아일랜드(14)는 촉매제로 작용하여 실리콘 나노와이어(16)가 결정으로 잘 성장할 수 있도록 도와준다. 상기 금속 촉매 아일랜드(14)의 크기(직경)가 상기 실리콘 나노와이어(16)의 크기(직경)를 결정하게 된다(도 3).
그런데, 상술한 종래 기술은 상기 금속 촉매 아일랜드(14)의 면밀도가 1010 cm-2 정도로 매우 작기 때문에 고밀도의 실리콘 나노와이어를 성장시키기는 어렵다. 또한, 종래 기술은 도 3에서는 도시하지 않았지만 상기 금속 촉매 아일랜드(14)에 여러 개의 실리콘 나노와이어(16)가 성장할 경우에는 실리콘 나노 와이어들(16)끼리 서로 성장에 방해를 주게 되는 문제점이 있다.
더하여, 종래 기술은 상기 금속 촉매 아일랜드(14)의 직경이 수십 nm, 예컨대 20nm 이상으로 크기 때문에 성장된 실리콘 나노와이어의 크기도 20nm 이상으로 크게 된다. 이렇게 크게 성장된 실리콘 나노와이어는 단일 결정성을 갖기가 어렵고, 양자 구속 효과에 의한 고속 전하 이동 등의 효과를 얻을 수 없게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 금속 촉매 아일랜드를 사용 하지 않고 실리콘 나노와이어를 제조하는 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 금속 촉매 아일랜드를 사용하지 않고 직경이 10nm 이하로 작고 면밀도가 1012cm-2 이상의 실리콘 나노와이어를 제조하는 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 실리콘 나노점 박막을 핵생성층으로 하여 실리콘 나노와이어를 제조하는 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 기술적 과제는 실리콘 나노점 박막을 핵생성층으로 하여 직경을 10nm 이하로 작고 면밀도가 1012 cm-2 이상의 실리콘 나노와이어를 제조하는 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 측면(aspect)에 따르면, 기판 상에 실리콘 나노점을 갖는 실리콘 나노점 박막을 형성하고, 상기 실리콘 나노점을 핵생성층으로 하여 상기 실리콘 나노점 박막 상에서 실리콘 나노 와이어를 성장시킨다. 상기 실리콘 나노점 박막은 실리콘 질화물 기저체 내에 형성된 실리콘 나노점을 포함한다. 상기 실리콘 나노점은 결정 또는 비정질일 수 있다.
본 발명의 다른 측면에 따르면, 기판 상에 복수개의 실리콘 나노점들의 표면을 노출하면서 실리콘 나노점 박막을 형성하고, 상기 노출된 실리콘 나노점들을 핵생성층으로 하여 상기 실리콘 나노점들마다 하나씩 실리콘 나노와이어를 성장시킨다. 상기 실리콘 나노점 박막은 실리콘 질화물 기저체 내에 형성된 실리콘 나노점 을 포함한다.
상기 실리콘 나노점 박막은 상기 기판 상에 5nm 이하의 직경 및 1012 개수cm-2 이상의 면밀도로 형성하고, 상기 실리콘 나노와이어는 상기 실리콘 나노점들마다 10nm 이하의 직경을 갖게 성장시킬 수 있다. 상기 실리콘 나노와이어는 외벽에 산화층이 형성되더라도 직경이 10nm 이하로 형성할 수 있다.
상기 실리콘 나노점 박막은 상기 기판 상의 실리콘 질화물 기저체 내에 형성된 실리콘 나노점을 포함하여 형성하고, 상기 실리콘 나노와이어는 상기 실리콘 질화물 기저체 내의 실리콘 나노점을 핵생성층으로 하여 상기 실리콘 질화물 기저체를 제외한 상기 실리콘 나노점 박막 상에서만 성장시킬 수 있다.
이상과 같이, 본 발명은 금속 촉매 아일랜드를 사용하지 않고 실리콘 질화물 기저체 내에 실리콘 나노점이 형성된 실리콘 나노점 박막을 핵생성층으로 하여 실리콘 나노와이어를 제조할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 4 및 도 5는 본 발명에 의한 실리콘 나노와이어 제조 방법을 설명하기 위한 단면도이다.
도 4를 참조하면, 기판(100), 예컨대 실리콘 기판, 유리 기판, 또는 금속 기판 상에, 실리콘 질화물 기저체(silicon nitride matrix, 102) 내에 복수개의 실리콘 나노점들(104)을 갖는 실리콘 나노점 박막(106)을 형성한다. 즉, 상기 실리콘 나노점 박막(106)은 실리콘 질화물 기저체(102) 내에 형성된 실리콘 나노점(104)으로 이루어진다.
상기 실리콘 나노점(104)은 표면이 노출되면서 기판(100) 상에 형성한다. 상기 실리콘 나노점(104)의 표면을 노출할 경우 후의 실리콘 나노와이어(도 5의 108) 성장시 유리하다. 물론, 실리콘 나노점(104)의 표면이 완전히 노출되지 않더라도 실리콘 나노와이어(108)를 성장시킬 수 있다. 상기 실리콘 나노점(104)은 결정 또는 비정질로 형성한다. 상기 실리콘 나노점(104)은 결정이거나 비정질이거나 본원 발명을 구현하는데 문제가 없다.
그리고, 본 발명에서 상기 실리콘 나노점(104)은 원형 형태로 형성하며, 직경이 5nm 이하, 바람직하게는 1 내지 5nm이고, 면밀도는 1012 갯수cm-2 이상, 바람직하게는 1012 개수cm-2 내지 1013 갯수cm-2로 형성한다. 상기 실리콘 나노점 박막(106)의 형성 방법에 의해서는 후에 보다 자세하게 설명한다.
도 5를 참조하면, 상기 실리콘 나노점 박막(106)을 핵생성층(nucleation layer)으로 하여 실리콘 나노 와이어(108)를 성장시킨다. 특히, 상기 실리콘 나노 와이어(108)는 표면이 드러나 있는 실리콘 나노점들(104)을 핵생성층으로 하여 성장한다. 상기 실리콘 나노와이어(108)는 실리콘 질화물 기저체(102) 내에서 실리콘 나노점(104)마다 하나씩 성장하기 때문에 실리콘 나노와이어들끼리 서로 성장에 방해를 주지는 않는다.
상기 실리콘 나노점(104)은 직경이 5nm 이하이기 때문에, 실리콘 나노와이어(108)가 산화하여 외벽에 산화층이 형성되더라도 실리콘 나노와이어(108)의 직경을 10nm 이하, 바람직하게는 2 내지 10nm로 조절할 수 있다. 이에 따라, 본 발명의 실리콘 나노와이어(108)는 직경이 10nm 이하이기 때문에 양자구속효과를 발생시킬 수 있어 고속 전하 이동이 가능하다. 또한, 본 발명은 실리콘 나노점(104)의 면밀도를 1012갯수cm-2 이상으로 크게 할 수 있기 때문에 고밀도의 실리콘 나노와이어(108)를 제조할 수 있다. 상기 실리콘 나노와이어(108)의 성장 방법을 후에 보다 자세하게 설명한다.
아래 도 6 및 도 7에서는 실리콘 나노점 박막 형성 장치 및 그 방법을 설명한다. 본 발명에서는 상기 실리콘 나노점 박막(106)의 형성에 이용되는 성막 장치로 플라즈마 인핸스트 화학기상증착(PECVD, plasma enhanced chemical vapor deposition) 장치를 제시한다. 그러나, 상기 플라즈마 인핸스트 화학기상증착장치 이외에 상압 화학기상증착(Atomspheric pressure CVD, APCVD) 장치, 저압 화학기상증착(Low pressure CVD, LPCVD) 장치, 금속유기물 화학기상증착(Metal organic CVD, MOCVD) 장치, 열 화학기상증착(thermal CVD) 장치 등을 이용하여 실리콘 나노 점 박막을 형성할 수 도 있다. 상기 화학기상증착법으로 실리콘 나노점을 형성할 경우 SiCl4, SiHCl3, SiH2Cl2, SiH4, Si2H6 등의 실리콘 소스 가스를 이용할 수 있다.
또한, 상기 실리콘 나노점(106) 박막 형성에 분자선 에피택시(Molecular Beam Epitaxy, MBE) 장치, 이온 주입(ion implantation) 장치를 이용할 수 도 있다. 상기 분자선 에피택시 장치를 이용하여 실리콘 나노점을 형성할 경우 고체 실리콘 덩어리를 이용한다. 이온 주입 장치를 이용하여 실리콘 나노점을 형성할 경우 양성자(+) 또는 음성자(-) 실리콘 원자를 이용할 수 있다.
도 6은 도 4의 실리콘 나노점 박막 형성에 이용된 장치의 개략적인 구성도이고, 도 7은 도 6에 의해 제조된 도 4의 실리콘 나노점 박막을 도시한 단면 사진이다.
구체적으로, 본 발명에서 상기 실리콘 나노점 박막(106)의 형성에 이용되는 성막 장치의 일예로 플라즈마 인핸스트 화학기상증착(PECVD) 장치를 이용한다. 그 구성을 살펴보면, 챔버(200)의 상부에 가스 공급관(202) 및 상기 가스 공급관(202)에 연결된 샤워 헤드(204)가 위치하고, 상기 챔버(200)의 하부에는 기판(100)이 놓이는 스테이지(206)가 위치한다. 상기 챔버(200)의 하부에는 배기 범프(208)와 연결된 가스 배기구(210)가 설치되어 있다.
이와 같이 구성되는 성막 장치를 이용하여 실리콘 나노점 박막(106)을 형성하는 과정을 설명한다. 스테이지(206) 상에 기판(100)을 위치시킨다. 이어서, 가스 공급관(202)을 통해 상기 챔버(200) 내부로 반응 가스를 주입하고, 상부 전극 역할 을 수행하는 샤워 헤드(204)와 하부 전극 역할을 수행하는 스테이지(206)에 고주파 전력(RF power, 212)를 인가하여 플라즈마(214)가 생성되도록 하면 플라즈마(214)가 하부로 이동하여 실리콘 질화물 기저체(102)가 형성된다. 이때, 반응 가스, 기판의 온도, 압력 및 플라즈마 상태 등을 조절하여 실리콘 질화물 기저체(102) 내에 실리콘 나노점(104)을 형성한다. 이에 따라, 기판(100) 상에는 실리콘 나노점 박막(106)이 형성된다.
특히, 본 발명에서는 상기 챔버(200)의 압력을 0.1 내지 1Torr로 하고, 상기 챔버(200)의 온도를 상온 내지 300℃인 조건에서 실리콘 소스 가스로 실란 가스(SiH4) 및 질소소스 가스로 질소 가스(또는 암모니아 가스)의 혼합 가스를 플로우시키면서 10W의 고주파 전력을 인가하여 실리콘 나노점 박막(106)을 형성한다. 상기 챔버(200)에 주입되는 실란 가스는 5 내지 100sccm, 질소 가스일 경우 100 내지 2000sccm, 암모니아 가스일 경우 10 내지 200 sccm을 주입한다. 상기 실리콘 나노점 박막(106)의 성장속도는 상기 실란 가스와 질소 가스의 유량에 따라 정해진다. 이와 같이 형성된 실리콘 나노점 박막(106)은 도 7에 도시된 바와 같이 실리콘 나노점(104)의 직경이 5nm 이하이고, 실리콘 나노점(104)의 면밀도를 1012갯수cm-2 이상으로 크게 할 수 있다.
도 8은 도 5의 실리콘 나노와이어 성장에 이용된 장치의 개략적인 구성도이고, 도 9는 도 5의 실리콘 나노와이어 성장 메카니즘을 개략적으로 도시한 도면이다.
구체적으로, 상기 실리콘 나노와이어 성장에 이용되는 성장 장치는 열화학기상증착(thermal CVD) 장치를 이용한다. 그 구성을 살펴보면, 히터(302)를 구비하는 챔버(300)와, 상기 챔버(300)의 내부에 기판(100)이 놓이는 보트(304)가 위치하고, 상기 보트(304)에 인접하여 실리콘 분말 소스(306)가 위치한다. 상기 실리콘 분말 소스(306)는 실리콘 분말이나, 실리콘 산화물과 탄소가 포함된 분말을 이용한다. 상기 챔버(300)의 양측부에는 챔버(300) 내부에 분위기 가스를 주입 및 배출할 수 있는 가스 주입구(308) 및 가스 배출구(310)를 구비한다. 본 발명의 실리콘 나노와이어 성장에는 실리콘 분말 소스(306)을 이용하였으나, 상기 가스 주입구(308) 및 가스 배출구(310)를 이용하여 앞서 실리콘 나노점 형성에 언급한 바 있는 실리콘 소스 가스를 이용할 수도 있다.
이와 같이 구성되는 성장 장치를 이용하여 실리콘 나노와이어(108)를 성장시키는 과정을 설명한다. 보트(304) 상에 기판(100)을 위치시킨다. 이어서, 챔버(300)를 성장 온도, 예컨대 700 내지 1000℃로 설정하고 가스 주입구(308)를 통해 아르곤 가스를 100 내지 1000 sccm을 흘리게 되면 실리콘 분말 소스(306)에서 실리콘이 분해되어 실리콘 이온(또는 실리콘 원자)이 실리콘 나노점(104)에 흡착되어 용해된다. 계속하여, 실리콘 나노점(104) 내부로 실리콘 원자가 확산하여 공급되면 실리콘 나노점(104) 상에서 실리콘 나노와이어(108)가 대나무 형태로 성장하게 된다.
상기 실리콘 분말 소스(306)에서 실리콘이 분해될 때, 상기 실리콘 나노점(104) 주위에는 실리콘 질화물 기저체(102)가 형성되어 있으나, 실리콘 질화물 기저체(102)와 실리콘의 반응도에 비하여 실리콘 나노점(104)과 실리콘의 반응도가 우수하여 실리콘 나노와이어(108)가 실리콘 질화물 기저체(102)에서는 성장하지 않는다.
이상에서 설명한 바와 같은 본 발명은 금속 촉매 아일랜드를 사용하지 않고 실리콘 나노와이어를 제조할 수 있다.
본 발명은 실리콘 질화물 기저체 내에 실리콘 나노점이 형성된 실리콘 나노점 박막을 핵생성층으로 하여 실리콘 나노와이어를 제조할 수 있다.
본 발명은 실리콘 나노점의 직경이 5nm이하여서 10nm 이하의 실리콘 나노와이어를 제조할 수 있다. 이에 따라, 본 발명의 실리콘 나노와이어는 양자구속효과를 발생시킬 수 있어 고속 전하 이동이 가능하다.
또한, 본 발명은 실리콘 나노점의 면밀도를 1012갯수cm-2 이상으로 크게 할 수 있고, 상기 실리콘 나노점에서 각각 실리콘 나노와이어를 성장시킬 수 있기 때문에 고밀도의 실리콘 나노와이어를 제조할 수 있다.

Claims (9)

  1. 기판 상에 실리콘 나노점을 갖는 실리콘 나노점 박막을 형성하고; 및
    상기 실리콘 나노점을 핵생성층으로 하여 상기 실리콘 나노점 박막 상에서 실리콘 나노 와이어를 성장시키는 것을 포함하여 이루어지는 것을 특징으로 하는 실리콘 나노와이어의 제조 방법.
  2. 제1항에 있어서, 상기 실리콘 나노점 박막은 실리콘 질화물 기저체 내에 형성된 실리콘 나노점을 포함하여 형성되는 것을 특징으로 하는 실리콘 나노와이어의 제조 방법.
  3. 제1항에 있어서, 상기 실리콘 나노점은 결정 또는 비정질인 것을 특징으로 하는 실리콘 나노와이어 제조 방법.
  4. 제1항에 있어서, 상기 실리콘 나노와이어는 열화학기상증착법에 의하여 성장시키는 것을 특징으로 하는 실리콘 나노와이어의 제조 방법.
  5. 기판 상에 복수개의 실리콘 나노점들의 표면을 노출하면서 실리콘 나노점 박막을 형성하고; 및
    상기 노출된 실리콘 나노점들을 핵생성층으로 하여 상기 실리콘 나노점들마 다 하나씩 실리콘 나노와이어를 성장시키는 것을 포함하여 이루어지는 것을 특징으로 하는 실리콘 나노와이어의 제조 방법.
  6. 제5항에 있어서, 상기 실리콘 나노점 박막은 실리콘 질화물 기저체 내에 형성된 실리콘 나노점을 포함하여 형성되는 것을 특징으로 하는 실리콘 나노와이어의 제조 방법.
  7. 제5항에 있어서, 상기 실리콘 나노점 박막은 상기 기판 상에 5nm 이하의 직경 및 1012 개수cm-2 이상의 면밀도로 형성하고, 상기 실리콘 나노와이어는 상기 실리콘 나노점들마다 10nm 이하의 직경을 갖게 성장시키는 것을 특징으로 하는 실리콘 나노와이어의 제조 방법.
  8. 제5항에 있어서, 상기 실리콘 나노와이어는 외벽에 산화층이 형성되더라도 직경이 10nm 이하로 형성하는 것을 특징으로 하는 실리콘 나노와이어의 제조 방법.
  9. 제5항에 있어서, 상기 실리콘 나노점 박막은 상기 기판 상의 실리콘 질화물 기저체 내에 형성된 실리콘 나노점을 포함하여 형성하고, 상기 실리콘 나노와이어는 상기 실리콘 질화물 기저체 내의 실리콘 나노점을 핵생성층으로 하여 상기 실리콘 질화물 기저체를 제외한 상기 실리콘 나노점 박막 상에서만 성장시키는 것을 특 징으로 하는 실리콘 나노와이어의 제조 방법.
KR1020060053896A 2006-06-15 2006-06-15 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법 KR100723882B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060053896A KR100723882B1 (ko) 2006-06-15 2006-06-15 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법
PCT/KR2006/005309 WO2007145407A1 (en) 2006-06-15 2006-12-08 Method of manufacturing silicon nanowires using silicon nanodot thin film
EP06824015A EP2036117A4 (en) 2006-06-15 2006-12-08 METHOD FOR MANUFACTURING SILICON NANOWIRES USING QUINTIC SILICON POINT THIN FILM
US12/304,737 US7985666B2 (en) 2006-06-15 2006-12-08 Method of manufacturing silicon nanowires using silicon nanodot thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053896A KR100723882B1 (ko) 2006-06-15 2006-06-15 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법

Publications (1)

Publication Number Publication Date
KR100723882B1 true KR100723882B1 (ko) 2007-05-31

Family

ID=38278819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053896A KR100723882B1 (ko) 2006-06-15 2006-06-15 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법

Country Status (4)

Country Link
US (1) US7985666B2 (ko)
EP (1) EP2036117A4 (ko)
KR (1) KR100723882B1 (ko)
WO (1) WO2007145407A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513101B2 (en) 2009-02-25 2013-08-20 Samsung Electronics Co., Ltd. Method of synthesizing nanowires

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698014B1 (ko) * 2004-11-04 2007-03-23 한국전자통신연구원 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법
KR101345432B1 (ko) * 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
FR2945891B1 (fr) * 2009-05-19 2011-07-15 Commissariat Energie Atomique Structure semiconductrice et procede de realisation d'une structure semiconductrice.
US8896077B2 (en) * 2009-10-23 2014-11-25 The Board Of Trustees Of The Leland Stanford Junior University Optoelectronic semiconductor device and method of fabrication
US8895844B2 (en) 2009-10-23 2014-11-25 The Board Of Trustees Of The Leland Stanford Junior University Solar cell comprising a plasmonic back reflector and method therefor
US8318604B2 (en) * 2009-11-23 2012-11-27 The Board Of Trustees Of The Leland Stanford Junior University Substrate comprising a nanometer-scale projection array
US8999857B2 (en) 2010-04-02 2015-04-07 The Board Of Trustees Of The Leland Stanford Junior University Method for forming a nano-textured substrate
WO2011136028A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for manufacturing the same
KR101838627B1 (ko) 2010-05-28 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치 및 그 제작 방법
WO2012002136A1 (en) 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of power storage device
US20120003383A1 (en) * 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of energy storage device
KR20130024769A (ko) 2011-08-30 2013-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
CN103147067A (zh) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 低压化学气相淀积装置及其薄膜淀积方法
JP6050106B2 (ja) 2011-12-21 2016-12-21 株式会社半導体エネルギー研究所 非水二次電池用シリコン負極の製造方法
DE102013201608A1 (de) 2013-01-31 2014-07-31 Wacker Chemie Ag Verfahren zur Abscheidung von polykristallinem Silicium
WO2014152044A1 (en) 2013-03-14 2014-09-25 Sandisk 3D, Llc Methods and apparatus for high capacity anodes for lithium batteries
US20160002096A1 (en) 2014-07-02 2016-01-07 Corning Incorporated Silicon and silica nanostructures and method of making silicon and silica nanostructures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130142A (en) 1996-10-28 2000-10-10 Sony Corporation Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
KR20020095800A (ko) * 2001-06-15 2002-12-28 엘지전자 주식회사 카본나노튜브의 수평 성장 방법
KR20060040223A (ko) * 2004-11-04 2006-05-10 한국전자통신연구원 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106960A (ja) * 1996-09-25 1998-04-24 Sony Corp 量子細線の製造方法
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
JP2003142680A (ja) * 2001-10-30 2003-05-16 National Institute For Materials Science 同位体シリコンナノワイヤーとその作製方法
US6858521B2 (en) * 2002-12-31 2005-02-22 Samsung Electronics Co., Ltd. Method for fabricating spaced-apart nanostructures
US20050060884A1 (en) * 2003-09-19 2005-03-24 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
WO2005084175A2 (en) 2003-10-16 2005-09-15 The Regents Of The University Of California Nanostructures, nanogrooves, and nanowires
TW200526824A (en) 2004-02-11 2005-08-16 Ind Tech Res Inst Manufacturing method of silicon nanowire
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
DE102004053646A1 (de) * 2004-11-03 2006-05-04 Otto-Von-Guericke-Universität Magdeburg Verfahren zur örtlich definierten Erzeugung von Silizium-Nanokristallen
JP2006239857A (ja) * 2005-02-25 2006-09-14 Samsung Electronics Co Ltd シリコンナノワイヤ、シリコンナノワイヤを含む半導体素子及びシリコンナノワイヤの製造方法
US7173304B2 (en) * 2005-06-06 2007-02-06 Micron Technology, Inc. Method of manufacturing devices comprising conductive nano-dots, and devices comprising same
US7833616B2 (en) * 2005-11-16 2010-11-16 Hewlett-Packard Development Company, L.P. Self-aligning nanowires and methods thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130142A (en) 1996-10-28 2000-10-10 Sony Corporation Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
KR20020095800A (ko) * 2001-06-15 2002-12-28 엘지전자 주식회사 카본나노튜브의 수평 성장 방법
KR20060040223A (ko) * 2004-11-04 2006-05-10 한국전자통신연구원 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513101B2 (en) 2009-02-25 2013-08-20 Samsung Electronics Co., Ltd. Method of synthesizing nanowires

Also Published As

Publication number Publication date
WO2007145407A1 (en) 2007-12-21
EP2036117A1 (en) 2009-03-18
EP2036117A4 (en) 2012-09-19
US7985666B2 (en) 2011-07-26
US20090325365A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
KR100723882B1 (ko) 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법
JP7383669B2 (ja) 二次元材料を製造する方法
US7829443B2 (en) Nitride nanowires and method of producing such
US7262116B2 (en) Low temperature epitaxial growth of silicon-containing films using close proximity UV radiation
JP5741382B2 (ja) 薄膜の形成方法及び成膜装置
JP5632359B2 (ja) 金属酸化物基体上でのナノ構造体の製造方法、金属酸化物基体上への薄膜の付着方法、および薄膜装置
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
JP2010509171A5 (ko)
US9090477B2 (en) Method of manufacturing silica nanowires
JPS6344718A (ja) 結晶性堆積膜の形成方法
KR100425934B1 (ko) 실리콘-게르마늄막 형성 방법
JP4790723B2 (ja) 発光素子用シリコン窒化膜及びこれを利用した発光素子、並びに、発光素子用シリコン窒化膜の製造方法
WO2006054393A1 (ja) 薄膜製造方法及び薄膜製造装置
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
Schropp Frontiers in HWCVD
JP4214250B2 (ja) シリコンナノ結晶構造体の作製方法及び作製装置
CA1337170C (en) Method for forming crystalline deposited film
KR20090079427A (ko) 탄소나노튜브 상의 금속 산화막 형성방법 및 이를 이용한탄소나노튜브 트랜지스터 제조방법
TWI739799B (zh) 二維材料製造方法
KR20140112836A (ko) 나노 와이어 제조 방법
KR100920456B1 (ko) 플라스마 원자층 증착 방법을 이용한 비촉매 코발트 나노 막대의 제조 방법 및 반도체 소자
KR102562513B1 (ko) 그래핀 나노구조 성장을 이용한 가스센서 및 이의 제조방법
JP3194547B2 (ja) 多結晶シリコン層の製造方法
JPH0597582A (ja) ダイヤモンド薄膜の堆積方法
JP2000021777A (ja) 結晶成長制御法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 12