KR100721297B1 - 발진기 주파수 제어 시스템 - Google Patents

발진기 주파수 제어 시스템 Download PDF

Info

Publication number
KR100721297B1
KR100721297B1 KR1020037012890A KR20037012890A KR100721297B1 KR 100721297 B1 KR100721297 B1 KR 100721297B1 KR 1020037012890 A KR1020037012890 A KR 1020037012890A KR 20037012890 A KR20037012890 A KR 20037012890A KR 100721297 B1 KR100721297 B1 KR 100721297B1
Authority
KR
South Korea
Prior art keywords
frequency
controllable oscillator
output signal
operating state
predetermined frequency
Prior art date
Application number
KR1020037012890A
Other languages
English (en)
Other versions
KR20040007484A (ko
Inventor
담가드모튼
도미노윌리암제이
마군라울
몰나르앨요샤씨
자찬제프
Original Assignee
스카이워크스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈 인코포레이티드 filed Critical 스카이워크스 솔루션즈 인코포레이티드
Publication of KR20040007484A publication Critical patent/KR20040007484A/ko
Application granted granted Critical
Publication of KR100721297B1 publication Critical patent/KR100721297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0275—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents
    • H03B2201/0283—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents the means functioning digitally
    • H03B2201/0291—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents the means functioning digitally and being controlled by a processing device, e.g. a microprocessor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

본 발명은 주파수 합성기(200) 내의 제어 가능한 발진기(202)의 출력 신호의 주파수를 제어하는 시스템을 제공한다. 상기 시스템은 제어 가능한 발진기(202) 및 주파수 제어 회로(208)를 포함한다. 제어 가능한 발진기(202)는 소정의 주파수를 갖는 출력 신호를 생성하도록 구성되어 있다. 제어 가능한 발진기(202)는 또한 주파수 제어 회로가 제어하는 복수의 동작 상태를 갖도록 구성되어 있다. 제어 가능한 발진기(202)의 각 동작 상태는 제어 가능한 발진기(202)의 출력 신호에 대한 별개의 주파수를 정의한다. 주파수 제어 회로는 제어 가능한 발진기의 출력 신호를 수신하여 상기 소정의 주파수에 가장 가까운 상기 출력 신호에 대한 별개의 주파수를 판정한다. 주파수 제어 회로는 또한 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 상기 별개의 주파수에 대응하는 동작 상태로 변화시키도록 구성된 제어 신호를 제어 가능한 발진기에 공급할 수 있다.

Description

발진기 주파수 제어 시스템{SYSTEM FOR CONTROLLING THE FREQUENCY OF AN OSCILLATOR}
본 발명은 일반적으로 주파수 합성기에 관한 것으로, 특히 발진기의 주파수와 진폭을 제어하는 시스템 및 방법에 관한 것이다.
주파수 합성기는 일반적으로 무선 주파수 통신 시스템과 같은 각종 통신 시스템 및 통신 기술에 이용되는 통신 트랜시버에 사용되고 있다. 통상적으로, 그러한 주파수 합성기는 위상 동기 루프를 이용하여 전압 제어 발진기(VCO)의 출력 신호의 주파수를 정확하게 제어한다. 주파수 합성기는 통상적으로 VCO, 저역 필터 및 위상 동기 루프로 구성되어 있다. 위상 동기 루프 내의 위상 검출기는 출력 신호를 수신하여 그 출력 신호를 참조 주파수와 비교한다. 위상 동기 루프는 상기 출력 신호와 참조 주파수의 비교 결과에 기초하여, 저역 필터 및 VCO에 공급되는 제어 신호를 생성한다. 제어 신호는 통상적으로 VCO 내의 버랙터로 불리는 가변 커패시터에 수신된다. 제어 신호는 가변 커패시터를 조정함으로써, VCO의 출력 신호의 주파수를 변화시킨다.
일반적으로, 그러한 주파수 합성기는 출력 신호의 주파수의 범위가 제한되는 경우에 효과적이다. 그러나, VCO의 출력 신호의 주파수를 넓은 주파수 범위에 걸쳐 변화시킬 필요가 있는 경우에는, 그러한 주파수 합성기는 커다란 문제가 된다. 예컨대, 주파수 합성기를 무선 광대역 및 유선 광대역 통신 시스템이나, 다중 대역 장치 및 다중 모드 장치에 이용하는 경우, 버랙터의 제한된 조정 범위는 VCO의 효과적인 조정을 방해하고, 따라서 효과적인 채널 선택을 방해하게 된다. 버랙터의 제한된 조정 범위는 또한 상당한 제조 공정의 변화, 온도 변화 또는 그 밖의 다른 변화로 인해서 제어 가능한 발진기의 출력을 넓은 주파수 범위에 걸쳐 변화시킬 필요가 있는 경우에 문제가 된다. 게다가, 조정 범위가 넓은 버랙터도 위상 동기 루프로부터의 제어선 상의 잡음 및 간섭에 매우 민감하기 때문에 그 또한 문제가 된다. 더욱이, 조정 범위가 넓은 버랙터의 비선형 특성도 주파수 합성기 내의 루프 필터를 설계하는 데 있어서 문제가 된다. 따라서, 본 분야에서 상기 결함 및 부적당한 점을 해결할 필요가 있다.
본 발명은 주파수 합성기 내의 제어 가능한 발진기의 출력 신호의 주파수를 제어하는 시스템을 제공한다. 본 발명은 제어 가능한 발진기 및 주파수 제어 회로를 갖는 주파수 합성기를 제공한다. 제어 가능한 발진기는 소정의 주파수를 갖는 출력 신호를 생성하도록 구성되어 있다. 제어 가능한 발진기는 또한 주파수 제어 회로가 제어하는 복수의 동작 상태를 갖도록 구성되어 있다. 제어 가능한 발진기의 각 동작 상태는 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의한다. 주파수 제어 회로는 제어 가능한 발진기의 출력 신호를 수신하여 상기 소정의 주파수에 가장 가까운 상기 출력 신호에 대한 별개의 주파수를 판정한다. 주파수 제어 회로는 또한 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 상기 별개의 주파수에 대응하는 동작 상태로 변화시키도록 구성된 제어 신호를 제어 가능한 발진기에 공급할 수 있다.
본 발명은 또한 관련된 동작 방법 및 컴퓨터로 판독 가능한 매체를 제공한다. 당업자라면 본 발명의 다른 시스템, 방법, 특징 및 이점을 다음의 도면 및 상세한 설명을 통해 명확하게 이해할 수 있을 것이다. 그러한 모든 추가적인 시스템, 방법, 특징 및 이점은 상기 설명 내에 포함되고, 본 발명의 범위 내의 것이며, 첨부한 청구 범위에 의해 보호받아야 한다.
도면 중의 구성 요소들을 반드시 축척하여 그린 것은 아니지만, 대신에 본 발명의 원리를 설명하는 데 중점을 두었다. 전체 도면 중에서, 동일한 구성 요소에는 동일한 참조 번호를 부여하였다.
도 1은 본 발명의 시스템 및 방법을 구현할 수 있는 통신 장치의 블록도이다.
도 2는 도 1의 주파수 합성기의 어느 한 실시예의 블록도이다.
도 3은 제어 가능한 발진기의 출력 신호의 주파수를 제어하는 도 2의 주파수 제어 회로의 어느 한 실시예의 구조 및 동작을 도시한 흐름도이다.
도 4는 도 2의 주파수 제어 회로가 제어하는 복수의 동작 상태 및 대응하는 출력 신호에 대한 별개의 주파수를 구현하는 도 2의 제어 가능한 발진기의 어느 한 실시예의 블록도이다.
도 5는 제어 가능한 발진기의 출력 신호의 주파수를 제어하는 도 2의 주파수 제어 회로의 어느 한 실시예의 블록도이다.
도 6은 도 5의 주파수 제어 회로의 구조 및 동작을 도시한 흐름도이다.
도 7은 도 5 및 도 6의 이진 상태 탐색 모듈의 이진 상태도이다.
도 8은 도 1의 주파수 합성기의 또 다른 실시예의 블록도이다.
도 9는 제어 가능한 발진기의 출력 신호의 진폭을 유지하는 도 8의 진폭 제어 회로의 어느 한 실시예의 구조 및 동작을 도시한 흐름도이다.
도 10은 도 8의 진폭 제어 회로가 제어하는 복수의 동작 상태 및 대응하는 출력 신호에 대한 별개의 진폭을 구현하는 도 8의 제어 가능한 발진기의 어느 한 실시예의 블록도이다.
도 11은 도 8의 제어 가능한 발진기의 출력 신호의 진폭을 유지하는 도 8의 진폭 제어 회로의 어느 한 실시예의 블록도이다.
시스템 개요
도 1은 본 발명의 시스템 및 방법에 따른 주파수 합성기(112)를 구현할 수 있는 통신 장치(100)의 블록도를 도시한다. 통신 장치(100)는 어느 한 통신 시스템, 예컨대 무선 통신 시스템, 광섬유 통신 시스템, 어떤 다른 공지 또는 미래의 광대역 통신 시스템이나, 어떤 다른 종류의 통신 시스템과의 통신에 이용될 수 있다. 통신 장치(100)가 무선 장치인 경우에, 통신 장치(100)는 다음과 같은 기술 중 어느 하나를 기반으로 한 어느 한 무선 통신 시스템과 통신할 수 있다 : AMPS(analog advanced mobile phone service), GSM(global system for mobile communications), D-AMPS(digital advanced mobile phone service), MCS(Japanese mobile communication systems), NMT(Scandinavian nordic mobile telephone (system)), TACS(British total access communication system). 더욱이, 다음과 같은 다양한 변조 및 접속 방법을 이용할 수 있다 : CDMA(code division multiple access)(CDMA2000 포함), TDMA(time division multiple access), WCDMA(wideband CDMA), PCN(personal communication networks), iDEN(Integrated Dispatch Enhanced Networks), PCS(personal communications service), CDPD(cellular digital packet data), GPRS(general packet radio service), WAP(wireless access protocol) 시스템, SMR(specialized mobile radio), 2G(second generation) 시스템, 3G(third generation) 시스템, 유사한 전임 또는 후임 시스템, 또는 음성 및/또는 데이터 통신을 지원하는 어떤 다른 무선 통신 시스템. 통신 시스템(100)은 또한 다수의 무선 통신 시스템과의 통신이 가능한 다중 대역 통신 장치일 수 있다.
통신 장치(100)는 안테나(102), 듀플렉스 필터(104), 저잡음 증폭기(106), 대역 필터(108), 수신 혼합기(110), 주파수 합성기(112), 프로세서(114), 송신 혼합기(116), 대역 필터(118), 전력 증폭기(120), 스피커(124)를 포함한다. 입수 가능한 프로세서의 예로는 ARM 7 또는 ARM 9 프로세서와 같은 ARM 프로세서, LSI Logic이 공급하는 ZSP Core, DSP Group이 공급하는 Teak 프로세서가 있다(이것들에 한정되지 않음). 본 기술 분야에 알려진 바와 같이, 통신 장치(100)는 어느 한 다른 구성 요소를 포함할 수 있다. 예컨대, 통신 장치(100)는 랜덤 액세스 메모리(RAM), 플래시 메모리, 비휘발성 RAM(NVRAM), 또는 공지된 어떤 다른 종류의 메모리 소자와 같은 메모리 모듈을 포함할 수 있다. 또한, 통신 장치(100)는 통상적으로 각종 통신 장치, 예컨대 셀룰러폰, 개인 휴대 정보 단말기(PDA), 페이저 또는 어떤 다른 기능 수단으로 구현되는 많은 기능을 수행하기 위한 사용자 인터페이스를 포함할 수 있다.
동작 중에, 통신 장치(100)는 안테나(102)를 통해 통신 시스템으로부터/으로 광대역 신호, 예컨대 무선 주파수 신호를 수신/송신한다. 통신 시스템으로부터 통신 장치(100)로 수신하는 경우에 있어서, 통신 장치(100)는 안테나(102)를 통해 수신한 광대역 신호를 듀플렉스 필터(104)에 전달한다. 듀플렉스 필터(104)는 통신 시스템으로부터 신호를 수신하여, 그 신호를 커넥션(126)을 통해 증폭기(106)에 전달한다. 증폭기(106)는 증폭한 신호를 커넥션(128)을 통해 대역 필터(108)에 공급한다. 대역 필터(108)는 통신 장치(100)가 통신하는 통신 시스템과 관련된 주파수 범위 내의 주파수 신호를 커넥션(130)을 통해 혼합기(110)에 전달한다. 이러한 범위 밖의 주파수 신호는 감쇠된다. 혼합기(110)는 커넥션(132)을 통해 주파수 합성기(112)로부터 신호를 수신하여, 그 신호를 커넥션(130)을 통해 수신한 신호와 혼합한 후, 그 혼합한 신호를 커넥션(134)을 통해 프로세서(114)에 공급한다. 프로세서(114)는 커넥션(134)을 통해 수신한 신호를 처리하는데, 여기서 그 신호는 오디오 신호이며, 그 처리 결과 신호를 스피커(122)에 공급할 수 있다. 통신 장치(100)가 데이터 통신을 지원하는 다른 실시예에 있어서는, 프로세서(114)는 데이터 신호를 사용자 인터페이스, 예컨대 액정 표시 장치 또는 다른 표시 장치에 공급할 수 있다.
도 1에서는 프로세서(114)를 단일 요소로 나타내었지만, 본 기술 분야에 알려진 바와 같이, 프로세서(114)는 예컨대 기적 대역 프로세서, 집적 아날로그(IA) 집적 회로(IC) 및 전력 관리 IC(PMIC)를 포함할 수 있다. 기저 대역 프로세서는 모든 통신 및 사용자 인터페이스 기능을 관리한다. 기저 대역 프로세서는 단일 다이 상에 집적되어, 여러 가지 방식, 예컨대 128 핀의 TQFP(thin quad flat pack) 또는 160 핀의 12x12 mm CABGA(chip array ball grid array)에 수용될 수 있다. IAIC는 통신 장치(100)가 필요로 하는 모든 신호 전환 기능을 구현한다. IAIC는 기저 대역 프로세서와 통신 장치(100)의 다른 구성 요소간의 모든 타이밍 및 인터페이싱을 관리하는 고집적 혼합 신호 장치일 수 있다. IAIC는 예컨대 100 핀의 TQFP 또는 100 핀의 10x10 mm CABGA에 수용될 수 있다. PMIC는 모든 전력 공급 기능을 구현한다. PMIC는 또한 가입자 식별 모듈(SIM)을 지원할 수 있으며, 프로그램 가능한 스위칭 조절기(programmable switching regulator)를 이용함으로써 화학 전지로부터 벗어날 수 있다. PMIC는 예컨대 48 핀의 TQFP에 수용될 수 있다.
통신 장치(100)로부터 통신 시스템으로 송신하는 경우에 있어서, 프로세서(114)는 마이크로폰(124)으로부터의 음성 신호를 처리하여, 그 처리 결과 신호를 커넥션(136)을 통해 혼합기(116)에 공급한다. 전술한 바와 같이, 통신 장치(100)는 데이터 통신을 지원할 수 있는데, 이 경우 프로세서(114)는 데이터 신호를 처리하여, 그 처리 결과 신호를 혼합기(116)에 공급한다. 혼합기(116)는 커넥션(138)을 통해 주파수 합성기(112)로부터 신호를 수신하여, 그 신호를 프로세서(114)로부터 커넥션(136)을 통해 수신한 신호와 혼합한 후, 그 혼합한 신호를 커넥션(140)을 통해 대역 필터(118)에 공급한다. 대역 필터(118)는 대역 필터(108)와 마찬가지로, 통신 장치(100)가 통신하는 통신 시스템과 관련된 주파수 범위 내의 주파수 신호를 커넥션(142)을 통해 증폭기(120)에 전달한다. 이러한 범위 밖의 주파수 신호는 감쇠된다. 그 증폭한 신호는 커넥션(144)을 통해 듀플렉스 필터(104)에 공급되고, 그 후 안테나(102)를 통해 통신 시스템에 공급된다.
주파수 제어 회로
도 2는 도 1의 주파수 합성기(112)의 어느 한 실시예의 블록도를 도시한다. 주파수 합성기(112)는 제어 가능한 발진기(202), 저역 필터(204), 위상 동기 루프(206), 주파수 제어 회로(208), R 분할 회로(210) 및 직렬 포트(212)를 포함한다.
주파수 합성기(112)는 하드웨어, 소프트웨어, 펌웨어 또는 그것들의 조합으로 구현될 수 있다. 어떤 실시예에 있어서, 주파수 합성기(112)는 메모리에 저장되어 프로세서나 어떤 다른 적합한 명령어 실행 시스템에 의해 실행되는 소프트웨어 또는 펌웨어로 구현될 수 있다. 하드웨어로 구현되는 어떤 다른 실시예에 있어서, 주파수 합성기(112)는 다음과 같은 기술들 중 어느 하나 또는 그것들의 조합으로 구현될 수 있다 : 데이터 신호에 대한 논리 기능을 구현하는 논리 게이트를 갖는 이산 논리 회로, 적절한 조합 논리 게이트를 갖는 주문형 집적 회로(ASIC), 프로그램 가능한 게이트 어레이(PGA), 현장 프로그램 가능한 게이트 어레이(FPGA) 등.
제어 가능한 발진기(202)는 전압 제어 발진기(VCO)일 수 있다. 다른 실시예 에 있어서, 제어 가능한 발진기(202)는 다른 종류의 발진기일 수도 있으며, 반드시 전압 제어형일 필요는 없다. 후술하는 바와 같이, 주파수 합성기(112)에 있어서 중요한 점은 제어 가능한 발진기(202)가 복수의 동작 상태를 갖고 그 각 동작 상태가 제어 가능한 발진기(202)의 출력 신호에 대한 별개의 주파수에 대응하도록 구성되어 있다는 점과, 제어 가능한 발진기(202)의 동작 상태가 위상 동기 루프(206) 및 주파수 제어 회로(208)로부터 수신되는 제어 신호에 응답한다는 점이다.
위상 동기 루프(206)는 본 기술 분야에 알려진 바와 같은 통상의 위상 동기 루프, 예컨대 IEEE의 1996년 정기 간행물에 실린 Bezhad Razavi의 "Monolothic Phase-Locked Loops and Clock Recovery Circuits"에 개시되어 있는 것(본 명세서에 참조로서 그대로 통합됨)일 수 있다. 예컨대, 후술하는 바와 같이, 위상 동기 루프(206)는 위상 검출기 및 복수의 전하 펌프 또는 전류원을 포함할 수 있다.
주파수 합성기(112)의 동작 중에, 제어 가능한 발진기(202)는 커넥션(214) 상에 출력 신호를 생성한다. 전술한 바와 같이, 제어 가능한 발진기(202)의 출력 신호는 커넥션(132)을 통해 혼합기(110)에 그리고 커넥션(138)을 통해 혼합기(116)에 공급될 수 있다(도 1 참조). 제어 가능한 발진기(202)의 출력 신호의 주파수는 주파수 제어 회로(208) 및 위상 동기 루프(206)에 의해 제어될 수 있다. 주파수 합성기(112)의 어떤 실시예에 있어서, 제어 가능한 발진기(202)의 출력 신호의 주파수는 먼저 주파수 제어 회로(208)에 의해 제어되고 다음에 위상 동기 루프(206)에 의해 제어된다.
전술한 바와 같이, 제어 가능한 발진기(202)는 복수의 동작 상태를 갖고 그 각 동작 상태가 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수에 대응하도록 구성될 수 있다. 제어 가능한 발진기(202)의 출력 신호의 주파수는 제어 가능한 발진기(202)의 동작 상태를 변화시키고 그에 따라 대응하는 출력 신호에 대한 별개의 주파수를 변화시킴으로써 제어될 수 있다.
도 3은 제어 가능한 발진기(202)의 출력 신호의 주파수를 제어하는 도 2의 주파수 제어 회로(208)의 어느 한 실시예의 구조 및 동작을 도시한 흐름도(300)이다. 블록 302에서, 주파수 제어 회로(208)는 제어 가능한 발진기(202)의 출력 신호에 대한 소정의 주파수 또는 참조 주파수와 관련된 정보를 수신한다. 그 소정의 주파수와 관련된 정보는 R 분할 회로(210)로부터 커넥션(218) 상에 공급되는 신호로서 수신될 수 있다. R 분할 회로(210)은 커넥션(220) 상에 수신되는 시스템 클록 신호에 기초하여 제어 가능한 발진기(202)의 출력 신호에 대한 소정의 주파수와 관련된 정보를 생성할 수 있다. 다른 실시예에 있어서, 주파수 제어 회로(208)는 또한 직렬 포트(212)로부터 커넥션(222, 224)을 통해 상기 소정의 주파수와 관련된 정보를 수신할 수 있다.
블록 304에서, 주파수 제어 회로(208)는 제어 가능한 발진기(202)의 복수의 동작 상태와 관련된 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정한다. 주파수 제어 회로(208)는 커넥션(214, 216)을 통해 제어 가능한 발진기(202)의 출력 신호를 수신한다. 블록 306에서, 주파수 제어 회로(208)는 제어 가능한 발진기(202)의 출력 신호의 주파수를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키도록 구성되는 제 어 신호를 생성한다. 주파수 제어 회로(208)는 그 제어 신호를 커넥션(226)을 통해 제어 가능한 발진기(202)에 공급할 수 있다. 블록 308에서, 제어 가능한 발진기(202)는 주파수 제어 회로(208)로부터의 제어 신호에 응답하여, 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화될 수 있다.
제어 가능한 발진기(202)의 출력 신호의 주파수가 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화된 후, 제어 가능한 발진기(202)의 출력 신호의 주파수는 위상 동기 루프(206)에 의해 더 제어될 수 있다. 이와 같이, 주파수 제어 회로(208)는 상기 소정의 주파수에 대한 덜 정확한 근사화를 수행할 수 있으나, 그것은 넓은 주파수 범위에 걸쳐 예컨대 위상 동기 루프(206)보다 매우 더 빠르다. 다음에, 위상 동기 루프(206)를 이용하여 상기 소정의 주파수에 대한 매우 더 정확한 근사화를 수행할 수 있다.
주파수 제어 회로(208)는 예컨대 커넥션(230) 상에 공급되는 스위치 제어 신호에 응답하여 스위치(228)를 연결함으로써, 위상 동기 루프(206)에게 제어 가능한 발진기(202)의 출력 신호의 주파수에 대한 제어를 시작하게 할 수 있다. 위상 동기 루프(206)가 제어 가능한 발진기(202)를 제어하는 경우에는 스위치(228)가 커넥션(233)과 커넥션(240)을 연결하고, 주파수 제어 회로(208)가 제어 가능한 발진기(202)를 제어하는 경우에는 스위치(228)가 커넥션(240)과 커넥션(231)을 연결하도록, 스위치(228) 및 그 스위치 제어 신호를 구성할 수 있다. 더욱이, 주파수 제어 회로(208)가 연결되는 경우에는, 커넥션(231)을 통해 저역 필터(204)에 제어 신호를 공급할 수 있다. 그 커넥션(231) 상의 제어 신호는 제어 가능한 발진기(202)의 주파수를 제어하는 동안에 위상 동기 루프(206)에 의해 연결되는 제어 가능한 발진기(202) 내의 제어 매커니즘을 연결 해제시키도록 구성될 수 있다. 예컨대, 제어 가능한 발진기(202)가 가변 커패시터를 통해 위상 동기 루프(206)에 의해 전압 제어되는 경우에는, 주파수 제어 회로(208)가 연결되는 동안에 가변 커패시터를 일정한 값으로 유지하기 위해서 커넥션(231) 상에 일정한 값을 공급하도록 주파수 제어 회로(208)를 구성할 수 있다.
주파수 제어 회로(208)에 의해 연결되는 경우에, 위상 동기 루프(206)는 본 기술 분야에 알려지고 상기 Bezhad Razavi의 "Monolothic Phase-Locked Loops and Clock Recovery Circuits"에 기재되어 있는 바와 같이 제어 가능한 발진기(202)의 출력 신호의 주파수를 제어할 수 있다. 예컨대, 위상 동기 루프(206)는 커넥션(232)을 통해 제어 가능한 발진기(202)의 출력 신호를 수신하고 커넥션(238)을 통해 참조 주파수를 수신한다. 위상 동기 루프(206)는 그 출력 신호 및 참조 주파수에 기초하여, 제어 신호를 생성하고 이 제어 신호를 커넥션(242)을 통해 저역 필터(204)에 공급한다. 필터링된 제어 신호는 커넥션(242)을 통해 제어 가능한 발진기(202)에 공급된다. 그 커넥션(242) 상의 제어 신호에 응답하여, 제어 가능한 발진기(202) 내의 가변 커패시터(도 2에서 도시 생략)가 연결될 수 있다. 그 제어 신호 및 가변 커패시터는 커넥션(214) 상의 제어 가능한 발진기(202)의 출력 신호의 주파수를 제어하도록 구성될 수 있다.
주파수 합성기(112)를 여러 가지 실시예로 구현할 수 있다는 것을 알아야 한다. 예컨대, 제어 가능한 발진기(202)의 출력 신호의 주파수를, 먼저 주파수 제어 회로(208)에 의해 제어하고 다음에 위상 동기 루프(206)에 의해 제어할 수 있다. 그러나, 주파수 합성기(112)의 다른 실시예에서는, 제어 가능한 발진기(202)의 출력 신호의 주파수를, 먼저 위상 동기 루프(206)에 의해 제어하고 다음에 주파수 제어 회로(208)에 의해 제어할 수 있다. 주파수 합성기(112)의 또 다른 실시예에서는, 제어 가능한 발진기(202)의 출력 신호의 주파수를, 전적으로 주파수 제어 회로(208)에 의해 제어할 수 있다.
도 4는 주파수 제어 회로(208)가 제어하는 복수의 동작 상태 및 대응하는 출력 신호에 대한 별개의 주파수를 구현하는 제어 가능한 발진기(202)의 어느 한 실시예의 블록도를 도시한다. 제어 가능한 발진기(202)는 인덕터(400), 가변 커패시터(402) 및 스위치형 커패시터(404, 406, 408)를 포함한다. 도 4에 도시한 바와 같이 인덕터(400), 가변 커패시터(402) 및 스위치형 커패시터(404, 406, 408)를 병렬로 연결할 수 있다. 그러나, 당업자라면 알 수 있는 바와 같이, 인덕터(400), 가변 커패시터(402) 및 스위치형 커패시터(404, 406, 408)를 다른 다양한 구성으로 할 수 있다. 예컨대, 인덕터(400), 가변 커패시터(402) 및 스위치형 커패시터(404, 406, 408)를 직렬로 연결하거나, 병렬 연결과 직렬 연결의 각종 조합 중 어느 하나로 연결할 수 있다. 더욱이, 당업자라면 복수의 동작 상태를 구현하기 위해서 다른 다양한 방법으로 제어 가능한 발진기(202)를 구성할 수 있다는 것을 알아야 한다. 전술한 바와 같이, 주파수 합성기(112)에 있어서 중요한 점은 제어 가능한 발진기(202)가 복수의 동작 상태를 갖고 그 각 동작 상태가 제어 가능한 발진기(202)의 출력 신호에 대한 별개의 주파수에 대응하도록 구성되어 있다는 점 과, 제어 가능한 발진기(202)의 동작 상태가 위상 동기 루프(206) 및 주파수 제어 회로(208)로부터 수신되는 제어 신호에 응답한다는 점이다.
스위치형 커패시터(404, 406, 408)는 커넥션(226)을 통해 주파수 제어 회로(208)로부터 제어 신호를 수신한다. 스위치형 커패시터(404, 406, 408)는 주파수 제어 회로(208)로부터 수신한 제어 신호에 응답하여, 복수의 동작 상태 중 어느 한 동작 상태에 대응하도록 소정의 방식으로 연결 또는 연결 해제된다. 주파수 합성기(112)의 다수의 실시예 중 어느 한 실시예에 있어서, 스위치형 커패시터의 수는 제어 가능한 발진기(202)의 동작 상태 및 대응하는 출력 신호에 대한 주파수의 수를 정의한다. 예컨대, 3개의 스위치형 커패시터가 존재한다면, 제어 가능한 발진기(202)는 8개(23 = 8)의 동작 상태를 가질 수 있다. 각 스위치형 커패시터마다 연결 또는 연결 해제될 수 있으므로, 스위치형 커패시터에 대한 8개의 이진 구성이 가능하고, 각 구성마다 제어 가능한 발진기(202)의 출력 신호에 대한 별개의 주파수를 생성한다. 다음의 수학식 1 및 수학식 2에 나타내는 바와 같이, 제어 가능한 발진기(202)의 출력 신호에 대한 별개의 주파수마다, 인덕터(400)(L), 가변 커패시터(402)(Cvar), 스위치형 커패시터(404(C0), 406(C1), 408(Cn)) 및 이진 가중 계수(b0, b1, bn)의 함수로서 정의될 수 있고, 여기서 fco는 제어 가능한 발진기(202)의 출력 신호의 주파수이다.
Figure 112003036645539-pct00001
Figure 112003036645539-pct00002
수학식 2에서, 스위치형 커패시터(404, 406, 408)는 이진 가중된다. 예컨대, 3 비트 디지털 시스템의 경우, 스위치형 커패시터(404, 406, 408)는 다음과 같이 가중될 수 있다 : C0 = C, C1 = 2C 및 Cn = 8C.
스위치형 커패시터의 수는 또한 주파수 제어 회로(208)와 제어 가능한 발진기(202) 사이에 필요한 제어선의 수를 정의한다. 예컨대, 연결 또는 연결 해제되는 3개의 스위치형 커패시터가 존재한다면, 주파수 제어 회로(208)는 3개의 제어선(각 스위치형 커패시터마다 1개의 제어선)을 이용할 수 있다. 예컨대, 도 3 및 도 4를 참조해 보면, 블록 304에서, 주파수 제어 회로(208)는 3 비트 시스템에 있어서 스위치형 커패시터(404)가 연결되고, 스위치형 커패시터(406)가 연결 해제되고, 스위치형 커패시터(408)가 연결되어 있는 경우에 제어 가능한 발진기(202)의 출력 신호의 주파수가 소정의 주파수에 가장 가까운지를 판정할 수 있다. 따라서, 블록 306에서, 주파수 제어 회로(208)는 3개의 제어 신호를 생성할 수 있다. 스위치형 커패시터(404)에 대응하는 제1 제어 신호(410)는 스위치형 커패시터(404)를 연결하도록 구성될 수 있다. 스위치형 커패시터(406)에 대응하는 제2 제어 신호(412)는 스위치형 커패시터(406)를 연결 해제하도록 구성될 수 있다. 스위치형 커패시터(408)에 대응하는 제3 제어 신호(414)는 스위치형 커패시터(408)를 연결하도록 구성될 수 있다. 블록 308에서, 이들 제어 신호에 응답하여, 스위치형 커패시터(404, 406, 408)는 각각 연결, 연결 해제 및 연결된다. 이러한 구성은 제어 가능한 발진기(202)를 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시킬 수 있다.
제어 가능한 발진기(202)가 또한 위상 동기 루프(206)에 의해 제어되는 경우의 실시예에 있어서는, 제어 가능한 발진기(202)는 커넥션(242)을 통해 가변 커패시터(402)에 인가되는 제어 신호를 변화시킴으로써 추가로 제어될 수 있다.
도 5는 제어 가능한 발진기(202)의 출력 신호의 주파수를 제어하는 주파수 제어 회로(208)의 어느 한 실시예의 블록도이다. 주파수 제어 회로(208)는 프로그램 카운터, 즉 R 분할기(500), 주파수 검출기, 즉 카운터(502), 디지털 디코더(504), 디지털 비교기(506) 및 이진 상태 탐색 모듈(508)을 포함할 수 있다.
도 6은 도 5의 주파수 제어 회로(208)의 구조 및 동작을 도시한 흐름도이다. 블록 601에서, 주파수 제어 회로(208)를 인에이블한다. 블록 602에서, 디지털 디코더(504)는 직렬 포트(212)(도 2 참조)로부터 커넥션(222, 224)을 통해 제어 가능한 발진기(202)의 출력 신호에 대한 소정의 주파수와 관련된 정보를 수신한다. 블록 604에서, 주파수 검출기(502)는 제어 가능한 발진기(202)의 현재의 동작 상태에 대응하는, 제어 가능한 발진기(202)의 출력 신호의 현재의 주파수를 판정한다. 주파수 검출기(502)는 프로그램 카운터(500)로부터 커넥션(510)을 통해 타이밍 신호를 수신한다. 프로그램 카운터(500)는 커넥션(238)(도 2 참조) 상에 수신된 참조 주파 수에 기초하여 타이밍 신호를 생성한다. 타이밍 신호는 주파수 검출기(502) 및 이진 상태 탐색 모듈(508)의 동작을 클록하는 데 이용될 수 있다. 주파수 검출기(502)는 커넥션(214)(도 2 참조)을 통해 제어 가능한 발진기(202)의 출력 신호를 수신한다. 주파수 검출기(502)는 클록 펄스에 응답하여, 출력 신호의 현재의 주파수에 대응하는 제1 디지털 워드를 생성한다.
블록 606에서, 디지털 비교기(506)는 제1 디지털 워드를 디지털 디코더(504)로부터 커넥션(512)을 통해 수신된 제2 디지털 워드와 비교하여, 제어 비트를 커넥션(516)을 통해 이진 상태 탐색 모듈(508)에 공급한다. 예컨대, 디지털 비교기(506)는 제1 디지털 워드가 제2 디지털 워드보다 클 경우에는 논리 1의 제어 비트를 생성하고, 제2 디지털 워드가 제1 디지털 워드보다 클 경우에는 논리 0의 제어 비트를 생성하도록 구성될 수 있다. 블록 608에서, 이진 상태 탐색 모듈(508)은 제어 비트, 제어 가능한 발진기(202)의 현재의 동작 상태 및 커넥션(518)을 통해 수신된 타이밍 신호에 기초하여, 제어 가능한 발진기(202)의 다음의 동작 상태를 선택한다. 후술하는 바와 같이, 주파수 제어 회로(208)는 다음의 동작 상태가 제어 가능한 발진기(202)의 출력 신호에 대한 소정의 주파수에 가장 가까운 대응하는 별개의 주파수를 갖도록 구성될 수 있다. 블록 610에서, 이진 상태 탐색 모듈(508)은 제어 가능한 발진기(202)를 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성한다. 블록 612에서, 제어 가능한 발진기(202)는 선택된 다음의 동작 상태로 변화된다. 블록 614에서, 이진 상태 탐색 모듈(508)은 제어 가능한 발진기(202)의 모든 동작 상태를 탐색하였는지를 판정한다. 모든 동작 상태를 탐색하였다면, 주파수 제어 회로(208)를 디스에이블한다. 모든 동작 상태를 탐색하지 않았다면, 블록 604, 606, 608, 610, 612, 614의 단계를 반복한다.
도 7은 도 5의 이진 상태 탐색 모듈(508)의 트리 상태도이다. 이진 트리는 잎 노드(700), 중간 노드(702) 및 뿌리 노드(704)를 포함한다. 뿌리 노드(704)는 주파수 제어 회로(208)의 동작 전에 제어 가능한 발진기(202)의 초기의 동작 상태에 대응하는 초기 이진 상태를 나타낸다. 중간 노드(702)는 제어 가능한 발진기(202)가 주파수 제어 회로(208)의 동작 중에 차지할 수 있는 가능한 동작 상태에 대응하는 중간 이진 상태를 나타낸다. 잎 노드(700)는 제어 가능한 발진기(202)의 복수의 동작 상태에 대응하는 최종 이진 상태를 나타낸다.
전술한 바와 같이, 이진 상태 탐색 모듈(508)은 이진 트리를 이용하여 제어 가능한 발진기(202)의 복수의 동작 상태를 탐색하여 어떤 별개의 주파수가 소정의 주파수에 가장 가까운 것인지를 판정할 수 있다. 예컨대, 도 7의 3 비트 시스템의 경우, 제어 가능한 발진기(202)는 8개(23 = 8)의 동작 상태를 갖도록 구성될 수 있다. 따라서, 이진 트리도 8개의 잎 노드(700)를 가질 수 있다. 주파수 제어 회로(208)를 인에이블하기 전에, 이진 상태 탐색 모듈(508)은 제어 가능한 발진기(202)의 초기 동작 상태(도 7의 예에서는 100)를 나타내는 뿌리 노드(704) 상태이다. 전술한 바와 같이, 주파수 제어 회로(202)는 제어 가능한 발진기(202)가 초기 동작 상태(도 7의 예에서는 100)에 있는 동안의 출력 신호의 현재의 주파수를 판정한다. 다음에 주파수 제어 회로(202)는 그 현재의 주파수를 소정의 주파수와 비교한다. 이진 상태 탐색 모듈(508)은 그 현재의 주파수와 소정의 주파수의 비교 결과에 기초하고 클록 펄스에 응답하여, 뿌리 노드(704)에 연결된 2개의 중간 노드(702) 중 하나를 선택한다. 뿌리 노드(704)에 연결된 2개의 중간 노드(702)는 제어 가능한 발진기(202)의 2개의 다음의 동작 상태(도 7의 예에서는 010, 110)를 나타낸다. 이진 상태 탐색 모듈(508)은 뿌리 노드(704) 및 중간 노드(702)의 2개의 다음의 동작 상태가 다음의 수학식 3으로 정의되도록 구성될 수 있고, 여기서 Mnew는 다음의 동작 상태를 나타내고 M은 현재의 동작 상태를 나타낸다.
Figure 112007021205652-pct00015
예컨대, 도 7에서, 초기 동작 상태는 십진수 6에 대응하는 이진수 100으로 나타낼 수 있다. 수학식 3에 기초하여, 2개의 다음의 동작 상태를 각각 십진수 4 및 6에 대응하는 이진수 010 및 110으로 나타내도록 이진 트리를 구성할 수 있다. 이와 같이, N 클록 펄스에서, 이진 상태 탐색 모듈(508)은 2N개의 동작 상태를 탐색하여 소정의 주파수에 가장 가까운 별개의 주파수를 갖는 동작 상태를 판정할 수 있다.
당업자라면 도 7에 도시한 이진 트리를 다양한 방법으로 구현할 수 있다는 것을 알아야 한다. 이진 트리에서 각 이진 상태에 관련된 특정 값(이진수 또는 십진수)을 각 실시예마다 다양한 방법으로 구성할 수 있다. 예컨대, 도 7의 예시적인 이진 트리에 있어서는, 초기 동작 상태는 이진수 100으로 나타내고, 2개의 다음의 동작 상태는 이진수 010 및 110으로 나타내고 있다. 이진 상태 탐색 모듈(508)은 이진 트리에서 각 이진 상태에 관련된 임의 값을 갖는 이진 트리를 구현하도록 구성될 수 있다.
현재의 주파수와 소정의 주파수를 비교한 후에, 이진 상태 탐색 모듈(508)은 소정의 주파수에 더 가까운 별개의 주파수를 갖는 다음의 동작 상태를 선택한다. 다음에 주파수 제어 회로(208)는 제어 가능한 발진기(202)를 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성한다. 제어 가능한 발진기(202)를 선택된 다음의 동작 상태로 변화시킨 후에, 주파수 제어 회로(202)는 선택된 다음의 동작 상태에 대응하는 제어 가능한 발진기(202)의 출력 신호의 주파수를 판정한다. 이 과정은 이진 상태 탐색 모듈(508)이 잎 노드들(700) 중 하나에 대응하는 제어 가능한 발진기(202)의 다음 동작 상태를 선택할 때까지 이진 트리 내 모든 상태에 대해 반복된다. 이진 상태 탐색 모듈(508)이 선택한 잎 노드(700)는 소정의 주파수에 가장 가까운 별개의 주파수를 갖는 동작 상태를 나타낸다.
진폭 제어 회로
도 8은 도 1의 주파수 합성기의 또 다른 실시예의 블록도이다. 주파수 합성기(800)는 제어 가능한 발진기(202), 저역 필터(204), 위상 동기 루프(206), 주파수 제어 회로(208), R 분할 회로(210), 직렬 포트(212) 및 진폭 제어 회로(802)를 포함한다.
주파수 합성기(800)는 하드웨어, 소프트웨어, 펌웨어 또는 그것들의 조합으로 구현될 수 있다. 어떤 실시예에 있어서, 주파수 합성기(800)는 메모리에 저장되어 프로세서나 어떤 다른 적합한 명령어 실행 시스템에 의해 실행되는 소프트웨어 또는 펌웨어로 구현될 수 있다. 하드웨어로 구현되는 어떤 다른 실시예에 있어서, 주파수 합성기(800)는 다음과 같은 기술들 중 어느 하나 또는 그것들의 조합으로 구현될 수 있다 : 데이터 신호에 대한 논리 기능을 구현하는 논리 게이트를 갖는 이산 논리 회로, 적절한 조합 논리 게이트를 갖는 주문형 집적 회로(ASIC), 프로그램 가능한 게이트 어레이(PGA), 현장 프로그램 가능한 게이트 어레이(FPGA) 등.
일반적으로, 주파수 합성기(800)는 도 2의 주파수 합성기(112)와 유사한 방식으로 구성되어 동작한다. 그러나, 당업자라면 주파수 합성기(800)가 주파수 제어 회로(208)를 반드시 포함할 필요는 없다는 것을 알아야 한다. 주파수 합성기(800)에 있어서 중요한 점은 진폭 제어 회로(802)가 제어 가능한 발진기(202)와 통신하고, 제어 가능한 발진기의 출력 신호의 주파수가 예컨대 위상 동기 루프(206) 및/또는 주파수 제어 회로(208)에 의해 제어될 때 진폭 제어 회로(802)가 그 출력 신호의 진폭을 유지한다는 점이다.
제어 가능한 발진기(202)의 출력 신호의 진폭과 주파수간의 복잡한 상호 작용 때문에, 전 주파수 범위에 걸쳐 제어 가능한 발진기(202)의 출력 신호에 대해 일정한 진폭을 유지하는 것이 바람직하다. 그러므로, 제어 가능한 발진기(202)의 출력 신호의 주파수가 예컨대 위상 동기 루프(206) 및/또는 주파수 제어 회로(208)에 의해 변화될 때, 진폭 제어 회로(802)를 인에이블할 수 있다.
도 2에 대해 전술한 바와 같이, 제어 가능한 발진기(202)는 복수의 동작 상태를 갖고 그 각 동작 상태가 제어 가능한 발진기(202)의 출력 신호에 대한 별개의 주파수에 대응하도록 구성될 수 있다. 제어 가능한 발진기(202)의 출력 신호의 주 파수는 제어 가능한 발진기(202)의 동작 상태를 변화시키고 그에 따라 대응하는 출력 신호에 대한 별개의 주파수를 변화시킴으로써 제어될 수 있다.
진폭 제어 회로(802)를 사용하는 경우에는, 제어 가능한 발진기(202)는 또한 복수의 동작 상태를 갖고 그 각 동작 상태가 제어 가능한 발진기(202)의 출력 신호에 대한 별개의 진폭에 대응하도록 구성될 수 있다. 제어 가능한 발진기(202)의 출력 신호의 진폭은 제어 가능한 발진기(202)의 동작 상태를 변화시키고 그에 따라 대응하는 출력 신호에 대한 별개의 진폭을 변화시킴으로써 전 주파수 범위에 걸쳐 유지될 수 있다.
도 9는 도 8의 진폭 제어 회로(802)의 어느 한 실시예의 구조 및 동작을 도시한 흐름도(900)이다. 블록 901에서, 진폭 제어 회로(802)는 제어 가능한 발진기(202)의 출력 신호에 대한 소정의 진폭 레벨과 관련된 정보를 수신한다. 그 정보는 제어 가능한 발진기(202)의 출력 신호의 진폭이 유지해야 하는 최소 진폭 레벨을 정의할 수 있다. 그 정보는 또한 출력 신호의 진폭이 유지해야 하는 진폭 범위로서 나타낼 수 있다. 진폭 제어 회로(802)에 있어서 중요한 점은 제어 가능한 발진기(202)의 출력 신호의 진폭 레벨을 유지 또는 제어하는 정보를 수신한다는 점이다. 소정의 진폭 레벨과 관련된 정보는 직렬 포트(212)나 도 8에 도시하지 않은 어떤 다른 구성 요소로부터 수신될 수 있다. 그 정보는 진폭 제어 회로(802) 내에 위치한 메모리에 포함될 수도 있다. 블록 902에서, 진폭 제어 회로(802)는 제어 가능한 발진기(202)의 출력 신호의 진폭을 판정한다. 블록 904에서, 진폭 제어 회로(802)는 그 진폭을 소정의 진폭 레벨과 비교하여, 출력 신호의 진폭을 변화시 킬 필요가 있는지를 판정한다. 예컨대, 출력 신호의 진폭이 소정의 진폭 레벨보다 작다면, 진폭 제어 회로(802)는 복수의 동작 상태 중 어떤 동작 상태가 소정의 진폭 레벨에 가장 가까운 출력 신호에 대한 별개의 진폭을 갖고 있는지를 판정할 수 있다. 블록 906에서, 진폭 제어 회로(802)는 제어 가능한 발진기(202)를 소정의 진폭 레벨에 가장 가까운 별개의 진폭에 대응하는 동작 상태로 변화시키도록 구성된 제어 신호를 생성한다. 블록 908에서, 제어 가능한 발진기(202)는 진폭 제어 회로(802)로부터의 제어 신호에 응답하여, 상기 소정의 진폭 레벨에 가장 가까운 별개의 진폭에 대응하는 동작 상태로 변화될 수 있다.
당업자라면 주파수 합성기(800)를 여러 가지 실시예로 구현할 수 있다는 것을 알아야 한다. 예컨대, 중요한 점은 진폭 제어 회로(802)가 제어 가능한 발진기(202)와 통신하고, 제어 가능한 발진기의 출력 신호의 주파수가 예컨대 위상 동기 루프(206) 및/또는 주파수 제어 회로(208)에 의해 제어될 때 진폭 제어 회로(802)가 소정의 방식으로 그 출력 신호의 진폭을 유지한다는 점이다. 그러므로, 주파수 합성기(800)의 일부 실시예에 있어서, 진폭 제어 회로(802)는 주파수 제어 회로(208)와 함께 동작할 수 있다. 예컨대, 주파수 제어 회로(208)가 제어 가능한 발진기(202)의 출력 신호의 주파수를 변화시킬 때마다, 진폭 제어 회로(802)에게 그 출력 신호의 진폭을 조정하게 할 수 있다. 이러한 주파수 제어 회로(208)와 진폭 제어 회로(802)간의 상호 작용은 커넥션(805)(도 8 참조)를 통해 전달되는 타이밍 신호에 의해 제어될 수 있다. 주파수 합성기(800)의 다른 실시예에 있어서, 주파수 제어 회로(208)가 없을 수도 있는데, 이러한 경우에는 진폭 제어 회로(802) 가 위상 동기 루프(206)에 의한 주파수 변화에 응답한다.
도 10은 진폭 제어 회로(802)가 제어하는 복수의 동작 상태 및 대응하는 출력 신호에 대한 별개의 주파수를 구현하는 제어 가능한 발진기(1002)의 어느 한 실시예의 블록도를 도시한다. 제어 가능한 발진기(1002)는 병렬로 연결된 복수의 스위치형 전류원(1000)을 포함한다. 스위치형 전류원(1000)은 커넥션(806)을 통해 진폭 제어 회로(802)로부터 제어 신호를 수신한다. 스위치형 전류원(1000)은 진폭 제어 회로(802)로부터 수신한 제어 신호에 응답하여, 제어 가능한 발진기(1002)의 복수의 동작 상태 중 어느 한 동작 상태에 대응하도록 소정의 방식으로 연결 또는 연결 해제된다. 주파수 합성기(800)의 다수의 실시예 중 어느 한 실시예에 있어서, 스위치형 전류원(1000)의 수는 제어 가능한 발진기(1002)의 동작 상태 및 대응하는 출력 신호에 대한 진폭의 수를 정의한다. 예컨대, 3개의 스위치형 전류원(1000)이 존재한다면, 제어 가능한 발진기(1002)는 8개(23 = 8)의 동작 상태를 가질 수 있다. 각 스위치형 전류원(1000)마다 연결 또는 연결 해제될 수 있으므로, 스위치형 전류원(1000)에 대한 8개의 구성이 가능하고, 각 구성마다 제어 가능한 발진기(1002)의 출력 신호에 대한 별개의 진폭을 생성한다.
스위치형 전류원(1000)의 수는 또한 진폭 제어 회로(802)가 제어 가능한 발진기(1002)를 제어하는 데 필요한 제어선의 수를 정의한다. 예컨대, 연결 또는 연결 해제되는 3개의 스위치형 전류원(1000)이 존재한다면, 진폭 제어 회로(802)는 3개의 제어선(각 스위치형 전류원(1000)마다 1개의 제어선)을 이용할 수 있다. 진폭 제어 회로(802)는 주파수 제어 회로(208)에 대해 전술한 바와 같은 방식으로 제어 가능한 발진기(1002)의 동작 상태를 제어한다.
도 11은 제어 가능한 발진기(1002)의 출력 신호의 진폭을 유지하는 진폭 제어 회로(802)의 어느 한 실시예의 블록도를 도시한다. 진폭 제어 회로(802)는 피크 검출기(1100), 저역 필터(1102), 증폭기(1104) 및 이진 상태 탐색 모듈(1106)을 포함할 수 있다.
진폭 제어 회로(802)의 동작 중에, 피크 검출기(1100)는 커넥션(804)을 통해 제어 가능한 발진기(1002)의 출력 신호를 수신한다. 피크 검출기(1100)는 그 출력 신호의 진폭을 판정하여 그 정보를 커넥션(1108)을 통해 저역 필터(1102)에 공급하면, 저역 필터(1102)가 그 신호를 필터링한다. 필터링된 신호는 커넥션(1110)을 통해 증폭기(1104)에 공급된다. 증폭기(1104)는 제어 가능한 발진기(1002)의 출력 신호의 진폭과 관련된 정보를 참조 전압(1112)과 비교하여, 제어 비트를 커넥션(1114)을 통해 이진 상태 탐색 모듈(1106)에 공급한다. 예컨대, 증폭기(1104)는 제어 가능한 발진기(1002)의 출력 신호의 진폭이 참조 전압보다 클 경우에는 논리 1의 제어 비트를 생성하고, 참조 전압이 제어 가능한 발진기(1002)의 출력 신호의 진폭보다 클 경우에는 논리 0의 제어 비트를 생성하도록 구성될 수 있다. 진폭 제어 회로(802)가 주파수 제어 회로(208)와 함께 동작하는 경우에, 증폭기(1104)는 커넥션(805)을 통해 주파수 제어 회로(208)에 연결되어 그것에 의해 제어될 수 있다. 도 7을 다시 참조해 보면, 이진 상태 탐색 모듈(1106)은 이진 상태 탐색 모듈(508)에 대해 전술한 바와 같은 기능을 한다. 또한, 진폭 제어 회로(802)가 주파수 제어 회로(208)와 함께 동작하는 경우에, 이진 상태 탐색 모듈(1106)은 커넥션(805)을 통해 주파수 제어 회로(208)에 연결되어 그것에 의해 제어될 수 있다.
당업자라면, 도 3, 도 6 및 도 9의 프로세스 단계, 즉 블록은 그 프로세스 내의 특정 논리 기능 또는 단계를 구현하는 하나 이상의 실행 가능한 명령어를 포함하는 코드의 모듈, 세그먼트 또는 부분으로 나타낼 수 있으며, 다른 구현예도 필요한 기능에 따라 도시 또는 논의한 순서와 다르게(예컨대, 거의 일치하거나 역순으로) 기능을 실행할 수 있는 본 발명의 바람직한 실시예의 범위 내에 포함된다는 것을 알아야 한다.
추가로, 논리 기능을 구현하는 잘 정돈된 실행 가능한 명령어 목록을 포함할 수 있는 주파수 합성기(112, 800), 주파수 제어 회로(208) 및 진폭 제어 회로(802)는 명령어 실행 시스템 또는 장치(예컨대, 컴퓨터 기반 시스템, 프로세서 포함 시스템, 또는 명령어 실행 시스템 또는 장치로부터 명령어를 인출하여 실행할 수 있는 다른 시스템 등)에 의해 또는 그것과 함께 이용 가능한 컴퓨터로 판독 가능한 매체로 구현될 수 있다. 이 문헌의 정황 하에서, "컴퓨터로 판독 가능한 매체"는 명령어 실행 시스템 또는 장치에 의해 또는 그것과 함께 이용 가능한 프로그램을 포함, 저장, 전달, 전파 또는 전송할 수 있는 어떤 수단일 수 있다. 컴퓨터로 판독 가능한 매체는 예컨대 전자적, 자기적, 광학적, 전자기적, 적외선 또는 반도체 시스템 또는 장치나 전파 매체(이것으로 한정하지 않음)일 수 있다. 컴퓨터로 판독 가능한 매체의 더 구체적인 예(철저한 목록)는 다음과 같다 : 하나 이상의 배선을 갖는 전기적 커넥션(전자적), 휴대형 컴퓨터 디스켓(자기적), 랜덤 액세스 메모리(RAM)(전자적), 리드 온리 메모리(ROM)(전자적), 소거 가능한 프로그래머블 리드 온리 메모리(EPROM 또는 플래시 메모리)(전자적), 광섬유(광학적) 및 휴대형 컴팩 디스크 리드 온리 메모리(CDROM)(광학적). 주의할 점은 이를테면 프로그램을 인쇄한 종이나 다른 적합한 매체를 광학적 스캐닝을 통해 그 프로그램을 전자적으로 변환한 후, 편집, 해석 또는 원하는 다른 적합한 방식으로 처리한 다음에, 컴퓨터 메모리에 저장할 수만 있다면, 심지어 그러한 프로그램을 인쇄한 종이나 다른 적합한 매체를 컴퓨터로 판독 가능한 매체로 하여도 좋다는 점이다.
이상 본 발명의 다양한 실시예를 전술하였지만, 본 발명의 범위 내에서 더 많은 실시예 및 구현예가 가능하며, 이것은 당업자에게는 명백한 것이다.

Claims (31)

  1. 주파수 합성 회로에 있어서,
    소정의 주파수를 갖는 출력 신호를 생성하도록 구성된 제어 가능한 발진기로서, 상기 제어 가능한 발진기는 복수의 제어 신호에 응답하는 복수의 동작 상태를 갖고, 상기 복수의 동작 상태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하는 것인 제어 가능한 발진기와;
    상기 제어 가능한 발진기와 통신하는 주파수 제어 회로로서, 상기 주파수 제어 회로는 상기 소정의 주파수에 가장 가까운 상기 출력 신호에 대한 별개의 주파수를 판정하고 상기 복수의 제어 신호를 공급하도록 구성되며, 상기 복수의 제어 신호는 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키도록 구성되는 것인 제어 가능한 발진기
    를 포함하는 주파수 합성 회로.
  2. 제1항에 있어서, 상기 주파수 제어 회로는,
    상기 출력 신호의 주파수를 판정하도록 구성된 주파수 검출기와;
    상기 출력 신호의 주파수를 상기 소정의 주파수와 비교하도록 구성된 비교기와;
    상기 복수의 동작 상태에 대응하는 상기 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하도록 구성된 로직을 포함하는 것인 주파수 합성 회로.
  3. 제1항에 있어서, 상기 제어 가능한 발진기는 상기 복수의 제어 신호에 의해 연결될 수 있는 복수의 병렬 커패시터를 포함하며, 상기 복수의 병렬 커패시터는 상기 제어 가능한 발진기의 상기 복수의 동작 상태를 정의하는 것인 주파수 합성 회로.
  4. 제2항에 있어서, 상기 로직은 상기 복수의 동작 상태에 대응하는 상기 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하는 이진 탐색 알고리즘을 실행하는 것인 주파수 합성 회로.
  5. 제1항에 있어서, 상기 주파수 제어 회로는,
    상기 소정의 주파수에 기초하여 복수의 클록 펄스를 갖는 타이밍 신호를 생성하도록 구성된 프로그램 카운터와;
    상기 타이밍 신호를 수신하고, 상기 복수의 클록 펄스의 각각에 응답하여, 상기 제어 가능한 발진기의 출력 신호의 현재의 주파수에 대응하는 제1 디지털 워드를 생성하도록 구성된 주파수 검출기와;
    상기 제어 가능한 발진기의 출력 신호의 소정의 주파수와 관련된 정보를 수신하여, 상기 소정의 주파수에 대응하는 제2 디지털 워드를 생성하도록 구성된 디지털 디코더와;
    상기 제1 디지털 워드를 상기 제2 디지털 워드와 비교하도록 구성된 디지털 비교기와;
    상기 타이밍 신호를 수신하고, 상기 복수의 클록 펄스의 각각에 응답하여, 상기 제1 디지털 워드를 상기 제2 디지털 워드와 비교한 결과에 기초하여 상기 복수의 제어 신호를 생성하도록 구성된 로직을 포함하는 것인 주파수 합성 회로.
  6. 통신 시스템용 통신 장치에 있어서,
    채널 주파수로 통신 채널을 통해 상기 통신 시스템과 통신하도록 구성된 트랜시버와;
    상기 통신 채널을 선택하도록 구성된 주파수 합성기
    를 포함하며, 상기 주파수 합성기는,
    상기 채널 주파수에 대응하는 소정의 주파수를 갖는 출력 신호를 생성하도록 구성된 제어 가능한 발진기로서, 상기 제어 가능한 발진기는 복수의 제어 신호에 응답하는 복수의 동작 상태를 갖고, 상기 복수의 동작 상태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하는 것인 제어 가능한 발진기와;
    상기 제어 가능한 발진기와 통신하는 주파수 제어 회로로서, 상기 주파수 제어 회로는 상기 소정의 주파수에 가장 가까운 상기 출력 신호에 대한 별개의 주파수를 판정하고 상기 복수의 제어 신호를 공급하도록 구성되며, 상기 복수의 제어 신호는 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파 수에 대응하는 동작 상태로 변화시키도록 구성되는 것인 주파수 제어 회로를 포함하는 것인 통신 시스템용 통신 장치.
  7. 제어 가능한 발진기의 출력 신호의 주파수를 제어하는 방법에 있어서,
    상기 제어 가능한 발진기는 복수의 동작 상태를 갖고, 상기 복수의 동작 상태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하며,
    소정의 주파수와 관련된 정보를 수신하는 단계와;
    상기 제어 가능한 발진기의 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하는 단계와;
    상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키도록 구성된 제어 신호를 생성하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서, 상기 제어 가능한 발진기의 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하는 단계는 이진 탐색 알고리즘을 필요로 하는 것인 방법.
  9. 제8항에 있어서, 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키는 단계를 더 포함하는 방법.
  10. 제9항에 있어서, 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키는 단계는 소정의 방식으로 복수의 병렬 커패시터를 구성하는 단계를 필요로 하는 것인 방법.
  11. 제어 가능한 발진기의 출력 신호의 주파수를 제어하는 방법에 있어서,
    상기 제어 가능한 발진기는 복수의 동작 상태를 갖고, 상기 복수의 동작 상태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하며,
    소정의 주파수와 관련된 정보를 수신하는 단계와;
    상기 제어 가능한 발진기의 출력 신호의 현재의 주파수를 판정하는 단계로서, 상기 현재의 주파수는 현재의 동작 상태에 대응하는 것인 단계와;
    상기 소정의 주파수를 상기 현재의 주파수와 비교하는 단계와;
    상기 소정의 주파수를 상기 현재의 주파수와 비교한 결과에 기초하여, 2개의 다음의 동작 상태 중 하나를 선택하는 단계로서, 상기 선택된 다음의 동작 상태는 상기 소정의 주파수에 더 가까운 별개의 주파수를 갖는 것인 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키는 단계를 더 포함하는 방법.
  14. 제13항에 있어서, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키는 단계는 소정의 방식으로 복수의 병렬 커패시터를 구성하는 단계를 필요로 하는 것인 방법.
  15. 제13항에 있어서, 상기 제어 가능한 발진기의 출력 신호의 현재의 주파수를 판정하는 단계, 상기 소정의 주파수를 상기 현재의 주파수와 비교하는 단계, 상기 2개의 다음의 동작 상태 중 하나를 선택하는 단계, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성하는 단계 및 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키는 단계를 반복하는 단계를 더 포함하는 방법.
  16. 제어 가능한 발진기의 출력 신호의 주파수를 제어하는 시스템에 있어서,
    상기 제어 가능한 발진기는 복수의 동작 상태를 갖고, 상기 복수의 동작 상태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하며,
    소정의 주파수와 관련된 정보를 수신하는 수단과;
    상기 제어 가능한 발진기의 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하는 수단과;
    상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키도록 구성된 제어 신호를 생성하는 수단
    을 포함하는 시스템.
  17. 제16항에 있어서, 상기 제어 가능한 발진기의 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하는 수단은 이진 탐색 알고리즘을 필요로 하는 것인 시스템.
  18. 제17항에 있어서, 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키는 수단을 더 포함하는 시스템.
  19. 제18항에 있어서, 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키는 수단은 소정의 방식으로 구성된 복수의 병렬 커패시터를 포함하는 것인 시스템.
  20. 제어 가능한 발진기의 출력 신호의 주파수를 제어하는 시스템에 있어서,
    상기 제어 가능한 발진기는 복수의 동작 상태를 갖고, 상기 복수의 동작 상 태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하며,
    소정의 주파수와 관련된 정보를 수신하는 수단과;
    상기 제어 가능한 발진기의 출력 신호의 현재의 주파수를 판정하는 수단으로서, 상기 현재의 주파수는 현재의 동작 상태에 대응하는 것인 수단과;
    상기 소정의 주파수를 상기 현재의 주파수와 비교하는 수단과;
    상기 소정의 주파수를 상기 현재의 주파수와 비교한 결과에 기초하여, 2개의 다음의 동작 상태 중 하나를 선택하는 수단으로서, 상기 선택된 다음의 동작 상태는 상기 소정의 주파수에 더 가까운 별개의 주파수를 갖는 것인 수단
    을 포함하는 시스템.
  21. 제20항에 있어서, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성하는 수단을 더 포함하는 시스템.
  22. 제21항에 있어서, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키는 수단을 더 포함하는 시스템.
  23. 제22항에 있어서, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키는 수단은 소정의 방식으로 구성된 복수의 병렬 커패시터를 포함하는 것인 시스템.
  24. 제22항에 있어서, 상기 제어 가능한 발진기의 출력 신호의 현재의 주파수를 판정하는 단계, 상기 소정의 주파수를 상기 현재의 주파수와 비교하는 단계, 상기 2개의 다음의 동작 상태 중 하나를 선택하는 단계, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성하는 단계 및 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키는 단계를 반복하도록 더 구성되어 있는 시스템.
  25. 제어 가능한 발진기의 출력 신호의 주파수를 제어하기 위한 컴퓨터로 판독 가능한 매체에 있어서,
    상기 제어 가능한 발진기는 복수의 동작 상태를 갖고, 상기 복수의 동작 상태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하며,
    소정의 주파수와 관련된 정보를 수신하고, 상기 제어 가능한 발진기의 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하고, 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키도록 구성된 제어 신호를 생성하도록 구성된 로직을 포함하는 컴퓨터로 판독 가능한 매체.
  26. 제25항에 있어서, 상기 제어 가능한 발진기의 출력 신호에 대한 상기 복수의 별개의 주파수 중 어떤 것이 상기 소정의 주파수에 가장 가까운지를 판정하기 위한 로직은 이진 탐색 알고리즘을 필요로 하는 것인 컴퓨터로 판독 가능한 매체.
  27. 제26항에 있어서, 상기 로직은 상기 제어 가능한 발진기를 상기 소정의 주파수에 가장 가까운 별개의 주파수에 대응하는 동작 상태로 변화시키도록 더 구성되어 있는 것인 컴퓨터로 판독 가능한 매체.
  28. 제어 가능한 발진기의 출력 신호의 주파수를 제어하기 위한 컴퓨터로 판독 가능한 매체에 있어서,
    상기 제어 가능한 발진기는 복수의 동작 상태를 갖고, 상기 복수의 동작 상태의 각각은 상기 제어 가능한 발진기의 출력 신호에 대한 별개의 주파수를 정의하며,
    소정의 주파수와 관련된 정보를 수신하고, 상기 제어 가능한 발진기의 출력 신호의 현재의 주파수 - 상기 현재의 주파수는 현재의 동작 상태에 대응함 - 를 판정하고, 상기 소정의 주파수를 상기 현재의 주파수와 비교하고, 상기 소정의 주파수를 상기 현재의 주파수와 비교한 결과에 기초하여, 2개의 다음의 동작 상태 중 하나를 선택 - 상기 선택된 다음의 동작 상태는 상기 소정의 주파수에 더 가까운 별개의 주파수를 가짐 - 하도록 구성된 로직을 포함하는 컴퓨터로 판독 가능한 매체.
  29. 제28항에 있어서, 상기 로직은 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성하도록 더 구성되어 있는 것인 컴퓨터로 판독 가능한 매체.
  30. 제29항에 있어서, 상기 로직은 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키도록 더 구성되어 있는 것인 컴퓨터로 판독 가능한 매체.
  31. 제29항에 있어서, 상기 로직은 상기 제어 가능한 발진기의 출력 신호의 현재의 주파수를 판정하는 단계, 상기 소정의 주파수를 상기 현재의 주파수와 비교하는 단계, 상기 2개의 다음의 동작 상태 중 하나를 선택하는 단계, 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키도록 구성된 제어 신호를 생성하는 단계 및 상기 제어 가능한 발진기를 상기 선택된 다음의 동작 상태로 변화시키는 단계를 반복하도록 더 구성되어 있는 것인 컴퓨터로 판독 가능한 매체.
KR1020037012890A 2001-03-30 2002-03-25 발진기 주파수 제어 시스템 KR100721297B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/823,316 2001-03-30
US09/823,316 US7103127B2 (en) 2001-03-30 2001-03-30 System for controlling the frequency of an oscillator
PCT/US2002/009243 WO2002080351A1 (en) 2001-03-30 2002-03-25 System for controlling the frequency of an oscillator

Publications (2)

Publication Number Publication Date
KR20040007484A KR20040007484A (ko) 2004-01-24
KR100721297B1 true KR100721297B1 (ko) 2007-05-28

Family

ID=25238407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012890A KR100721297B1 (ko) 2001-03-30 2002-03-25 발진기 주파수 제어 시스템

Country Status (10)

Country Link
US (1) US7103127B2 (ko)
EP (1) EP1374387B1 (ko)
JP (2) JP2004528768A (ko)
KR (1) KR100721297B1 (ko)
CN (1) CN100442655C (ko)
AT (1) ATE330364T1 (ko)
DE (1) DE60212355D1 (ko)
HK (1) HK1061748A1 (ko)
TW (1) TW578386B (ko)
WO (1) WO2002080351A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083695A (ko) * 2015-01-02 2016-07-12 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000428B2 (en) * 2001-11-27 2011-08-16 Texas Instruments Incorporated All-digital frequency synthesis with DCO gain calculation
US7062229B2 (en) * 2002-03-06 2006-06-13 Qualcomm Incorporated Discrete amplitude calibration of oscillators in frequency synthesizers
EP1383234B1 (en) * 2002-07-16 2010-03-17 Lucent Technologies Inc. Varactor with extended tuning range
KR100611512B1 (ko) * 2004-12-07 2006-08-11 삼성전자주식회사 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US7635997B1 (en) * 2005-06-29 2009-12-22 Xilinx, Inc. Circuit for and method of changing a frequency in a circuit
US7711328B1 (en) 2005-06-29 2010-05-04 Xilinx, Inc. Method of and circuit for sampling a frequency difference in an integrated circuit
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US7839230B2 (en) * 2008-05-22 2010-11-23 Panasonic Corporation PLL oscillation circuit, polar transmitting circuit, and communication device
US8463224B2 (en) * 2011-10-12 2013-06-11 Tektronix, Inc. Arbitrary multiband overlay mixer apparatus and method for bandwidth multiplication
US9197278B2 (en) 2011-11-04 2015-11-24 Broadcom Corporation Reference oscillator arbitration and scheduling for multiple wireless subsystems
US9509353B2 (en) * 2014-08-20 2016-11-29 Nxp B.V. Data processing device
CN105092081B (zh) * 2015-08-14 2017-12-12 深圳华远微电科技有限公司 防干扰温度信号接收器及信号处理方法
CN108768391B (zh) * 2018-04-16 2021-12-03 上海大学 一种基于树莓派和Python语言的频率合成器***
US10826570B2 (en) 2018-05-31 2020-11-03 Skyworks Solutions, Inc. Apparatus and methods for multi-antenna communications
US11152974B2 (en) 2018-10-31 2021-10-19 Samsung Electronics Co., Ltd. Wireless communication apparatus and method
KR102608472B1 (ko) * 2018-10-31 2023-12-04 삼성전자주식회사 무선 통신 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317027B1 (en) 1999-01-12 2001-11-13 Randy Watkins Auto-tunning scanning proximity reader
US6323736B2 (en) 1999-05-03 2001-11-27 Silicon Wave, Inc. Method and apparatus for calibrating a frequency adjustable oscillator in an integrated circuit device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205272A (en) 1977-04-13 1980-05-27 Trio Kabushiki Kaisha Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same
JPS57160227A (en) 1981-03-30 1982-10-02 Fujitsu Ltd Frequency synthesizer
GB2120478B (en) 1982-04-22 1985-10-16 Standard Telephones Cables Ltd Voltage controlled oscillator
JPS5922449A (ja) 1982-07-28 1984-02-04 Matsushita Electric Ind Co Ltd 発振装置
JPS59218045A (ja) 1983-05-25 1984-12-08 Yaesu Musen Co Ltd Ｐｌｌ回路
US4893271A (en) * 1983-11-07 1990-01-09 Motorola, Inc. Synthesized clock microcomputer with power saving
US4893807A (en) * 1987-05-28 1990-01-16 Miracle Recreation Equipment Company Playground slide
US4893087A (en) 1988-01-07 1990-01-09 Motorola, Inc. Low voltage and low power frequency synthesizer
DE3920008A1 (de) 1989-06-20 1991-01-10 Philips Patentverwaltung Phasenregelkreis
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
JPH0613898A (ja) 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5686864A (en) 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
US5624325A (en) * 1995-10-02 1997-04-29 Smith; Michael Golf ball teeing apparatus
JP3256422B2 (ja) * 1995-10-23 2002-02-12 日本電気株式会社 周波数シンセサイザ
US5625325A (en) 1995-12-22 1997-04-29 Microtune, Inc. System and method for phase lock loop gain stabilization
JP3815854B2 (ja) 1997-06-20 2006-08-30 富士通株式会社 ディジタルｐｌｌ回路およびｍｐｅｇデコーダ
GB2330258B (en) 1997-10-07 2001-06-20 Nec Technologies Phase locked loop circuit
EP0944171A1 (fr) 1998-03-17 1999-09-22 Koninklijke Philips Electronics N.V. Appareil électronique comportant un synthétiseur de fréquence et procédé pour régler un synthétiseur de fréquence
US6111471A (en) * 1998-05-28 2000-08-29 International Business Machines Corporation Apparatus and method for setting VCO free-running frequency
US6801784B1 (en) * 2000-11-02 2004-10-05 Skyworks Solutions, Inc. Continuous closed-loop power control system including modulation injection in a wireless transceiver power amplifier
US6483391B1 (en) * 2001-03-30 2002-11-19 Conexant Systems, Inc. System for controlling the amplitude of an oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317027B1 (en) 1999-01-12 2001-11-13 Randy Watkins Auto-tunning scanning proximity reader
US6323736B2 (en) 1999-05-03 2001-11-27 Silicon Wave, Inc. Method and apparatus for calibrating a frequency adjustable oscillator in an integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083695A (ko) * 2015-01-02 2016-07-12 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
KR102375949B1 (ko) * 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법

Also Published As

Publication number Publication date
ATE330364T1 (de) 2006-07-15
WO2002080351A1 (en) 2002-10-10
EP1374387A4 (en) 2004-05-26
US7103127B2 (en) 2006-09-05
JP2008206198A (ja) 2008-09-04
DE60212355D1 (de) 2006-07-27
CN100442655C (zh) 2008-12-10
JP4328376B2 (ja) 2009-09-09
US20020168038A1 (en) 2002-11-14
WO2002080351A8 (en) 2003-01-09
HK1061748A1 (en) 2004-09-30
CN1522488A (zh) 2004-08-18
TW578386B (en) 2004-03-01
JP2004528768A (ja) 2004-09-16
EP1374387A1 (en) 2004-01-02
EP1374387B1 (en) 2006-06-14
KR20040007484A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
US6483391B1 (en) System for controlling the amplitude of an oscillator
KR100721297B1 (ko) 발진기 주파수 제어 시스템
CN101917186B (zh) 用于频率合成器的校准技术
CN101836363B (zh) 锁相回路中的电压控制振荡器的动态偏置
US8154351B2 (en) Voltage-controlled oscillator and gain calibration technique for two-point modulation in a phase-locked loop
US7103337B2 (en) PLL circuit having a multi-band oscillator and compensating oscillation frequency
CN102480302B (zh) 用于降低由接收器中的时钟信号引起的干扰的方法和***
US7696829B2 (en) Frequency synthesizer and method
US7230496B2 (en) Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer
TW200307398A (en) Semiconductor integrated circuit for communication and wireless communication system
KR20030028467A (ko) Ｐｌｌ의 로킹시간을 감소시키기 위한 방법 및 장치
JP2004528768A5 (ko)
FR2711868A1 (fr) Dispositif de commande automatique en fréquence.
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
US20060055468A1 (en) Digital tuning of a voltage controlled oscillator of a phase locked loop
US7148754B2 (en) Self-tunable phase lock loop
US7816954B2 (en) Circuit configuration of a frequency divider
JPH10501108A (ja) 位相固定ループを制御する方法および位相固定ループ
US5526527A (en) Method and apparatus for frequency synthesization in digital cordless telephones
EP4152617A1 (en) Monitoring circuit of phase locked loop and operating method thereof
EP1677421A1 (en) Selectively pretuning and updating a phase lock loop
US20110068874A1 (en) Method and apparatus for calibrating oscillators
CN115833827A (zh) 锁相环的控制方法及装置、通信装置及存储介质
Jacobs synthesizer
JPH07297747A (ja) 無線通信装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 13