KR100720265B1 - 불휘발성 강유전체 메모리 장치 및 그 형성 방법 - Google Patents

불휘발성 강유전체 메모리 장치 및 그 형성 방법 Download PDF

Info

Publication number
KR100720265B1
KR100720265B1 KR1020060015659A KR20060015659A KR100720265B1 KR 100720265 B1 KR100720265 B1 KR 100720265B1 KR 1020060015659 A KR1020060015659 A KR 1020060015659A KR 20060015659 A KR20060015659 A KR 20060015659A KR 100720265 B1 KR100720265 B1 KR 100720265B1
Authority
KR
South Korea
Prior art keywords
nonvolatile ferroelectric
ferroelectric capacitor
storage node
memory device
nonvolatile
Prior art date
Application number
KR1020060015659A
Other languages
English (en)
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060015659A priority Critical patent/KR100720265B1/ko
Priority to US11/525,136 priority patent/US7842990B2/en
Application granted granted Critical
Publication of KR100720265B1 publication Critical patent/KR100720265B1/ko
Priority to US12/905,706 priority patent/US8129200B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D33/00—Filters with filtering elements which move during the filtering operation
    • B01D33/58—Handling the filter cake in the filter for purposes other than for regenerating the filter cake remaining on the filtering element
    • B01D33/62—Handling the filter cake in the filter for purposes other than for regenerating the filter cake remaining on the filtering element for drying
    • B01D33/64—Handling the filter cake in the filter for purposes other than for regenerating the filter cake remaining on the filtering element for drying by compression
    • B01D33/648—Handling the filter cake in the filter for purposes other than for regenerating the filter cake remaining on the filtering element for drying by compression by screws
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F11/00—Treatment of sludge; Devices therefor
    • C02F11/12—Treatment of sludge; Devices therefor by de-watering, drying or thickening
    • C02F11/121—Treatment of sludge; Devices therefor by de-watering, drying or thickening by mechanical de-watering
    • C02F11/125—Treatment of sludge; Devices therefor by de-watering, drying or thickening by mechanical de-watering using screw filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 불휘발성 강유전체 메모리 장치 및 그 형성 방법에 관한 것으로서, 특히, 불휘발성 강유전체 커패시터의 공정 구조를 개선하여 트랜치 커패시터의 면적을 최소화시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 센스앰프를 기준으로 하여 센스앰프의 상부에 구비되어 복수개의 단위 셀을 포함하는 상부 셀 어레이 블록과, 및 센스앰프를 기준으로 하여 센스앰프의 하부에 구비되어 복수개의 단위 셀을 포함하는 하부 셀 어레이 블록을 포함하고, 복수개의 단위 셀 각각은 불휘발성 강유전체 커패시터와 스위칭 소자를 포함하고, 상부 셀 어레이 블록과 하부 셀 어레이 블록은 불휘발성 강유전체 커패시터의 플레이트 라인과 강유전체층을 공유하고, 저장 노드가 절연막에 의해 절연되어 상호 분리된다.

Description

불휘발성 강유전체 메모리 장치 및 그 형성 방법{Non-volatile ferroelectric memory device and method for manufacturing the same}
도 1은 종래의 셀 어레이 블록에 관한 상세 회로도.
도 2는 도 1의 셀 어레이 블록의 커패시터에 관한 평면도 및 단면도.
도 3은 본 발명에 따른 불휘발성 강유전체 메모리 장치에 관한 평면도 및 단면도.
도 4 내지 도 9는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 형성 방법에 관한 공정 순서를 나타낸 도면.
본 발명은 불휘발성 강유전체 메모리 장치 및 그 형성 방법에 관한 것으로서, 특히, 불휘발성 강유전체 커패시터의 공정 구조를 개선하여 트랜치 커패시터의 면적을 최소화시킬 수 있도록 하는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자 로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
최근에는 FeRAM의 커패시터 형성 방법으로 MOCVD(Metal Organic Chemical Vapor Deposition) 기술이 발전하면서 커패시터의 3차원 구조의 기술 개발이 빠르게 진행되고 있다. 또한, 셀의 사이즈가 작아지고 셀 어레이 용량을 증가시키기 위해 3차원 강유전체 커패시터를 이용한 강유전체 셀 구조의 개발이 필요하게 된다.
또한, 3차원 커패시터의 구조로써 트랜치 식각(Tench Etch) 구조를 이용한 3차원 트랜치 커패시터가 일반적으로 많이 연구되고 있는 추세이다.
도 1은 종래의 셀 어레이 블록에 관한 상세 회로도이다.
종래의 불휘발성 강유전체 메모리 장치는 센스앰프 S/A를 기준으로 하여 센스앰프 S/A의 상부에 배치된 상부 셀 어레이 블록 TCA과, 센스앰프 S/A의 하부에 배치된 하부 셀 어레이 블록 BCA을 포함한다.
여기서, 상부 셀 어레이 블록 TCA과, 하부 셀 어레이 블록 BCA은 각각 복수 개의 단위 셀 C을 포함한다.
각각의 단위 셀 C은 워드라인 WL의 상태에 따라 스위칭 동작하여 비트라인 BL과 불휘발성 강유전체 커패시터 FC를 연결시키는 하나의 스위칭 소자 T와, 스위칭 소자 T의 일단과 플레이트 라인 PL 사이에 연결된 하나의 불휘발성 강유전체 커패시터 FC를 구비한다. 여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자 T는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
즉, 스위칭 트랜지스터 T의 한쪽 드레인 단자는 비트라인 BL과 연결되고 다른 쪽 소스 단자는 불휘발성 강유전체 커패시터 FC의 한쪽 전극, 즉, 라이트된 차지가 저장되는 저장 노드(Storage Node) SN와 연결된다. 그리고, 불휘발성 강유전체 커패시터 FC의 또 다른 한쪽 단자는 플레이트 전압이 인가되는 플레이트 단자 PL에 연결된다.
또한, 래치형 센스앰프 S/A의 양쪽 출력단은 각각 비트라인 BL,/BL과 연결된다. 이에 따라, 워드라인 WL0이 활성화되어 비트라인 BL에 셀 데이터가 전달될 경우 비트라인 /BL은 레퍼런스 전압(REF)을 공급하게 된다. 반면에, 워드라인 WL1이 활성화되어 비트라인 /BL에 셀 데이터가 전달될 경우 비트라인 BL은 레퍼런스 전압(REF)을 공급하게 된다. 그리고, 센스앰프 S/A는 글로벌 비트라인 GBL,GBLB을 통해 데이터 버퍼(미도시)와 데이터를 상호 교환한다.
도 2는 도 1의 셀 어레이 블록(TCA,BCA)의 트랜치 커패시터를 A-A' 방향으로 자른 단면도이다.
종래의 불휘발성 강유전체 커패시터 FC는 평면 구조상에서 최외곽으로 "ㅁ"자 형태의 저장 노드 SN이 형성된다. 그리고, 저장 노드 SN의 안쪽 방향으로 저장 노드 SN 보다 더 작은 수직/수평 길이를 갖는 "ㅁ" 자 형태의 강유전체층 FL이 형성된다. 또한, 강유전체층 FL의 안쪽 방향으로 강유전체층 FL 보다 더 작은 수직/수평 길이를 갖는 "ㅁ"자 형태의 플레이트 라인 PL이 형성된다.
그리고, 각각의 단위 불휘발성 강유전체 커패시터 FC는 일정 간격을 가지며 수직 및 수평 방향으로 복수개 구비된다.
이러한 구성을 갖는 불휘발성 강유전체 커패시터 FC의 형성 방법을 설명하면 다음과 같다.
먼저, 반도체 기판상에 워드라인 WL 및 비트라인 BL을 포함하는 스위칭 소자 T를 형성한다. 그리고, 워드라인 WL 및 비트라인 BL의 상측에 콘택노드 CN를 통해 스위칭 소자 T와 연결되는 불휘발성 강유전체 커패시터 FC의 버텀 전극인 저장 노드 SN를 형성한다. 여기서, 각각의 콘택 노드 CN와 연결되는 저장 노드 SN는 단면 구조상에서 "∪"자 형태의 구조를 갖는다. 그리고, 하나의 콘택노드 CN 당 하나의 트랜치가 형성되는 구조를 갖는다. 이후에, 저장 노드 SN의 상부에 강유전체층 FL을 형성한 후, 강유전체층 FL의 상부에 플레이트 라인 PL을 형성한다.
이러한 종래의 트랜치 커패시터의 구조를 풀(Full)-트랜치 커패시터로 정의한다. 그리고, 종래의 3차원 트랜치(Trench) 커패시터의 최소 레이아웃 면적은 2×(버텀 전극막 SN의 두께+강유전체막 FL의 두께+탑 전극막 PL의 두께)에 의해 결정된다. 또한, 종래의 트랜치 커패시터는 하나의 스위칭 트랜지스터 T 당 하나의 트랜치가 형성되는 구조를 갖는다.
그런데, 일반적인 셀의 사이즈는 이러한 트랜치의 크기에 따라 결정되는데, 트랜치의 크기가 크거나 트랜치의 개수가 많을 경우 커패시터의 면적이 증가하여 전체적인 칩 사이즈를 줄이는데 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 불휘발성 강유전체 커패시터의 공정 구조를 개선하여 하프(Half)-트랜치 커패시터 구조를 형성함으로써 트랜치 커패시터의 면적을 최소화시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 장치는,센스앰프를 기준으로 하여 센스앰프의 상부에 구비되어 복수개의 단위 셀을 포함하는 상부 셀 어레이 블록; 및 센스앰프를 기준으로 하여 센스앰프의 하부에 구비되어 복수개의 단위 셀을 포함하는 하부 셀 어레이 블록을 포함하고, 복수개의 단위 셀 각각은 불휘발성 강유전체 커패시터와 스위칭 소자를 포함하고, 상부 셀 어레이블록과 하부 셀 어레이 블록은 불휘발성 강유전체 커패시터의 플레이트 라인과 강유전체층을 공유하고, 저장 노드가 상호 분리됨을 특징으로 한다.
그리고, 본 발명의 불휘발성 강유전체 메모리 장치는, 제 1불휘발성 강유전체 커패시터; 및 제 1불휘발성 강유전체 커패시터와 이웃하는 제 2불휘발성 강유전체 커패시터를 포함하고, 제 1불휘발성 강유전체 커패시터와 제 2불휘발성 강유전 체 커패시터 각각은, 반도체 기판상에 형성된 비트라인과 워드라인을 포함하는 스위칭 소자; 스위칭 소자의 상측에 구비되어 콘택노드를 통해 스위칭 소자와 연결되는 저장 노드; 저장 노드의 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 플레이트 라인을 포함하되, 제 1불휘발성 강유전체 커패시터와 제 2불휘발성 강유전체 커패시터는 플레이트 라인과 강유전체층을 공유하고, 저장 노드가 상호 분리됨을 특징으로 한다.
또한, 본 발명의 불휘발성 강유전체 메모리 장치의 형성 방법은, 제 1불휘발성 강유전체 커패시터와, 제 1불휘발성 강유전체 커패시터와 이웃하는 제 2불휘발성 강유전체 커패시터를 포함하는 불휘발성 강유전체 메모리 장치의 형성 방법에 있어서, 반도체 기판상에 워드라인, 비트라인 및 콘택노드를 포함하는 복수개의 스위칭 소자를 형성하는 단계; 복수개의 스위칭 소자의 상측에 제 1절연막을 형성하고, 제 1절연막을 선택적으로 식각하여 트랜치 영역을 형성하는 단계; 제 1절연막을 포함하는 구조물의 전면에 콘택 노드와 연결되는 저장 노드를 형성하되, 제 1불휘발성 강유전체 커패시터와 제 2불휘발성 강유전체 커패시터의 저장 노드가 상호 분리되도록 형성하는 단계; 및 저장 노드를 포함하는 구조물의 전면에 강유전체층을 형성하고, 강유전체층의 상부 전면에 플레이트 라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3은 본 발명에 따른 불휘발성 강유전체 메모리 장치를 B-B' 방향으로 자 른 단면도이다.
본 발명의 불휘발성 강유전체 메모리 장치는 센스앰프를 기준으로 하여 센스앰프의 상부에 배치된 상부 셀 어레이 블록 TCA과, 센스앰프의 하부에 배치된 하부 셀 어레이 블록 BCA을 포함한다. 그리고, 상부 셀 어레이 블록 TCA과, 하부 셀 어레이 블록 BCA은 각각 복수개의 단위 셀 C을 포함한다.
여기서, 상부 셀 어레이 블록 TCA은 센스앰프를 기준으로 일측에 구비된 셀 어레이 블록을 의미하고, 하부 셀 어레이 블록 BCA은 센스앰프를 기준으로 타측에 구비된 셀 어레이 블록을 의미한다. 본 발명에서는 그 설명의 편의를 위해 동일한 평면 구조상에서 센스앰프의 상측에 구비된 셀 어레이 블록을 상부 셀 어레이 블록 TCA이라 지칭하고, 센스앰프의 하측에 구비된 셀 어레이 블록을 하부 셀 어레이 블록 BCA이라 지칭한다.
각각의 단위 셀 C은 워드라인 WL의 상태에 따라 스위칭 동작하여 비트라인 BLL과 불휘발성 강유전체 커패시터 FC를 연결시키는 하나의 스위칭 소자 T와, 스위칭 소자 T의 일단과 플레이트 라인 PL 사이에 연결된 하나의 불휘발성 강유전체 커패시터 FC를 구비한다. 여기서, 불휘발성 강유전체 메모리 장치의 스위칭 소자 T는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
즉, 스위칭 트랜지스터 T의 한쪽 드레인 단자는 비트라인 BL과 연결되고 다른 쪽 소스 단자는 불휘발성 강유전체 커패시터 FC의 한쪽 전극, 즉, 라이트된 차지가 저장되는 저장 노드(Storage Node) SN와 연결된다. 그리고, 불휘발성 강유전 체 커패시터 FC의 또 다른 한쪽 단자는 플레이트 전압이 인가되는 플레이트 단자 PL에 연결된다.
또한, 래치형 센스앰프의 양쪽 출력단은 각각 비트라인 BL,/BL과 연결된다. 이에 따라, 워드라인 WL0이 활성화되어 비트라인 BL에 셀 데이터가 전달될 경우 비트라인 /BL은 레퍼런스 전압(REF)을 공급하게 된다. 반면에, 워드라인 WL1이 활성화되어 비트라인 /BL에 셀 데이터가 전달될 경우 비트라인 BL은 레퍼런스 전압(REF)을 공급하게 된다. 그리고, 센스앰프는 글로벌 비트라인을 통해 데이터 버퍼(미도시)와 데이터를 상호 교환한다.
이러한 본 발명의 불휘발성 강유전체 커패시터 FC1는 평면 구조상에서 최외곽으로 "ㄷ"자 형태의 저장 노드 SN가 형성된다. 그리고, 저장 노드 SN는 불휘발성 강유전체 커패시터 FC1와 이웃하는 불휘발성 강유전체 커패시터 FC2에 각각 구비되며, 절연막(110)을 기준으로 "ㄷ"자 형태의 대칭 구조를 갖게 된다.
그리고, 저장 노드 SN의 안쪽에서 수직 방향으로 연장된 길이를 갖는 "ㅁ" 자 형태의 강유전체층 FL이 형성되고, 강유전체층 FL은 이웃하는 불휘발성 강유전체 커패시터 FC2와 공통 연결된다.
또한, 강유전체층 FL의 안쪽 방향으로 강유전체층 FL 보다 더 작은 수직/수평 길이를 갖는 "ㅁ"자 형태의 플레이트 라인 PL이 형성되고, 플레이트 라인 PL은 이웃하는 불휘발성 강유전체 커패시터 FC2와 공통 연결된다.
그리고, 각각의 단위 불휘발성 강유전체 커패시터 FC는 일정 간격을 가지며 수직 및 수평 방향으로 복수개 구비된다. 이때, 이웃하는 2개의 단위 불휘발성 강 유전체 커패시터 FC1,FC2의 저장 노드 SN는 절연막(110)을 통해 상호 분리된다.
이에 따라, 상부 셀 어레이 블록 TCA과, 하부 셀 어레이 블록 BCA은 플레이트 라인 PL과 강유전체층 FL이 공통 연결되고, 저장 노드 SN가 절연막(110)을 통해 분리되어 상호 절연된다. 그리고, 이러한 본 발명의 트랜치 커패시터의 구조를 하프(Half)-트랜치 커패시터로 정의한다.
도 4 내지 도 9는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 형성 방법에 관한 공정 순서를 나타낸 도면이다.
먼저, 도 4에 도시된 바와 같이, 반도체 기판상에 워드라인 WL 및 비트라인 BL을 포함하는 스위칭 소자 T와, 스위칭 소자 T와 불휘발성 강유전체 커패시터 FC를 연결하는 콘택노드 CN를 형성한다.
즉, NMOS트랜지스터로 이루어진 스위칭 소자 T와 트랜치 커패시터의 버텀 전극을 연결하기 위한 플러그(Plug) 공정을 수행하게 된다. 여기서, 플러그 공정은 소자 분리층, 게이트, 게이트 스페이서, 층간절연막, 비트라인 등을 통상적인 반도체 메모리 소자의 제조 공정을 통해 형성한 것이다.
이후에, 도 5에 도시된 바와 같이, 스위칭 소자 T의 상측에 트랜치 커패시터를 형성하기 위한 절연막(100)을 형성한다. 그리고, 도 6에 도시된 바와 같이, 절연막(100)을 포토 및 식각 공정을 실시하여 선택적으로 제거하고, 비트라인 BL의 상측에 형성된 절연막(100_1)만 남도록 절연막(100)을 패터닝함으로써 소정 깊이를 갖는 트랜치 영역을 형성한다.
이어서, 도 7에 도시된 바와 같이, 절연막(100_1)을 포함한 구조물의 전면에 저장 노드 SN를 증착하여, 워드라인 WL 및 비트라인 BL의 상측에 콘택노드 CN를 통해 스위칭 소자 T와 연결되는 불휘발성 강유전체 커패시터 FC의 버텀 전극인 저장 노드 SN를 형성한다. 그리고, 다마신(Damascene) 공정 또는 에치백(Etch back) 공정을 이용하여 이웃하는 저장 노드 SN1,SN2가 서로 분리될 수 있도록 식각한다. 또한, 평탄화 공정을 수행하여 절연막(100_1) 상부 표면이 노출되도록 한다.
여기서, 저장 노드 SN1,SN2는 하나의 콘택노드 당 하나의 저장 노드 SN가 연결되며, 하나의 저장 노드 SN는 단면 구조 상에서 "L"자 형태를 갖는다. 이에 따라, 하나의 콘택 노드 당 하나의 트랜치를 갖는 종래 기술에 비해, 본 발명은 2개의 콘택 노드 당 하나의 트랜치 영역이 형성되어 종래 기술에 비해 트랜치에 의해 소요되는 면적을 반으로 줄일 수 있게 된다.
다음에, 도 8에 도시된 바와 같이, 저장 노드 SN의 상부 전면에 트랜치 커패시터의 강유전체막을 형성하기 위한 강유전체층 FL을 일정 두께로 형성한다. 이때, 이웃하는 2개의 불휘발성 강유전체 커패시터 FC1,FC2의 강유전체층 FL은 공통 연결된다.
여기서, 이웃하는 저장 노드 SN1,SN2 사이의 영역에는 각 저장 노드 SN1,SN2 사이를 분리하기 위한 별도의 절연막(110)이 매립될 수도 있고, 각 저장 노드 SN1,SN2의 연결 간격이 작을 경우 강유전체층 FL이 그대로 홀에 매립될 수도 있다.
이에 따라, 이웃하는 불휘발성 강유전체 커패시터 FC1,FC2의 저장 노드 SN1,SN2는 절연막(110)을 통해 상호 분리된다. 즉, 각각의 콘택 노드 CN와 연결되는 저장 노드 SN1,SN2는 단면 구조상에서 절연막(110)을 기준으로 "L"자 형태의 대 칭 구조를 갖게 된다.
이어서, 도 9에 도시된 바와 같이, 강유전체층 FL을 포함한 구조물의 전면에 트랜치 커패시터의 탑 전극인 플레이트 라인 PL을 화학기상증착(Chemical Vapor Deposition), 또는 원자층증착방식(Atomic Layer Deposition)을 이용해서 증착한다. 그리고, 화학기계연마 또는 에치백(Etch Back) 공정을 플레이트 라인 PL을 식각한다.
이때, 이웃하는 2개의 불휘발성 강유전체 커패시터 FC1,FC2의 플레이트 라인 PL은 공통 연결된다. 그리고, 플레이트 라인 PL은 하나의 로오(Row) 영역에서 공통 연결되는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명은 커패시터 면적이 1×(버텀 전극막의 두께+강유전체 막의 두께+탑 전극막의 두께)를 갖는 하프-트랜치 구조를 형성하여 종래 기술에 비해 트랜치 커패시터의 면적을 획기적으로 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (18)

  1. 센스앰프를 기준으로 하여 상기 센스앰프의 상부에 구비되어 복수개의 단위 셀을 포함하는 상부 셀 어레이 블록; 및
    상기 센스앰프를 기준으로 하여 상기 센스앰프의 하부에 구비되어 복수개의 단위 셀을 포함하는 하부 셀 어레이 블록을 포함하고,
    상기 복수개의 단위 셀 각각은 불휘발성 강유전체 커패시터와 스위칭 소자를 포함하고, 상기 상부 셀 어레이 블록과 상기 하부 셀 어레이 블록은 상기 불휘발성 강유전체 커패시터의 플레이트 라인과 상기 강유전체층을 공유하고, 저장 노드가 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  2. 제 1항에 있어서, 상기 복수개의 단위 셀 각각은
    상기 저장 노드와 비트라인 사이에 연결되어 워드라인에 의해 스위칭 동작이 제어되는 상기 스위칭 소자; 및
    상기 저장 노드와 상기 플레이트 라인 사이에 연결된 상기 불휘발성 강유전체 커패시터를 포함하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  3. 제 1항에 있어서, 상기 저장 노드는 상기 스위칭 소자당 하나의 저장 노드가 구분되어 연결됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  4. 제 1불휘발성 강유전체 커패시터; 및
    상기 제 1불휘발성 강유전체 커패시터와 이웃하는 제 2불휘발성 강유전체 커패시터를 포함하고,
    상기 제 1불휘발성 강유전체 커패시터와 상기 제 2불휘발성 강유전체 커패시터 각각은
    반도체 기판상에 형성된 비트라인과 워드라인을 포함하는 스위칭 소자;
    상기 스위칭 소자의 상측에 구비되어 콘택노드를 통해 상기 스위칭 소자와 연결되는 저장 노드;
    상기 저장 노드의 상부에 형성된 강유전체층; 및
    상기 강유전체층의 상부에 형성된 플레이트 라인을 포함하되,
    상기 제 1불휘발성 강유전체 커패시터와 상기 제 2불휘발성 강유전체 커패시터는 상기 플레이트 라인과 상기 강유전체층을 공유하고, 상기 저장 노드가 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  5. 제 4항에 있어서, 상기 저장 노드는 절연막에 의해 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  6. 제 4항에 있어서, 상기 저장 노드는 상기 강유전체층에 의해 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  7. 제 4항에 있어서, 상기 저장 노드는 평면 구조상에서 "ㄷ"자 형태의 대칭 구조를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  8. 제 4항에 있어서, 상기 강유전체층은 평면 구조상에서 상기 저장 노드의 안쪽에 형성되어 수직 방향으로 연장된 길이를 가지며 "ㅁ" 형태의 구조를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  9. 제 4항에 있어서, 상기 플레이트 라인은 평면 구조상에서 상기 강유전체층의 안쪽에 형성되며 "ㅁ" 형태의 구조를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  10. 제 4항에 있어서, 상기 제 1불휘발성 강유전체 커패시터와 상기 제 2불휘발성 강유전체 커패시터는 평면 구조상에서 수직 및 수평 방향으로 복수개 구비되며 절연막에 의해 각각 분리되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  11. 제 4항에 있어서, 상기 저장 노드는 스위칭 소자당 하나의 저장 노드가 연결되며, 단면 구조상에서 "ㄴ"자 형태의 대칭 구조를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  12. 제 1불휘발성 강유전체 커패시터와, 상기 제 1불휘발성 강유전체 커패시터와 이웃하는 제 2불휘발성 강유전체 커패시터를 포함하는 불휘발성 강유전체 메모리 장치의 형성 방법에 있어서,
    반도체 기판상에 워드라인, 비트라인 및 콘택노드를 포함하는 복수개의 스위칭 소자를 형성하는 단계;
    상기 복수개의 스위칭 소자의 상측에 제 1절연막을 형성하고, 상기 제 1절연막을 선택적으로 식각하여 트랜치 영역을 형성하는 단계;
    상기 제 1절연막을 포함하는 구조물의 전면에 상기 콘택 노드와 연결되는 저장 노드를 형성하되, 상기 제 1불휘발성 강유전체 커패시터와 상기 제 2불휘발성 강유전체 커패시터의 상기 저장 노드가 상호 분리되도록 형성하는 단계; 및
    상기 저장 노드를 포함하는 구조물의 전면에 강유전체층을 형성하고, 상기 강유전체층의 상부 전면에 플레이트 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 형성 방법.
  13. 제 12항에 있어서, 상기 강유전체층과 상기 플레이트 라인은 상기 제 1불휘발성 강유전체 커패시터와 상기 제 2불휘발성 강유전체 커패시터에 공유됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 형성 방법.
  14. 제 12항에 있어서, 상기 콘택 노드와 연결되는 저장 노드는 단면 구조상에서 "L"자 형태의 대칭 구조를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 형성 방법.
  15. 제 12항에 있어서, 상기 저장 노드는 제 2절연막에 의해 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 형성 방법.
  16. 제 12항에 있어서, 상기 저장 노드는 상기 강유전체층에 의해 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 형성 방법.
  17. 제 12항에 있어서, 상기 저장 노드는 다마신 공정에 의해 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 형성 방법.
  18. 제 12항에 있어서, 상기 저장 노드는 에치백 공정에 의해 상호 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 형성 방법.
KR1020060015659A 2006-02-17 2006-02-17 불휘발성 강유전체 메모리 장치 및 그 형성 방법 KR100720265B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060015659A KR100720265B1 (ko) 2006-02-17 2006-02-17 불휘발성 강유전체 메모리 장치 및 그 형성 방법
US11/525,136 US7842990B2 (en) 2006-02-17 2006-09-22 Nonvolatile ferroelectric memory device including trench capacitor
US12/905,706 US8129200B2 (en) 2006-02-17 2010-10-15 Nonvolatile ferroelectric memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015659A KR100720265B1 (ko) 2006-02-17 2006-02-17 불휘발성 강유전체 메모리 장치 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100720265B1 true KR100720265B1 (ko) 2007-05-23

Family

ID=38277768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015659A KR100720265B1 (ko) 2006-02-17 2006-02-17 불휘발성 강유전체 메모리 장치 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR100720265B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018916A (ko) * 2014-06-16 2017-02-20 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 셀들의 어레이
US10825889B2 (en) 2018-01-11 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor device including capacitor and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0132312Y1 (ko) * 1996-04-18 1998-12-15 김영귀 수동변속기의 리버스 시프트레버
KR200189510Y1 (ko) * 2000-02-03 2000-07-15 박준욱 건물용 이중바닥판의 조이너 조립구조
KR200320273Y1 (ko) * 2003-04-21 2003-07-22 안기원 핫 스템핑 장치
KR200370893Y1 (ko) * 1998-12-19 2005-05-18 유니셈 주식회사 폐가스처리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0132312Y1 (ko) * 1996-04-18 1998-12-15 김영귀 수동변속기의 리버스 시프트레버
KR200370893Y1 (ko) * 1998-12-19 2005-05-18 유니셈 주식회사 폐가스처리장치
KR200189510Y1 (ko) * 2000-02-03 2000-07-15 박준욱 건물용 이중바닥판의 조이너 조립구조
KR200320273Y1 (ko) * 2003-04-21 2003-07-22 안기원 핫 스템핑 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018916A (ko) * 2014-06-16 2017-02-20 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 셀들의 어레이
KR101955828B1 (ko) 2014-06-16 2019-03-07 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 셀들의 어레이
US10825889B2 (en) 2018-01-11 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor device including capacitor and method of forming the same
US11411069B2 (en) 2018-01-11 2022-08-09 Samsung Electronics Co., Ltd. Semiconductor device including capacitor and method of forming the same

Similar Documents

Publication Publication Date Title
US7842990B2 (en) Nonvolatile ferroelectric memory device including trench capacitor
KR101842237B1 (ko) 3차원 반도체 메모리 소자 및 이를 제조하는 방법
US7816717B2 (en) Semiconductor memory device
US8809929B2 (en) Microelectronic memory devices having flat stopper layers
US7595262B2 (en) Manufacturing method for an integrated semiconductor structure
CN111863830A (zh) 存储器元件及其制作方法
US20060181918A1 (en) Semiconductor memory device with dual storage node and fabricating and operating methods thererof
JP2008085178A (ja) 半導体装置及びその製造方法
US8637843B2 (en) Semiconductor device including phase change material and method of manufacturing same
KR20120123943A (ko) 반도체 소자, 반도체 모듈, 반도체 시스템 및 반도체 소자의 제조 방법
KR20140028974A (ko) 3차원 반도체 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법과, 그 동작방법
KR20140010815A (ko) Ｍｏｓ 커패시터, 그 형성 방법 및 그를 이용한 반도체 장치
JP2012186424A (ja) 半導体装置の製造方法
JP2008066724A (ja) 集積メモリセルアレイ
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
CN112038343A (zh) 存储器器件
KR100471183B1 (ko) 오프 세트 트랜지스터를 갖는 반도체 기억소자 및 그제조방법
CN113629054A (zh) U型晶体管阵列及其形成方法、半导体器件及其形成方法
KR100720265B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 형성 방법
US8883622B2 (en) Method of fabricating and semiconductor memory device using the same
JP2010080520A (ja) 半導体記憶装置およびその製造方法
US20240172411A1 (en) Transistor array and method for manufacturing same, semiconductor device and method for manufacturing same
KR100709455B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 형성 방법
US20120236620A1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
JP2010080514A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee