KR100717909B1 - 니켈층을 포함하는 기판 및 이의 제조방법 - Google Patents

니켈층을 포함하는 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR100717909B1
KR100717909B1 KR1020060018241A KR20060018241A KR100717909B1 KR 100717909 B1 KR100717909 B1 KR 100717909B1 KR 1020060018241 A KR1020060018241 A KR 1020060018241A KR 20060018241 A KR20060018241 A KR 20060018241A KR 100717909 B1 KR100717909 B1 KR 100717909B1
Authority
KR
South Korea
Prior art keywords
layer
nickel
core
substrate
manufacturing
Prior art date
Application number
KR1020060018241A
Other languages
English (en)
Inventor
정순오
최철호
남창현
김홍원
김승철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060018241A priority Critical patent/KR100717909B1/ko
Priority to CNA2007100795136A priority patent/CN101026927A/zh
Priority to US11/708,577 priority patent/US20070201214A1/en
Priority to JP2007044065A priority patent/JP4782712B2/ja
Application granted granted Critical
Publication of KR100717909B1 publication Critical patent/KR100717909B1/ko
Priority to US12/805,371 priority patent/US20100291488A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C7/00Parts, details, or accessories of chairs or stools
    • A47C7/36Support for the head or the back
    • A47C7/40Support for the head or the back for the back
    • A47C7/44Support for the head or the back for the back with elastically-mounted back-rest or backrest-seat unit in the base frame
    • A47C7/448Support for the head or the back for the back with elastically-mounted back-rest or backrest-seat unit in the base frame with resilient blocks
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C27/00Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas
    • A47C27/14Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas with foamed material inlays
    • A47C27/142Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas with foamed material inlays with projections, depressions or cavities
    • A47C27/146Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas with foamed material inlays with projections, depressions or cavities on the outside surface of the mattress or cushion
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61HPHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H39/00Devices for locating or stimulating specific reflex points of the body for physical therapy, e.g. acupuncture
    • A61H39/04Devices for pressing such points, e.g. Shiatsu or Acupressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0344Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Rehabilitation Therapy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pain & Pain Management (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Epidemiology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)
  • Laminated Bodies (AREA)

Abstract

시드층(seed layer)으로 니켈층을 포함하여 코어 절연층 또는 프리프래그와 같은 절연층과 도전층, 예를 들면 구리층과의 결합력을 향상시켜 세미-에디티브 방식으로 미세한 내부 회로를 형성할 수 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다. 또한, 코어층에 직접 미세배선을 형성할 수 있어 적층되는 기판의 층수를 줄이고, 형성되는 무전해 니켈 도금층의 두께를 줄일 수 있어 기판의 박판화가 가능하고, 생산성을 향상시킬 수 있고, 원가를 절감할 수 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다. 또한, 무전해 구리도금액의 환원제로 사용되는 포르말린의 소비를 억제하고, 차아인산나트륨를 사용하므로 인체에 무해하고 환경오염을 줄일 수 있으며, 도금시간을 종래의 10%로 줄일 수 있어 원가절감효과가 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다. 본 발명의 일 측면에 따르면, 에폭시 수지 및 비스말레이미드 트리아진 수지(bismaleimide triazine resin)로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층, 및 상기 코어 절연층의 적어도 일면 적층된 제1 니켈층을 포함하는 코어층을 제시할 수 있다.
니켈층, 무전해 도금, 코어층, 다층기판, 차아인산나트륨

Description

니켈층을 포함하는 기판 및 이의 제조방법{Substrate Comprising Nickel Layer and Its Manufacturing Method}
도 1 및 2는 본 발명의 바람직한 일 실시예에 따른 코어층의 단면을 도시한 도면;
도 3은 본 발명의 바람직한 일 실시예에 따른 다층기판의 단면을 도시한 도면;
도 4는 본 발명의 바람직한 일 실시예에 따른 코어층의 제조방법을 나타내는 도면;
도 5는 본 발명의 바람직한 일 실시예에 따른 다층기판의 제조방법을 나타내는 도면;
도 6 내지 8는 비교예 및 본 발명의 바람직한 일 실시예에 따른 밀착력 측정결과 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
31 : 코어 절연층 41 : 제1 절연층
33 : 제1 니켈층 43 : 제2 니켈층
34 : 제1 포토 레지스트층 44 : 제2 포토 레지스트층
35 : 제1 구리층 45 : 제2 구리층
3 : 코어층 4 : 다층기판
본 발명은 기판 및 이의 제조방법에 관한 것으로, 특히 절연층과 도전층 간의 결합력이 우수한 기판 및 이의 제조방법에 관한 것이다.
전자기기의 소형, 박막, 경량, 고기능화에 따라 이에 사용되는 부품소재도 이에 상응하는 성능이 요구되고 있다. 이에 부품소재로서의 기판은 고밀도, 박판화, 소형화, 패키지화를 만족하여야 하며, 특히 다양한 종류의 기판을 이용한 고집적 부품에서는 이러한 요구를 만족시키기 위하여 활발한 연구가 행하여 지고 있다.
일반적인 인쇄회로 기판에서 코어층으로 에폭시 수지층의 적어도 일면에 구리박막을 적층한 동박적층판(Copper Clad Laminate, CCL)을 사용하고 있다. 그러나 CCL의 동박층이 두꺼워, 이 동박층과 CCL을 구성하는 절연층 간의 결합력이 약하여 미세회로를 형성할 수 있는 세미-에디티브(semi-additive) 방식을 효율적으로 적용하기 어렵다. 또한 미세배선을 형성하기 위하여 사용하는 ABF(Ajimoto Build-up Film)와 같은 고가의 재료를 사용하고 있지만, 이는 코어재료로는 사용하기 부적절하다.
또한 기판이 고밀도화, 박판화가 진행되면서 높은 전기적 성능을 구현하기 위하여 점차 유리전이온도가 높은 절연층이 요구되고 있다. 이를 위하여 절연층은 난연성 물질이나 필러와 같은 첨가물을 더 포함하게 되는데, 절연층이 이러한 첨가제를 포함할수록 배선과 같은 도전층과의 결합력이 떨어지는 문제점이 있다.
이에 따라 높은 유리전이 온도를 가지는 재료의 사용이 요구되는 동시에 미세 패턴을 형성하기 위해서는 절연층과 도전층의 결합력을 향상시키는 방법이 요구되고 있다. 이러한 문제점을 개선하기 위하여 플라즈마처리나 스퍼터링과 같은 고가의 장비를 이용하는 방법이나, 기판의 물리적 또는 화학적 표면처리방법이 제시되고 있으나, 도금층의 결합력 향상을 위한 근본적인 대안이 되지 못하고 있는 실정이다. 따라서 코어층을 포함하는 기판의 절연층과 도전층 간의 결합력을 향상시켜 내층회로나 외층회로에 미세배선을 형성할 수 있는 방법이 절실히 요구되고 있다.
본 발명은 시드층(seed layer)으로 니켈층을 포함하여 코어 절연층과 도전층, 예를 들면 구리층과의 결합력을 향상시켜 세미-에디티브 방식으로 미세한 내부 회로를 형성할 수 있는 코어층 및 이의 제조방법을 제공한다.
또한, 종래의 무전해 구리도금에 비하여 도금시간이 10%정도에 불과하고, 더 얇은 무전해 니켈 도금층을 형성할 수 있고, 플래시 에칭(flash etching) 시 니켈만 선택적으로 에칭시킬 수 있어, 에칭시간을 줄일 수 있고 언더 컷(under cut)의 발생위험을 줄일 수 있는 코어층 및 이의 제조방법을 제공한다.
또한, 본 발명 코어층에서뿐만 아니라 프리프레그와 같은 절연층과 도전층, 예를 들면 구리층과의 결합력을 향상시켜 미세배선을 형성할 수 있고, 도금시간과 도금 두께를 줄일 수 있으며, 플래시 에칭 시 선택적으로 에칭시킬 수 있어, 에칭시간을 줄이고 언더 컷의 발생위험을 줄일 수 있는 다층기판 및 이의 제조방법을 제공한다.
또한, 본 발명의 코어층에 직접 미세배선을 형성할 수 있어 적층되는 층수를 줄이고, 형성되는 무전해 니켈 도금층의 두께를 줄일 수 있어 기판의 박판화가 가능하고, 생산성을 향상시킬 수 있고, 원가를 절감할 수 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다.
또한, 본 발명은 무전해 구리도금액의 환원제로 사용되는 포르말린의 소비를 억제하고, 차아인산나트륨를 사용하므로 인체에 무해하고 환경오염을 줄일 수 있으며, 도금시간을 종래의 10%로 줄일 수 있어 원가절감효과가 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다.
또한, 니켈층은 절연층과 도전층, 예를 들면 구리층 간에 박막층 역할을 수행하여 도전층을 이루는 금속 또는 금속의 산화물에 의한 수지의 변질을 방지할 수 있고, 이 금속이 수지 내부로 마이그레이션(migration)되어 수지를 변색시켜 절연성을 떨어뜨리거나 도전층과의 결합력을 약화시키는 것을 개선할 수 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다.
본 발명의 일 측면에 따르면, 에폭시 수지 및 비스말레이미드 트리아진 수지(bismaleimide triazine resin)로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층, 및 상기 코어 절연층의 적어도 일면 적층된 제1 니켈층을 포함하는 코어층을 제시할 수 있다.
여기서 상기 코어 절연층은 유리섬유를 보강재를 더 포함할 수 있고, 상기 제1 니켈층의 두께는 0.3 내지 2㎛이며, 상기 제1 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함할 수 있고, 상기 코어 절연층과 상기 제1 니켈층의 결합력은 0.7 내지 0.9kgf/cm일 수 있다.
또 여기서 상기 제1 니켈층 상에 적층되는 제1 구리층을 더 포함할 수 있다.
본 발명의 다른 측면에 따르면 배선 패턴에 따라 내부회로가 형성된 코어층, 상기 코어층 상에 형성된 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 제1 절연층, 상기 제1 절연층 상에 상기 배선 패턴을 따라 적층된 제2 니켈층 및 상기 제2 니켈층의 상부에 적층되는 제2 구리층을 포함하는 다층기판을 제시할 수 있다.
여기서 상기 코어층은 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층, 상기 코어 절연층의 적어도 일면에 상기 배선 패턴을 따라 적층된 제1 니켈층 및 상기 제1 니켈층의 상에 적층되는 제1 구리층을 포함하는 것일 수 있다.
또 여기서 상기 제1 니켈층 및 상기 제1 구리층의 배선 폭은 10 내지 20㎛이 고, 상기 제2 니켈층의 두께는 0.3 내지 2㎛이며, 상기 제2 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함할 수 있다.
또 여기서, 상기 제1 절연층과 상기 제2 니켈층의 결합력은 0.7 내지 0.9kgf/cm이고, 상기 제2 니켈층 및 제2 구리층의 폭은 10 내지 20㎛일 수 있다.
본 발명의 또 다른 측면에 따르면, 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층을 제공하는 단계 및 상기 코어 절연층의 적어도 일면에 무전해 도금법에 의하여 제1 니켈층을 형성하는 단계를 포함하는 코어층의 제조방법을 제시할 수 있다.
여기서 상기 무전해 도금법은 니켈염, 차아인산나트륨 및 pH조정제를 포함하는 도금욕으로 도금할 수 있다. 또 여기서 상기 니켈염은 황산니켈, 염화니켈, 붕불화니켈 및 아미도황산니켈(amidosulfonate)로 이루어진 군으로부터 선택된 하나이상의 화합물이고, 상기 니켈염은 4 내지 250g/L로 포함될 수 있다. 또 여기서 상기 차아인산나트륨은 20 내지 700g/L로 포함되고, 상기 pH 조정제는 암모니아수, 염산 및 아세트산로 이루어진 군으로부터 선택되는 하나이상의 화합물이며, 상기 도금욕의 pH가 4 내지 6일 수 있다. 또 여기서 상기 도금욕은 착화제를 더 포함하고, 상기 착화제는 숙신산이고, 상기 숙신산은 5 내지 50g/L로 포함되며, 상기 도금욕의 온도는 60 내지 90℃이고, 상기 무전해 도금은 1 내지 10분 동안 수행할 수 있다.
또 여기서 상기 제1 니켈층의 두께는 0.3 내지 2㎛이고, 상기 제1 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함할 수 있다.
또 여기서 상기 제1 니켈층 상에 제1 포토 레지스트층을 적층하는 단계, 상기 제1 포토 레지스트층을 배선 패턴에 상응하도록 노광 및 현상하는 단계, 상기 제1 니켈층 상에 전해 도금법으로 제1 구리층을 형성하는 단계, 상기 제1 포토 레지스트층을 제거하는 단계 및 상기 제1 니켈층을 에칭하는 단계를 더 포함할 수 있다. 여기서 상기 제1 니켈층 및 상기 제1 구리층의 배선 폭은 10 내지 20㎛일 수 있다.
본 발명의 또 다른 측면에 따르면, 코어층에 배선 패턴에 따라 회로를 형성하는 단계, 상기 코어층의 적어도 일면에 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 제1 절연층을 적층하는 단계, 상기 제1 절연층 상에 무전해 도금법에 의하여 제2 니켈층을 형성하는 단계, 상기 제2 니켈층 상에 제2 포토 레지스트층을 적층하는 단계, 상기 제2 포토 레지스트층을 배선 패턴에 상응하도록 노광 및 현상하는 단계, 상기 제2 니켈층 상에 전해 도금법으로 제2 구리층을 형성하는 단계, 상기 제2 포토 레지스트층을 제거하는 단계 및 상기 제1 니켈층을 에칭하는 단계를 더 포함하는 다층기판의 제조방법을 제시할 수 있다.
여기서 상기 무전해 도금법은 니켈염, 차아인산나트륨 및 pH조정제를 포함하는 도금욕으로 도금할 수 있다. 또 여기서 상기 니켈염은 황산니켈, 염화니켈, 붕불화니켈 및 아미도황산니켈(amidosulfonate)로 이루어진 군으로부터 선택된 하나이상의 화합물이고, 상기 니켈염은 4 내지 250g/L로 포함될 수 있다. 또 여기서 상기 차아인산나트륨은 20 내지 700g/L로 포함되고, 상기 pH 조정제는 암모니아수, 염산 및 아세트산로 이루어진 군으로부터 선택되는 하나이상의 화합물이며, 상기 도금욕의 pH가 4 내지 6일 수 있다. 또 여기서 상기 도금욕은 착화제를 더 포함하고, 상기 착화제는 숙신산이고, 상기 숙신산은 5 내지 50g/L로 포함되며, 상기 도금욕의 온도는 60 내지 90℃이고, 상기 무전해 도금은 1 내지 10분 동안 수행할 수 있다.
또 여기서 상기 제2 니켈층의 두께는 0.3 내지 2㎛이고, 상기 제2 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함할 수 있다.
이하, 본 발명에 따른 기판 및 이의 제조방법의 바람직한 실시예들을 첨부도면을 참조하여 상세히 설명하기로 한다. 여기서 무전해 니켈 도금층을 포함하는 코어층과 무전해 니켈 도금층을 포함하는 다층기판으로 나누어 설명하지만, 니켈을 무전해 도금하는 방법은 동일하다.
본 발명에서 코어층은 기판을 형성할 때, 처음 제공되는 기판으로 이를 중심으로 단면 또는 양면에 절연층과 도전층을 순차적으로 적층하면 다층기판을 형성할 수 있다. 이 코어층은 일정한 강성을 가질 것이 요구되며, 일반적으로 동박적층판(copper clad laminate, CCL)이 코어층으로 주로 사용하고 있다. 본 발명에서는 이 코어층에 니켈층을 포함시키는 것을 특징으로 한다. 이에 따라, 본 발명의 코어층은 세미-에디티브 방식으로 미세 회로를 형성할 수 있다.
또한 본 발명은 코어층뿐만 아니라 다층기판에서 세미-에디티브 방식으로 회로를 형성할 때, 종래의 무전해 구리도금층을 대체하여 무전해 니켈도금층을 포함 시킬 수 있다.
도 1 및 2는 본 발명의 바람직한 일 실시예에 따른 코어층의 단면을 도시한 도면이다. 도 1을 참조하면, 본 발명의 코어층은 코어 절연층(31)과 제1 니켈층(33)을 포함할 수 있고, 도 2를 참조하면, 본 발명의 코어층은 코어 절연층(31)과 배선 패턴에 따라 형성된 제1 니켈층(33)과 제1 구리층(35)을 포함할 수 있다. 이 코어 절연층은 에폭시 수지 및 비스말레이미드 트리아진 수지(bismaleimide triazine resin)로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함한다. 니켈층이 상부 도전층을 전해도금하여 형성할 때, 시드층(seed layer) 역할을 하여 도전층과 코어 절연층과의 결합력을 향상시킨다. 이는 종래의 구리 시드층에 비하여 20 내지 50% 얇은 두께로 300 내지 400%이상 결합력이 향상되는 우수한 효과를 가진다.
여기서 코어 절연층(31)은 에폭시 수지 및 비스말레이미드 트리아진 수지(bismaleimide triazine resin)로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 통상적인 코어 절연층이 사용될 수 있다. 코어 절연층으로서 강성을 가지기 위하여 보강제 또는 충진제(filler)나, 난연성을 부여하기 위하여 난연제를 더 포함할 수 있으며, 이외에도 당업자가 통상적인 범위에서 코어 절연층에 포함시킬 수 있는 첨가제는 제한 없이 사용될 수 있다. 본 발명의 일 실시예에 따르면 코어 절연층에 보강재로 유리섬유를 포함할 수 있다.
본 발명의 니켈층의 두께는 0.3 내지 2㎛이고, 0.4 내지 1㎛인 것이 바람직하다. 두께가 0.3㎛이하이면 코어 절연층과의 밀착력이 떨어져 바람직하지 않고, 2 ㎛이상이면 효율성 측면에서 바람직하지 않기 때문이다. 이 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부, 바람직하게는 7 내지 12중량부로 포함시킬 수 있다. 인은 니켈층을 형성하기 위하여 무전해 도금욕에 사용되는 환원제인 차아인산나트륨으로부터 공급되는 것으로, 이 인에 의하여 니켈층의 강도를 향상시킬 수 있다.
본 발명의 바람직한 실시예에 의하여 제조된 코어층에서 코어 절연층과 니켈층의 결합력을 수지인장측정기(UTM, Universal Testing Machine)로 측정하니 0.7 내지 0.9kgf/cm이었다. 이는 종래의 무전해 구리도금을 한 경우, 결합력이 0.1kgf/cm 내외이고, 0.5kgf/cm를 넘지 못하는 것과 비교하였을 때, 월등히 향상된 결합력을 보이는 것을 알 수 있다.
코어층에 더 포함시킬 수 있는 제1 구리층(35)은 통상적인 전해 도금법을 사용하여 제공할 수 있으며, 제1 니켈층(31)과 제1 구리층(35)은 통상적인 배선형성방법인 세미-에디티브방식에 의하여 내부회로를 형성할 수 있다. 즉, 무전해 도금으로 시드층을 형성한 후 전해 도금으로 소망하는 두께의 도금층을 최종적으로 형성하는 방법으로 20㎛이하, 바람직하게는 10 내지 20㎛의 배선 폭을 가지는 미세배선을 형성할 수 있는 장점이 있다. 그러나 종래에는 코어층인 동박적층판에서는 구리층의 두께로 인하여 세미-에디티브 방식을 사용하는 것에 제한을 받아왔다.
도 3은 본 발명의 바람직한 일 실시예에 따른 다층기판의 단면을 도시한 도면이다. 도 3을 참조하면, 본 발명의 다층기판(4)은 배선 패턴에 따라 내부회로가 형성된 코어층(3) 상에 형성된 제1 절연층(41), 이 제1 절연층 상에 배선 패턴을 따라 적층된 제2 니켈층(43), 이 제2 니켈층의 상부에 적층되는 제2 구리층(45)을 포함할 수 있다. 여기서 제1 절연층(41)은 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함한다.
본 발명의 바람직한 일 실시예에 따르면, 이 다층기판(4)에 포함되는 코어층(3)은 상술한 미세배선을 포함하는 코어층일 수 있다. 다시 말해, 코어 절연층(31), 이 코어 절연층(31)의 적어도 일면에 상기 배선 패턴을 따라 적층되는 제1 니켈층(33) 및 제1 니켈층(33) 상에 적층되는 제1 구리층(35)을 포함하는 코어층 일 수 있다. 이와 같이 형성되는 코어층의 배선 폭은 20㎛이하로 형성할 수 있으며, 바람직하게는 10 내지 20㎛로 형성할 수 있다.
제2 니켈층도 상술한 제1 니켈층과 같이 세미-에디티브 방식으로 배선을 형성할 수 있으며, 상부에 도전층, 예를 들면 제2 구리층을 더 형성시킬 수 있다. 이와 같이 절연층 상에 니켈층을 시드층으로 하여 구리층을 적층하는 것을 순차적으로 반복하여 더 많은 층수를 가지는 다층기판을 제조할 수 있음은 물론이다. 여기서 제공되는 니켈층의 두께, 인 함량, 절연층과의 결합력 등의 물성에 관한 내용은 상술한 코어층 상의 니켈층에서 설명한 바와 같다.
도 4는 본 발명의 바람직한 일 실시예에 따른 코어층의 제조방법을 나타내는 도면이다. 도 4를 참조하면, 본 발명의 코어층의 제조방법은 (a) 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층을 제공하는 단계를 거친 후, (b) 이 코어 절연층의 적어도 일면에 무전해 도금법에 의하여 제1 니켈층을 형성하는 단계를 포함한다. 여기서 무전해 니켈 도금법은 당해 기술분야의 통상적인 니켈 도금욕에 의하여 도금할 수 있으며, 특별히 제한되지 않는다. 이하 니켈 도금욕의 실시예들에 관하여 설명하지만, 반드시 이에 한정되는 것은 아니다.
또한, 본 발명의 코어층의 제조방법은 무전해 도금법에 의하여 적층된 제1 니켈층 상에 다음과 같은 단계를 더 포함하여 배선을 형성할 수 있다. 즉, (c) 무전해 도금법에 의하여 적층한 제1 니켈층 상에 제1 포토 레지스트층을 적층하는 단계, (d) 제1 포토 레지스트층을 배선 패턴에 상응하도록 노광 및 현상하는 단계, (e) 제1 포토 레지스트층이 적층되지 않은 제1 니켈층 상에 전해 도금법으로 제1 구리층을 형성하는 단계, (f) 제1 포토 레지스트층을 제거하는 단계 및 (g) 상기 제1 니켈층을 에칭하는 단계를 더 포함할 수 있다. 이와 같은 방법에 의하여 코어층에 폭이 10 내지 20㎛인 배선을 형성할 수 있다.
본 발명의 바람직한 일 실시예에 따르면, 니켈염, 차아인산나트륨 및 pH조정제를 포함하는 도금욕으로 니켈층을 형성할 수 있다. 여기서 니켈염은 황산니켈, 염화니켈, 붕불화니켈 및 아미도황산니켈(amidosulfonate)로 이루어진 군으로부터 선택된 하나이상의 화합물을 사용할 수 있으며, 4 내지 250g/L 범위로 포함되는 것이 바람직하다. 니켈염의 농도가 4g/L 이하로 포함되는 경우 소망하는 두께의 도금이 이루어지지 않으며, 도금속도가 저하되어 바람직하지 않고, 250g/L 이상이면 도금속도는 증가되지만 도금액의 분해가 일어나기 쉬워 도금불량이 일어날 우려가 높아지고, 효율성 측면에서도 바람직하지 않다.
또한 이 실시예에서 환원제로 사용되는 차아인산나트륨은 20 내지 700g/L로 포함되는 것이 바람직고, 이는 본 발명에서 0.3 내지 2㎛ 두께의 니켈층을 형성하기에 적합한 농도이다. 차아인산나트륨의 농도가 이 범위 이하이면 반응속도가 느려지고, 이 범위를 넘어서면 소량의 투입만으로도 반응속도가 너무 빨라 도금 용액이 자기분해반응을 일으킬 수 있다. 종래의 구리 무전해 도금의 경우 환원제로 포르말린을 사용하였으나, 이 화합물은 인체에 유해하고 환경오염을 일으키는 주범으로 사용이 제한되고 있다. 이에 반해 본 발명에서는 인체에 무해한 차아인산나트륨을 사용하여 기판을 제조할 수 있다.
또한 pH 조정제는 암모니아수, 염산 및 아세트산로 이루어진 군으로부터 선택되는 하나이상의 화합물을 사용하여 도금욕의 pH가 4 내지 6, 바람직하게는 pH 4.2 내지 4.8이 되도록 조정한다. 이 pH에서 도금의 속도가 빠르면서도 도금이 효과적으로 잘 이루어진다. 예를 들면, 암모니아수를 베이스로 하여 도금을 진행하면서 도금액의 급격한 pH저하를 방지하기 위하여 아세트산을 완충제로 사용할 수 있다.
착화제는 도금속도를 조절하여 도금액이 자기 분해되는 것을 방지하는 역할을 수행하며, 이 실시예에서는 숙신산을 사용하였다. 숙신산의 경우 5 내지 50g/L 농도로 첨가하는 것이 바람직한데, 이 범위 이하인 경우 착화되지 않은 니켈이온의 양이 많아져 도금이 효과적으로 일어나지 않고, 그 범위 이상인 경우 도금액의 안정성은 증가하지만 도금 속도가 저하되어 바람직하지 않다.
이외에 선택적으로 안정제 또는 촉진제와 같은 첨가제를 통상적인 범위에서 사용할 수 있다. 안정제로는 예를 들면, 납염화물(LAT)을 첨가할 수 있는데, 이는 도금 반응속도를 줄여 도금액의 자기분해반응을 억제하는 역활을 하며, 1 내지 3ppm으로 더 첨가할 수 있다. 이 범위 이상으로 안정제를 첨가하면 도금 반응이 멈추어 부분적으로 도금이 되지 않는 문제를 일으킬 수 있고, 이 범위 이하로 안정제를 첨가면 안정제로서의 성능을 발휘하지 못한다. 또한 촉진제로는 예를 들면 불화물 및/또는 황화물(ACT)을 같은 시간에 석출량을 증가시키기 위하여 사용할 수 있는데, 이 경우 1 내지 3ppm 정도로 사용하는 것이 바람직하다. 이 범위 이상 농도를 사용하면 자기분해 반응과 같은 좋지 않은 결과를 보여줄 수 있고, 이 범위 이하 농도에서는 그 효과를 발휘하지 못하기 때문이다.
이러한 도금욕의 온도는 60 내지 90℃에서 절연층을 도금하는 것이 바람직하며, 이 온도범위 이하에서는 도금속도가 느려지고, 이 온도범위 이상에서는 불균일한 석출이 일어날 우려가 높아 바람직하지 않다. 또한 도금 시간은 상술한 소망하는 도금 두께를 형성하기 위해서 1 내지 10분, 바람직하게는 2 내지 4분이면 가능하다. 이 도금시간은 종래의 구리 무전해 도금의 10% 정도밖에 걸리지 않아 기판을 제조하는 총 시간을 줄 일 수 있다.
본 발명의 다른 실시예에 따르면, 니켈 도금욕의 주성분으로 니켈염, 환원제 및 착화제를 포함하고, 여기서 환원제로 40 내지 150g/L 범위로 Na3C6H5O7, NaCO2CH3, 히드라진 또는 수소화붕소화합물 등을 사용하고, 착화제로 40 내지 150g/L 범위로 차아인산나트륨(NaH2PO2)를 사용할 수 있다. 또 여기서 니켈염으로 바람직하게는 황산니켈 또는 염화니켈을 12 내지 220g/L 범위로 포함시킬 수 있다. 또한 안정제로 소량의 PbNO3를 더 포함할 수 있다. 이 방법에 의하는 경우 도금욕의 pH는 산성욕의 경우는 4 내지 6, 알칼리욕의 경우는 8 내지 10의 범위에서 사용하는 것이 바람직하고, 알칼리성 도금욕에서 pH조정제는 암모니아수를 사용할 수 있고, 산성 도금욕에서 pH조정제로 염산을 사용하는 것이 바람직하다.
이와 같은 도금방법에 의하여 인을 5 내지 15중량부 포함하는 니켈층을 형성할 수 있다. 또한 시드층으로서 요구되는 니켈층의 두께는 0.3 내지 2㎛으로 니켈층과 절연층 간의 결합력이 우수하여 종래 구리 시드층보다 얇게 형성될 수 있다. 이는 추후 배선을 형성하는 단계에서 무전해 도금층을 플래시 에칭하여야 하는데, 이 에칭시간을 줄 일 수 있는 효과를 얻을 수 있다. 또한 시드층과 그 위에 형성되는 도전층, 예를 들면 구리층 간의 구성요소가 달라, 니켈만 선택적 에칭이 가능하여 시드층의 언더 컷(under cut)으로 인한 절연층과 도전층 간의 결합력이 약화되는 것을 방지할 수 있다.
또한 니켈층은 절연층과 도전층, 예를 들면 구리층 간에 박막층 역할을 수행하여 도전층을 이루는 금속 또는 금속의 산화물에 의한 수지의 변질을 방지할 수 있고, 이 금속이 수지 내부로 마이그레이션(migration)되어 수지를 변색시켜 절연성을 떨어뜨리거나 도전층과의 결합력을 약화시키는 것을 개선시킬 수 있다.
도 5는 본 발명의 바람직한 일 실시예에 따른 다층기판의 제조방법을 나타내는 도면이다. 도 5를 참조하면, 본 발명의 다층기판은 (a) 코어층에 배선 패턴에 따라 회로를 형성하는 단계, (b) 코어층의 적어도 일면에 에폭시 수지 및 비스말레 이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 제1 절연층을 적층하는 단계, (c) 제1 절연층 상에 무전해 도금법에 의하여 제2 니켈층을 형성하는 단계, (d) 제2 니켈층 상에 제2 포토 레지스트층을 적층하는 단계, (e) 제2 포토 레지스트층을 배선 패턴에 상응하도록 노광 및 현상하는 단계, (f) 제2 니켈층 상에 전해 도금법으로 제2 구리층을 형성하는 단계, (g) 제2 포토 레지스트층을 제거하는 단계 및 (h) 제1 구리층이 적층되지 않은 제1 니켈층을 에칭하는 단계를 거쳐 제조될 수 있다.
바람직한 실시예에 따르면 여기서 코어층은 상술한 본 발명의 코어층의 제조방법에 의하여 제조될 수 있다. 여기서 제2 니켈층을 형성하기 위한 무전해 도금법은 상술한 제1 니켈층의 제조방법이 동일하게 사용될 수 있으며, 이에 대한 구체적인 설명은 생략한다.
당해 기술의 통상적인 범위에서 사용되는 무전해 도금 전처리 과정은 본 발명에서도 제한 없이 사용할 수 있다. 예를 들면, 컨디셔닝(conditioning), 프리딥(pre-dip), 엑셀레이션(acceleration), 환원제처리 등의 전처리 과정을 들 수 있다.
이상에서 본 발명의 무전해 도금방법에 의한 니켈층은 에폭시 수지 및 비스말레이미드 트리아진(bismaleimide triazine resin, BT-resin) 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 절연층에 대하여 적용할 수 있다. 이와 같은 수지들은 주로 경성기판에 사용되는 수지들로 강성을 향상시키기 위하여 첨가제를 많이 함유하고 있어, 특히 도전층과 결합력이 문제가 되어왔다. 이 절연 층은 단일한 종류의 수지만으로 이루어진 경우는 드물며, 같은 에폭시 수지 내에서도 소망하는 물성에 맞추어 다양한 종류의 수지를 혼용하여 사용하는 경우가 대부분이다. 일반적으로 다양한 종류의 에폭시 수지를 혼합하거나, 에폭시 수지를 베이스로 하여 비스말레이드 트리아진 수진을 첨가하여 개질된 에폭시 수지로 사용한다.
이하 구체적인 실시예를 설명하기로 한다.
[실시예]
온도(℃) 로드(dm2/L) 황산니켈(g/L) 차아인산나트륨(g/L) 숙신산(g/L) pH 시간(분)
도금조건 75~90 0.1 내지 1 4 내지 4.8 20 내지 50 5 내지 30 4.2 내지 4.8 2 내지 4
위와 같은 도금욕에서 FR-4(Glass epoxy laminate)에 0.4 내지 1㎛의 니켈 도금층을 형성하는 실험을 3회 반복한 후, 그 밀착력(peel strength)을 측정한 결과를 표 1에 도시하였다. 또한 BT-수지에도 동일한 조건에서 0.4 내지 1㎛의 니켈 도금층을 형성하는 실험을 하고, 밀착력을 측정하여 그 결과를 표 1에 도시하였다. 구리 무전해 도금층에 비하여 밀착력이 모두 우수한 것을 알 수 있었다.
[비교예]
온도(℃) 로드(dm2/L) 황산구리(g/L) 37% 포르말린(ml/L) 수산화나트륨(g/L) pH 시간(분)
도금조건 30~36 0.2 내지 1 8 내지 12 10 내지 30 5 내지 15 12 내지 13 20 내지 30
위와 같은 도금욕에서 실시예와 동일한 수지에 동일한 두께로 도금한 후, 밀착력을 측정한 결과를 표 1에 도시하였다.
[표 1] 밀착력 측정결과 (Kgf/cm)
절연층 구성 FR-4 FR-4 FR-4 BP-수지
시드층 구리층 비교예 1 비교예 2 비교예 3 비교예 4
0.1 0.2 0.5 0.5
니켈층 실시예 1 실시예 2 실시예 3 실시예 4
0.8 0.8 0.9 0.75
도 6 내지 8는 비교예 및 본 발명의 바람직한 일 실시예에 따른 밀착력 측정결과 그래프이다. 도 6의 (a)는 비교예 1에 의하여 제조된 구리층의 밀착력을 측정한 그래프이고, 도 6의 (b)는 실시예 1에 의하여 제조된 니켈층의 밀착력을 측정한 그래프이다. 도 7의 (a)는 비교예 2에 의하여 제조된 구리층의 밀착력을 측정한 그래프이고, 도 7의 (b)는 실시예 2에 의하여 제조된 니켈층의 밀착력을 측정한 그래프이다. 도 8의 (a)는 비교예 4에 의하여 제조된 구리층의 밀착력을 측정한 그래프이고, 도 8의 (b)는 실시예 4에 의하여 제조된 니켈층의 밀착력을 측정한 그래프이다.
도 6 내지 8의 각 (b) 그래프 결과에서도 알 수 있는 바와 같이 절연층과 니켈층과의 결합력은 0.7 내지 0.9kgf/cm이고, 절연층과 구리층과의 결합력에 비하여 0.5배 내지 5배, 특히, 에폭시 수지를 절연층으로 하는 경우에는 3 내지 5배의 밀착력이 향상되는 것을 알 수 있었다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명은 시드층(seed layer)으로 니켈층을 포함하여 코어 절연층과 도전층, 예를 들면 구리층과의 결합력을 향상시켜 세미-에디티브 방식으로 미세한 내부 회로를 형성할 수 있는 코어층 및 이의 제조방법을 제공한다. 또한, 종래의 무전해 구리도금에 비하여 도금시간이 10%정도에 불과하고, 더 얇은 무전해 니켈 도금층을 형성할 수 있고, 플래시 에칭(flash etching) 시 니켈만 선택적으로 에칭시킬 수 있어, 에칭시간을 줄일 수 있고 언더 컷(under cut)의 발생위험을 줄일 수 있는 코어층 및 이의 제조방법을 제공한다.
또한, 본 발명 코어층에서뿐만 아니라 프리프레그와 같은 절연층과 도전층, 예를 들면 구리층과의 결합력을 향상시켜 미세배선을 형성할 수 있고, 도금시간과 도금 두께를 줄일 수 있으며, 플래시 에칭 시 선택적으로 에칭시킬 수 있어, 에칭시간을 줄이고 언더 컷의 발생위험을 줄일 수 있는 다층기판 및 이의 제조방법을 제공한다.
또한, 본 발명의 코어층에 직접 미세배선을 형성할 수 있어 적층되는 기판의 층수를 줄이고, 형성되는 무전해 니켈 도금층의 두께를 줄일 수 있어 기판의 박판화가 가능하고, 생산성을 향상시킬 수 있고, 원가를 절감할 수 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다. 또한, 본 발명은 무전해 구리도금액의 환원제로 사용되는 포르말린의 소비를 억제하고, 차아인산나트륨를 사용하므로 인체에 무해하고 환경오염을 줄일 수 있으며, 도금시간을 종래의 10%로 줄일 수 있어 원가절감효과가 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다.
또한, 니켈층은 절연층과 도전층, 예를 들면 구리층 간에 박막층 역할을 수행하여 도전층을 이루는 금속 또는 금속의 산화물에 의한 수지의 변질을 방지할 수 있고, 이 금속이 수지 내부로 마이그레이션(migration)되어 수지를 변색시켜 절연성을 떨어뜨리거나 도전층과의 결합력을 약화시키는 것을 개선할 수 있는 코어층, 다층기판 및 이들의 제조방법을 제공한다.

Claims (42)

  1. 에폭시 수지 및 비스말레이미드 트리아진 수지(bismaleimide triazine resin)로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층; 및
    상기 코어 절연층의 적어도 일면에 두께 0.3 내지 2㎛로 적층되고, 인(P)을 포함하는 제1 니켈층;
    을 포함하는 코어층.
  2. 청구항 1에 있어서,
    상기 코어 절연층은 유리섬유를 보강재를 더 포함하는 코어층.
  3. 청구항 1에 있어서,
    상기 제1 니켈층은 무전해 도금법에 의하여 적층되는 코어층.
  4. 청구항 1에 있어서,
    상기 제1 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함하는 코어층.
  5. 청구항 1에 있어서,
    상기 코어 절연층과 상기 제1 니켈층의 결합력은 0.7 내지 0.9kgf/cm인 코어층.
  6. 청구항 1에 있어서,
    상기 제1 니켈층 상에 적층되는 제1 구리층을 더 포함하는 코어층.
  7. 배선 패턴에 따라 내부회로가 형성된 코어층;
    상기 코어층 상에 형성된 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 제1 절연층;
    상기 제1 절연층 상에 상기 배선 패턴을 따라 두께 0.3 내지 2㎛로 적층되고, 인(P)을 포함하는 제2 니켈층; 및
    상기 제2 니켈층의 상부에 적층되는 제2 구리층;
    을 포함하는 다층기판.
  8. 청구항 7에 있어서,
    상기 코어층은 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층;
    상기 코어 절연층의 적어도 일면에 상기 배선 패턴을 따라 두께 0.3 내지 2㎛로 적층되고, 인(P)을 포함하는 제1 니켈층; 및
    상기 제1 니켈층의 상에 적층되는 제1 구리층을 포함하는 것인 다층기판.
  9. 청구항 8에 있어서,
    상기 제1 니켈층 및 상기 제1 구리층의 배선 폭은 10 내지 20㎛인 다층기판.
  10. 청구항 7에 있어서,
    상기 제2 니켈층은 무전해 도금법에 의하여 적층되는 다층기판.
  11. 청구항 7에 있어서,
    상기 제2 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함하는 다층기판.
  12. 청구항 7에 있어서,
    상기 제1 절연층과 상기 제2 니켈층의 결합력은 0.7 내지 0.9kgf/cm인 다층 기판.
  13. 청구항 7에 있어서,
    상기 제2 니켈층 및 제2 구리층의 폭은 10 내지 20㎛인 다층기판.
  14. 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 코어 절연층을 제공하는 단계; 및
    상기 코어 절연층의 적어도 일면에 무전해 도금법에 의하여 제1 니켈층을 형성하는 단계를 포함하는 코어층의 제조방법.
  15. 청구항 14에 있어서,
    상기 무전해 도금법은 니켈염, 차아인산나트륨 및 pH조정제를 포함하는 도금욕으로 도금하는 코어층의 제조방법.
  16. 청구항 15에 있어서,
    상기 니켈염은 황산니켈, 염화니켈, 붕불화니켈 및 아미도황산니켈 (amidosulfonate)로 이루어진 군으로부터 선택된 하나이상의 화합물인 코어층의 제조방법.
  17. 청구항 15에 있어서,
    상기 니켈염은 4 내지 250g/L로 포함되는 코어층의 제조방법.
  18. 청구항 15에 있어서,
    상기 차아인산나트륨은 20 내지 700g/L로 포함되는 코어층의 제조방법.
  19. 청구항 15에 있어서,
    상기 pH 조정제는 암모니아수, 염산 및 아세트산로 이루어진 군으로부터 선택되는 하나이상의 화합물인 코어층의 제조방법.
  20. 청구항 15에 있어서,
    상기 도금욕의 pH가 4 내지 6인 코어층의 제조방법.
  21. 청구항 15에 있어서,
    상기 도금욕은 착화제를 더 포함하는 코어층의 제조방법.
  22. 청구항 21에 있어서,
    상기 착화제는 숙신산이고, 상기 숙신산은 5 내지 50g/L로 포함되는 코어층의 제조방법.
  23. 청구항 15에 있어서,
    상기 도금욕의 온도는 60 내지 90℃인 코어층의 제조방법.
  24. 청구항 15에 있어서,
    상기 무전해 도금은 1 내지 10분 동안 수행하는 코어층의 제조방법.
  25. 청구항 14에 있어서,
    상기 제1 니켈층의 두께는 0.3 내지 2㎛인 코어층의 제조방법.
  26. 청구항 14에 있어서,
    상기 제1 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함하는 코어층의 제조방법.
  27. 청구항 14에 있어서,
    상기 제1 니켈층 상에 제1 포토 레지스트층을 적층하는 단계;
    상기 제1 포토 레지스트층을 배선 패턴에 상응하도록 노광 및 현상하는 단계;
    상기 제1 니켈층 상에 전해 도금법으로 제1 구리층을 형성하는 단계;
    상기 제1 포토 레지스트층을 제거하는 단계; 및
    상기 제1 니켈층을 에칭하는 단계를 더 포함하는 코어층의 제조방법.
  28. 청구항 27에 있어서,
    상기 제1 니켈층 및 상기 제1 구리층의 배선 폭은 10 내지 20㎛인 코어층의 제조방법.
  29. 코어층에 배선 패턴에 따라 회로를 형성하는 단계;
    상기 코어층의 적어도 일면에 에폭시 수지 및 비스말레이미드 트리아진 수지로 이루어진 군으로부터 선택되는 하나이상의 수지를 포함하는 제1 절연층을 적층하는 단계;
    상기 제1 절연층 상에 무전해 도금법에 의하여 제2 니켈층을 형성하는 단계;
    상기 제2 니켈층 상에 제2 포토 레지스트층을 적층하는 단계;
    상기 제2 포토 레지스트층을 배선 패턴에 상응하도록 노광 및 현상하는 단계;
    상기 제2 니켈층 상에 전해 도금법으로 제2 구리층을 형성하는 단계;
    상기 제2 포토 레지스트층을 제거하는 단계; 및
    상기 제1 니켈층을 에칭하는 단계를 더 포함하는 다층기판의 제조방법.
  30. 청구항 29에 있어서,
    상기 코어층은 상기 청구항 27 또는 28의 상기 코어층의 제조방법에 의하여 제조된 코어층인 다층기판의 제조방법.
  31. 청구항 29에 있어서,
    상기 무전해 도금법은 니켈염, 차아인산나트륨 및 pH조정제를 포함하는 도금욕으로 도금하는 다층기판의 제조방법.
  32. 청구항 31에 있어서,
    상기 니켈염은 황산니켈, 염화니켈, 붕불화니켈 및 아미도황산니켈(amidosulfonate)로 이루어진 군으로부터 선택된 하나이상의 화합물인 다층기판의 제조방법.
  33. 청구항 31에 있어서,
    상기 니켈염은 4 내지 250g/L로 포함되는 다층기판의 제조방법.
  34. 청구항 31에 있어서,
    상기 차아인산나트륨은 20 내지 700g/L로 포함되는 다층기판의 제조방법.
  35. 청구항 31에 있어서,
    상기 pH 조정제는 암모니아수, 염산 및 아세트산로 이루어진 군으로부터 선 택되는 하나이상의 화합물인 다층기판의 제조방법.
  36. 청구항 31에 있어서,
    상기 도금욕의 pH가 4 내지 6인 다층기판의 제조방법.
  37. 청구항 31에 있어서,
    상기 도금욕은 착화제를 더 포함하는 다층기판의 제조방법.
  38. 청구항 31에 있어서,
    상기 착화제는 숙신산이고, 상기 숙신산은 5 내지 50g/L로 포함되는 다층기판의 제조방법.
  39. 청구항 31에 있어서,
    상기 도금욕의 온도는 60 내지 90℃인 다층기판의 제조방법.
  40. 청구항 31에 있어서,
    상기 무전해 도금은 1 내지 10분 동안 수행하는 다층기판의 제조방법.
  41. 청구항 29에 있어서,
    상기 제2 니켈층의 두께는 0.3 내지 2㎛인 다층기판의 제조방법.
  42. 청구항 29에 있어서,
    상기 제2 니켈층은 전체 100중량부에 대하여 인을 5 내지 15중량부로 더 포함하는 다층기판의 제조방법
KR1020060018241A 2006-02-24 2006-02-24 니켈층을 포함하는 기판 및 이의 제조방법 KR100717909B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060018241A KR100717909B1 (ko) 2006-02-24 2006-02-24 니켈층을 포함하는 기판 및 이의 제조방법
CNA2007100795136A CN101026927A (zh) 2006-02-24 2007-02-16 包括镍层的芯板、多层板及其制造方法
US11/708,577 US20070201214A1 (en) 2006-02-24 2007-02-21 Core board comprising nickel layer, multilayer board and manufacturing method thereof
JP2007044065A JP4782712B2 (ja) 2006-02-24 2007-02-23 多層基板およびその製造方法
US12/805,371 US20100291488A1 (en) 2006-02-24 2010-07-27 Manufacturing method for multilayer core board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018241A KR100717909B1 (ko) 2006-02-24 2006-02-24 니켈층을 포함하는 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR100717909B1 true KR100717909B1 (ko) 2007-05-14

Family

ID=38270668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018241A KR100717909B1 (ko) 2006-02-24 2006-02-24 니켈층을 포함하는 기판 및 이의 제조방법

Country Status (4)

Country Link
US (2) US20070201214A1 (ko)
JP (1) JP4782712B2 (ko)
KR (1) KR100717909B1 (ko)
CN (1) CN101026927A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241639B1 (ko) 2010-10-19 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084261A1 (en) * 2008-10-07 2010-04-08 China Institute Of Technology Method for fabricating polymeric wavelength filter
CN102548184A (zh) * 2010-12-30 2012-07-04 北大方正集团有限公司 一种多层电路板及其制作方法
CN102548254A (zh) * 2010-12-30 2012-07-04 北大方正集团有限公司 芯片载体的无核制作方法
US9418937B2 (en) 2011-12-09 2016-08-16 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
CN105828533A (zh) * 2016-05-06 2016-08-03 广东利尔化学有限公司 化学镀镍磷合金溶液及其应用在印制线路板上沉积镍磷合金的方法
CN109788658B (zh) * 2017-11-15 2021-10-19 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203394A (ja) * 1989-12-29 1991-09-05 Hitachi Chem Co Ltd 金属薄層付絶縁基板の製造法及びその金属薄層付絶縁基板を使用した配線板の製造法
JP2002043745A (ja) * 2000-07-21 2002-02-08 Hitachi Cable Ltd 配線基板及びそれを用いた半導体装置
JP2004158672A (ja) * 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板の製造方法
KR20040094375A (ko) * 2003-04-30 2004-11-09 멧쿠 가부시키가이샤 동 표면의 대수지 접착층

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650708A (en) * 1970-03-30 1972-03-21 Hooker Chemical Corp Metal plating of substrates
US3642584A (en) * 1970-06-19 1972-02-15 Hooker Chemical Corp Process for metal plating of substrates
US3808576A (en) * 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
US3925578A (en) * 1971-07-29 1975-12-09 Kollmorgen Photocircuits Sensitized substrates for chemical metallization
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
JPS5219875B2 (ko) * 1974-02-07 1977-05-31
US4020225A (en) * 1975-02-07 1977-04-26 Maruzen Oil Co. Ltd. Metal clad laminate composed of flame resistant thermosetting resin composition
JPS5712592A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Method of metallizing sic board
US4541882A (en) * 1981-04-14 1985-09-17 Kollmorgen Technologies Corporation Process for the manufacture of substrates to interconnect electronic components and articles made by said process
US4602318A (en) * 1981-04-14 1986-07-22 Kollmorgen Technologies Corporation Substrates to interconnect electronic components
US4520046A (en) * 1983-06-30 1985-05-28 Learonal, Inc. Metal plating on plastics
JPS60137092A (ja) * 1983-12-19 1985-07-20 株式会社東芝 回路基板の製造方法
US4826736A (en) * 1985-06-14 1989-05-02 Sumitomo Special Metals Co., Ltd. Clad sheets
US4725693A (en) * 1986-09-08 1988-02-16 Arvey Corporation Power cable and laminate providing moisture barrier for power cable
US4950553A (en) * 1987-02-24 1990-08-21 Polyonics Corporation Thermally stable dual metal coated laminate products made from polyimide film
US4994329A (en) * 1988-11-15 1991-02-19 Aisin Seiki Kabushiki Kaisha Article having nickel plated film comprising a varying content of phosphorus
US5124192A (en) * 1989-11-15 1992-06-23 General Electric Company Plastic mold structure and method of making
JPH049498A (ja) * 1990-04-26 1992-01-14 Nkk Corp 優れた剥離性および高い硬度を有するニツケル‐燐合金めつき金属板およびその製造方法
JPH049499A (ja) * 1990-04-26 1992-01-14 Nkk Corp 優れた剥離性および高い硬度を有するめつき金属板
JPH05304367A (ja) * 1992-04-28 1993-11-16 Murata Mfg Co Ltd 多層配線板の製造方法
US5461202A (en) * 1992-10-05 1995-10-24 Matsushita Electric Industrial Co., Ltd. Flexible wiring board and its fabrication method
JPH06177511A (ja) * 1992-12-02 1994-06-24 Ibiden Co Ltd プリント配線板
DE69407467T2 (de) * 1993-04-12 1998-04-16 Ibiden Co Ltd Harzzusammensetzungen und diese verwendende Leiterplatten
JPH07297543A (ja) * 1994-04-25 1995-11-10 Sumitomo Metal Mining Co Ltd プリント配線板用金属被覆ガラスエポキシ樹脂基板
JP3615033B2 (ja) * 1997-01-09 2005-01-26 住友金属鉱山株式会社 2層フレキシブル基板の製造方法
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP2000059031A (ja) * 1998-08-07 2000-02-25 Nippon Carbide Ind Co Inc プリント配線板及びその製造方法
KR100855528B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6316097B1 (en) * 1998-09-28 2001-11-13 Seagate Technology Llc Electroless plating process for alternative memory disk substrates
US6685990B1 (en) * 1999-04-20 2004-02-03 Seagate Technology Llc Nodule-free electroless nip plating
JP3721011B2 (ja) * 1999-06-28 2005-11-30 日立マクセル株式会社 情報記録媒体及びそれを用いた磁気記憶装置、光磁気記憶装置
US6296949B1 (en) * 1999-09-16 2001-10-02 Ga-Tek Inc. Copper coated polyimide with metallic protective layer
JP3450238B2 (ja) * 1999-11-04 2003-09-22 Necエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001234020A (ja) * 2000-02-21 2001-08-28 Hitachi Ltd 樹脂組成物、該樹脂組成物を用いた接着フィルム、金属箔付き接着フィルム、配線基板及び実装構造体
JP3670928B2 (ja) * 2000-04-12 2005-07-13 アルプス電気株式会社 交換結合膜と、この交換結合膜を用いた磁気抵抗効果素子、ならびに前記磁気抵抗効果素子を用いた薄膜磁気ヘッド
JP2002190108A (ja) * 2000-10-13 2002-07-05 Fuji Electric Co Ltd 磁気記録媒体およびその製造方法
DE10054544A1 (de) * 2000-11-01 2002-05-08 Atotech Deutschland Gmbh Verfahren zum chemischen Metallisieren von Oberflächen
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
US7140103B2 (en) * 2001-06-29 2006-11-28 Mitsubishi Gas Chemical Company, Inc. Process for the production of high-density printed wiring board
US6696910B2 (en) * 2001-07-12 2004-02-24 Custom One Design, Inc. Planar inductors and method of manufacturing thereof
EP1453364A4 (en) * 2001-07-18 2007-01-17 Ajinomoto Kk FILM FOR CIRCUIT BOARD
TW554069B (en) * 2001-08-10 2003-09-21 Ebara Corp Plating device and method
JP2003110209A (ja) * 2001-10-02 2003-04-11 Matsushita Electric Ind Co Ltd 電子部品
KR20070073998A (ko) * 2002-03-05 2007-07-10 히다치 가세고교 가부시끼가이샤 수지 부착 금속박, 금속 피복 적층판, 그를 이용한 프린트배선판 및 그의 제조 방법
JP2004190102A (ja) * 2002-12-12 2004-07-08 Shinko Electric Ind Co Ltd 金属膜形成方法、半導体装置及び配線基板
WO2004086493A1 (ja) * 2003-03-25 2004-10-07 Fujitsu Limited 電子部品搭載基板の製造方法
JP2005044990A (ja) * 2003-07-22 2005-02-17 Sony Corp 多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法
US7314650B1 (en) * 2003-08-05 2008-01-01 Leonard Nanis Method for fabricating sputter targets
US7494925B2 (en) * 2004-02-23 2009-02-24 Micron Technology, Inc. Method for making through-hole conductors for semiconductor substrates
US7082684B2 (en) * 2004-08-04 2006-08-01 Palo Alto Research Center Incorporated Intermetallic spring structure
KR100619348B1 (ko) * 2004-09-21 2006-09-12 삼성전기주식회사 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR100975904B1 (ko) * 2005-06-27 2010-08-16 가부시키가이샤 아드반테스트 콘택터, 그 콘택터를 구비한 콘택트 스트럭처, 프로브카드, 시험 장치, 콘택트 스트럭처 제조방법, 및 콘택트스트럭처 제조장치
WO2007003223A1 (en) * 2005-07-04 2007-01-11 Freescale Semiconductor, Inc. Method and apparatus for forming a noble metal layer, notably on inlaid metal features
KR100643928B1 (ko) * 2005-08-29 2006-11-10 삼성전기주식회사 이원화된 내층 구조를 가진 인쇄회로기판
US20080239684A1 (en) * 2007-04-02 2008-10-02 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203394A (ja) * 1989-12-29 1991-09-05 Hitachi Chem Co Ltd 金属薄層付絶縁基板の製造法及びその金属薄層付絶縁基板を使用した配線板の製造法
JP2002043745A (ja) * 2000-07-21 2002-02-08 Hitachi Cable Ltd 配線基板及びそれを用いた半導体装置
JP2004158672A (ja) * 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板の製造方法
KR20040094375A (ko) * 2003-04-30 2004-11-09 멧쿠 가부시키가이샤 동 표면의 대수지 접착층

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241639B1 (ko) 2010-10-19 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
CN101026927A (zh) 2007-08-29
US20070201214A1 (en) 2007-08-30
US20100291488A1 (en) 2010-11-18
JP2007227937A (ja) 2007-09-06
JP4782712B2 (ja) 2011-09-28

Similar Documents

Publication Publication Date Title
KR100717909B1 (ko) 니켈층을 포함하는 기판 및 이의 제조방법
KR101570331B1 (ko) 다층 인쇄 배선 기판
KR101082729B1 (ko) 절연 수지 조성물의 제조 방법, 절연 수지 조성물, 다층배선판 및 그의 제조 방법
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
KR20080028819A (ko) 대 수지 접착층 및 이를 이용한 적층체의 제조 방법
US9516764B2 (en) Method for manufacturing multilayer wiring substrate
KR20140007751A (ko) 프린트 배선판
KR100872524B1 (ko) 리지드·플렉스 프린트 배선판의 제조방법
JP2010153628A (ja) 多層配線基板の製造方法
JP4760932B2 (ja) 多層配線板用の絶縁樹脂フィルム、多層配線板用の銅箔付絶縁樹脂フィルム、及びこれらを用いた多層配線板
US9402318B2 (en) Printed wiring board
JP4300890B2 (ja) 多層配線板の製造方法
JP5051443B2 (ja) 多層配線基板の製造方法
KR102149800B1 (ko) 인쇄회로기판용 적층재, 이를 이용한 인쇄회로기판 및 그 제조 방법
KR20110004588A (ko) 인쇄회로기판 및 그 제조방법
KR20180003700A (ko) 시인성이 향상된 표면처리동박 및 그의 제조방법
KR20070077822A (ko) 다층 인쇄회로기판 및 그 제작방법
JP2005171318A (ja) プリント配線板とプリント配線板の製造方法
US20120090172A1 (en) Method of manufacturing printed circuit boad
JPS60241291A (ja) 印刷配線板の製造方法
JP2004196983A (ja) ハロゲンフリーの絶縁樹脂組成物を用いた接着シート及びプリント配線板の製造方法
JPH07235766A (ja) 内層用配線板の銅回路の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee