KR100716865B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100716865B1
KR100716865B1 KR1020010045711A KR20010045711A KR100716865B1 KR 100716865 B1 KR100716865 B1 KR 100716865B1 KR 1020010045711 A KR1020010045711 A KR 1020010045711A KR 20010045711 A KR20010045711 A KR 20010045711A KR 100716865 B1 KR100716865 B1 KR 100716865B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
thermoelectric element
substrate
type
metal pattern
Prior art date
Application number
KR1020010045711A
Other languages
English (en)
Other versions
KR20030011159A (ko
Inventor
은영효
하선호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010045711A priority Critical patent/KR100716865B1/ko
Publication of KR20030011159A publication Critical patent/KR20030011159A/ko
Application granted granted Critical
Publication of KR100716865B1 publication Critical patent/KR100716865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 반도체칩에서 발생하는 열을 열전소자를 이용하여 외부로 신속하게 방출할 수 있도록, 대략 판상의 섭스트레이트와; 상기 섭스트레이트의 상면에 접착수단으로 접착된 반도체칩과; 다수의 N형 소자 및 P형 소자가 일정거리 이격된 채 순차적으로 배열되어 있고, 인접한 N형 소자 및 P형 소자는 하면이 금속패턴으로 연결되어 냉각부를 이루고, 상기 P형 소자와 인접한 다른 N형 소자의 상면도 금속패턴으로 연결되어 발열부를 이루며, 상기 반도체칩의 상면에 접착수단으로 접착된 열전소자와; 상기 반도체칩과 섭스트레이트 및 상기 열전소자의 금속패턴과 섭스트레이트를 전기적으로 상호 연결하는 도전성와이어와; 상기 반도체칩, 열전소자, 섭스트레이트 및 도전성와이어가 외부로부터 보호되도록 봉지재로 봉지되어 형성된 봉지부를 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지{Semiconductor package}
도1은 종래의 통상적인 반도체패키지를 도시한 단면도이다.
도2a는 본 발명에 의한 반도체패키지를 도시한 단면도이고, 도2b는 열전소자의 작동 원리를 도시한 설명도이며, 도2c는 열전소자의 발열부에 냉각팬이 장착된 상태를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 본 발명에 의한 반도체패키지
2; 섭스트레이트(Substrate) 4a,4b; 접착수단
6; 반도체칩 8; 입출력패드
10; 열전소자 11; N형 소자
12; P형 소자 13; 금속패턴
14; 본드핑거(Bond Finger) 15; 절연체
20; 도전성와이어(Wire) 30; 봉지부
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 반도체칩에 서 발생하는 열을 열전소자를 이용하여 외부로 신속하게 방출할 수 있는 반도체패키지에 관한 것이다.
통상적인 종래의 반도체패키지(100')는 도1에 도시된 바와 같이 섭스트레이트(2') 상면에 반도체칩(6')이 접착수단(4a')으로 접착되고, 상기 반도체칩(6')의 입출력패드(8')와 섭스트레이트(2')는 도전성와이어(20')로 연결되며, 상기 반도체칩(6') 및 도전성와이어(20')는 봉지재로 감싸여져 봉지부(30')가 형성된 형태를 한다.
이러한 반도체패키지는 상술한 바와 같이 전기에 의해 작동하는 반도체칩을 구성요소로 하고 있으며, 상기 반도체칩이 다기능화, 고성능화 및 고속화됨에 따라, 상기 반도체칩 또는 반도체패키지에서 발생하는 열은 증가하고 있는 추세에 있다.
따라서, 종래에는 상기와 같이 반도체칩에서 발생하는 열을 외부로 신속히 방출하기 위해 상기 반도체칩, 섭스트레이트 또는 봉지부의 일면에 그 반도체칩보다 크기 또는 부피가 더 큰 금속으로 된 히트싱크 또는 히트슬러그를 장착하고 있다.
그러나, 상기와 같은 히트싱크 등은 그 크기 또는 부피에 물리적 한계가 있음으로써 반도체칩으로부터 발생되는 열의 방출에도 한계가 있는 단점이 있다.
특히 고열을 발산하는 CPU(Central Processing Unit) 또는 DSP(Digital Signal Processor)의 경우에는 상기 히트싱크 등이 수백도 이상까지 가열되는 경우도 있어, CPU 등이 기능을 정지하거나 또는 전기적 성능이 대폭 저하되기도 한다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 반도체칩의 일면에 열전소자를 접촉시켜 적극적으로 반도체칩의 열을 외부로 신속히 방출시킬 수 있는 반도체패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 판상의 섭스트레이트와; 상기 섭스트레이트의 상면에 접착수단으로 접착된 반도체칩과; 다수의 N형 소자 및 P형 소자가 일정거리 이격된 채 순차적으로 배열되어 있고, 인접한 N형 소자 및 P형 소자는 하면이 금속패턴으로 연결되어 냉각부를 이루고, 상기 P형 소자와 인접한 다른 N형 소자의 상면도 금속패턴으로 연결되어 발열부를 이루며, 상기 반도체칩의 상면에 접착수단으로 접착된 열전소자와; 상기 반도체칩과 섭스트레이트 및 상기 열전소자의 금속패턴과 섭스트레이트를 전기적으로 상호 연결하는 도전성와이어와; 상기 반도체칩, 열전소자, 섭스트레이트 및 도전성와이어가 외부로부터 보호되도록 봉지재로 봉지되어 형성된 봉지부를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 열전소자는 상기 발열부의 상면에 냉각팬이 더 부착될 수 있다.
또한, 상기 열전소자는 상기 도전성와이어에 의해 N형 소자에서 P형 소자 방향으로 직류전원이 공급된다.
또한, 상기 열전소자는 발열부가 봉지재 외측으로 노출되도록 함이 바람직하 다.
상기 열전소자는 Bi2Te3계 또는 PbTe계중 어느 하나를 이용함이 바람직하다.
더불어, 상기 섭스트레이트는 리드프레임, 인쇄회로기판 또는 써킷테이프 중 어느 하나가 이용될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면 반도체칩의 일면에 열전소자를 부착하고, 상기 열전소자에 직류전원을 공급함으로써, 상기 반도체칩과 열전소자 사이에 냉각부가 형성되도록 함으로써, 상기 반도체칩에서 발생되는 열이 신속히 제거되는 장점이 있다.
더불어, 상기 열전소자의 발열부에 냉각팬을 장착한 경우에는, 상기 냉각부의 온도를 대략 -40℃까지도 낮출 수 있어 상기 반도체패키지의 방열성능이 월등히 향상된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에 의한 반도체패키지(100)를 도시한 단면도이고, 도2b는 열전소자(10)의 작동 원리를 도시한 설명도이며, 도2c는 열전소자(10)의 발열부에 냉각팬이 장착된 또다른 반도체패키지(101)를 도시한 단면도이다.
도시된 바와 최하단에는 대략 판상의 섭스트레이트(2)가 위치되어 있다. 상기 섭스트레이트(2)는 통상의 리드프레임, 인쇄회로기판, 써킷테이프 또는 써킷필름 등이 가능하며, 여기서 특정한 종류로 한정하는 것은 아니다.
상기 섭스트레이트(2)의 상면 중앙에는 반도체칩(6)이 접착수단(4a)으로 접착되어 있으며, 상기 반도체칩(6)의 상면 내주연에는 다수의 입출력패드(8)가 형성되어 있다.
이어서, 상기 반도체칩(6)의 상면 즉, 입출력패드(8)와 중첩되지 않는 반도체칩(6)의 상면에는 접착수단(4b)으로 대략 판상의 열전소자(10)가 접착되어 있다.
도2b를 참조하면, 상기 열전소자(10)는 도면의 우측에서 좌측 방향으로 다수의 N형 소자(11)와 P형 소자(12)가 일정 거리 이격된 채 순차적으로 배열되어 있다. 즉, 도면에서는 하나의 N형 소자(11) 및 P형 소자(12)가 한쌍을 이루며, 총 3쌍이 같은 평면에 순차적으로 위치되어 있다. 여기서 상기 N형 소자(11) 및 P형 소자(12)의 개수는 반도체칩(6)의 상면 면적에 따라 임의로 조정 가능하다.
또한, 상기 한쌍의 N형 소자(11)와 P형 소자(12)의 하면은 금속패턴(13)으로 연결되어 있고, 상기 P형 소자(12) 상면 및 그것과 인접하는 다른쌍의 N형 소자(11) 상면도 금속패턴(13)으로 연결되어 있다.
상기 N형 소자(11) 및 P형 소자(12)의 상면 또는 하면과 접속되는 금속패턴(13)은 바람직하기로 전기 전도도가 우수한 구리(Cu)를 이용한다. 또한, 상기 접속 수단은 통상적인 솔더(Solder)를 이용할 수 있다.
물론, 최외측의 N형 소자(11) 및 P형 소자(12)의 상면에는 차후 도전성와이어(20)가 연결될 수 있도록 금속패턴이 연결되어 있으며, 여기서는 이를 본드핑거(14)로 정의한다.
한편, 상기 N형 소자(11) 및 P형 소자(12) 사이에는 절연체(15)가 형성되어 소자간을 격리시킴과 동시에 일정한 형태를 유지할 수 있도록 되어 있다.
여기서, 상기 N형 소자(11) 및 P형 소자(12)는 반도체칩(6)에서 발생하는 고온에서 충분히 견딜 수 있는 Bi2Te3계 또는 PbTe계중 어느 하나를 이용함이 바람직하다.
또한, 여기서, 상기 열전소자(10)의 하면은 흡열 반응을 함으로 냉각부로 정의하고, 상기 열전소자(10)의 상면은 발열 반응을 함으로 발열부로 정의한다.
계속해서, 상기 반도체칩(6)의 입출력패드(8)와 섭스트레이트(2)는 골드와이어, 알루미늄와이어와 같은 도전성와이어(20)로 본딩되어 있다. 또한, 상기 열전소자(10)의 최외곽에 형성된 본드핑거(14)도 섭스트레이트(2)에 도전성와이어(20) 등으로 본딩되어 있다.
여기서, 상기 열전소자(10)는 도면중 우측의 본드핑거(14) + 직류전원이 연결되도록 하고, 도면중 좌측의 본드핑거(14)에 - 직류전원이 연결되도록 한다. 즉, 전류의 방향이 N형 소자(11)에서 P형 소자(12)쪽으로 향하도록 한다.
마지막으로, 상기 반도체칩(6), 열전소자(10), 섭스트레이트(2) 및 도전성와이어(20)는 외부 환경으로부터 보호되도록 봉지재로 봉지되어 일정 형태의 봉지부(30)가 형성되어 있다.
여기서, 상기 열전소자(10)는 그 효율을 극대화하기 위해 그 상면(발열부)이 상기 봉지부(30) 외측으로 노출되도록 함이 바람직하다.
또한, 도2c의 반도체패키지(101)와 같이 상기 열전소자(10)의 효율을 더욱 극대화하기 위해 상기 열전소자(10)의 상면에는 모터(42)에 의해 회전되도록 팬(41)이 장착된 냉각팬(40)이 더 부착될 수도 있다. 즉, 상기와 같이 열전소자(10)의 상면에 냉각팬(40)을 장착하여 열전소자(10)의 발열부에서 발생되는 열을 외부로 신속히 방출함으로써, 상기 열전소자(10)의 냉각부가 더워지지 않아 그 효율이 더욱 향상된다.
이러한 구성을 하는 본 발명에 의한 반도체패키지의 작용을 설명하면 다음과 같다.
먼저, 반도체칩(6)의 입출력패드(8)는 도전성와이어(20)에 의해 섭스트레이트(2)에 연결되어 있음으로써, 상기 반도체칩(6)의 시그널 및 그라운드는 입출력패드(8), 도전성와이어(20) 및 섭스트레이트(2)를 통하여 마더보드(도시되지 않음)에 전달된다. 또한, 마더보드로부터의 시그널 및 파워 등은 섭스트레이트(2), 도전성와이어(20) 및 입출력패드(8)를 통하여 반도체칩(6)에 전달된다.
또한, 상기 열전소자(10)는 마더보드, 섭스트레이트(2), 도전성와이어(20) 및 본드핑거(14)를 통하여 소정의 직류 전원을 공급받는다. 이때, 상술한 바와 같이 직류 전원의 방향은 N형 소자(11)에서 P형 소자(12)쪽으로 흐르도록 되어 있다.
따라서, 양단면이 연결된 두 다른 금속에 전기적 부하를 걸면 금속의 각기 다른 양단면에서 발열과 냉각이 동시에 일어난다는 펠티에(Peltier) 효과에 의해, 상기 열전소자(10)의 하면(냉각부)에서는 냉각 현상이 발생하고, 상기 열전소자(10)의 상면(발열부)에서는 발열 반응이 일어난다.
결국, 상기와 같이 반도체칩(6)의 상면에 접촉된 열전소자(10)의 하면에서 냉각 반응이 일어나므로, 상기 반도체칩(6)에서 발생되는 열이 상쇄되어 상기 반도 체칩(6)을 저온의 상태로 유지할 수 있게 된다.
더불어, 상술한 바와같이 상기 열전소자(10)의 상면 즉, 발열부를 봉지부(30) 외측으로 노출시키게 되면, 대류 현상에 의해 상기 발열부의 열이 외부로 신속히 방출됨으로써, 상기 열전소자(10)의 기능 저하를 방지할 수 있게 된다.
또한, 상술한 바와 같이 상기 열전소자(10)의 상면에 냉각팬(40)을 장착하게 되면, 상기 열전소자(10)의 기능 저하 문제는 거의 발생하지 않게 되며, 따라서 반도체칩(6)의 방열 성능을 더욱 효과적으로 향상시킬 수 있게 된다. 일례로, 상기와 같이 열전소자(10)의 발열부에 냉각팬(40)을 장착한 경우에는, 상기 냉각부의 온도를 대략 -40℃까지도 낮출 수 있다. 그러나, 이러한 온도는 오히려 상기 열전소자(10)와 반도체칩(6) 사이의 계면에 이슬현상을 유발할 수 있으므로, 통상은 상기 열전소자(10)에 흐르는 전류를 제어하여 반도체칩(6)이 상온의 온도 범위에 있도록 함이 바람직하다. 또한, 이러한 상온의 온도 범위는 상기 냉각팬(40)을 적용하지 않아도 구현할 수 있다.
계속해서, 상술한 바와 같이 상기 열전소자(10) 즉, N형 소자(11) 및 P형 소자(12)를 Bi2Te3계 또는 PbTe계중 어느 하나로 이용하면, 그 녹는점이 매우 높기 때문에 상기 반도체칩(6)에서 발생하는 열에 의해 상기 열전소자(10)가 파괴되지 않는 장점이 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지에 의하면 반도체칩의 일면에 열전소자를 부착하고, 상기 열전소자에 직류전원을 공급하여, 상기 반도체칩과 열전소자 사이에 냉각부가 형성되도록 함으로써, 상기 반도체칩에서 발생되는 열이 신속히 제거되는 효과가 있다.
특히, 고온을 발하는 CPU(Central Processing Unit)나 DSP(Digital Signal Processor) 등과 같이 고성능이고, 고속인 반도체칩에 상기 열전소자를 채용하게 되면, 그 방열 성능이 대폭 향상된다.

Claims (5)

  1. 판상의 섭스트레이트와, 상기 섭스트레이트의 상면에 접착수단으로 접착된 반도체칩과, 다수의 N형 소자 및 P형 소자가 일정거리 이격된 채 순차적으로 배열되고, 인접한 N형 소자 및 P형 소자는 하면이 금속패턴으로 연결되어 냉각부를 이루고, 상기 P형 소자와 인접한 다른 N형 소자의 상면도 금속패턴으로 연결되어 발열부를 이루며, 상기 반도체칩의 상면에 접착수단으로 접착된 열전소자와, 상기 반도체칩과 섭스트레이트 및 상기 열전소자의 금속패턴과 섭스트레이트를 전기적으로 상호 연결하는 도전성와이어와, 상기 반도체칩, 상기 열전소자, 상기 섭스트레이트 및 상기 도전성와이어를 봉지하는 봉지재를 포함하고,
    상기 열전소자는 상기 발열부의 상면에 냉각팬이 부착되고,
    상기 열전소자는 상기 섭스트레이트에 연결된 도전성와이어에 의해 N형 소자에서 P형 소자 방향으로 직류전원이 공급됨을 특징으로 하는 반도체패키지.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 열전소자는 발열부가 봉지재 외측으로 노출됨을 특징 으로 하는 반도체패키지.
  5. 제1항에 있어서, 상기 열전소자는 Bi2Te3계 또는 PbTe계중 어느 하나인 것을 특징으로 하는 반도체패키지.
KR1020010045711A 2001-07-28 2001-07-28 반도체패키지 KR100716865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010045711A KR100716865B1 (ko) 2001-07-28 2001-07-28 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010045711A KR100716865B1 (ko) 2001-07-28 2001-07-28 반도체패키지

Publications (2)

Publication Number Publication Date
KR20030011159A KR20030011159A (ko) 2003-02-07
KR100716865B1 true KR100716865B1 (ko) 2007-05-09

Family

ID=27717124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010045711A KR100716865B1 (ko) 2001-07-28 2001-07-28 반도체패키지

Country Status (1)

Country Link
KR (1) KR100716865B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146301B1 (ko) * 2010-10-28 2012-05-21 한국표준과학연구원 열전박막을 이용한 반도체 소자, 이를 포함하는 반도체 메모리소자, 이의 제조방법 및 이를 이용한 전류 제어방법
KR101343049B1 (ko) 2010-06-10 2013-12-18 에스티에스반도체통신 주식회사 방열 기능을 가지는 반도체 패키지
US9228763B2 (en) 2011-12-01 2016-01-05 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629679B1 (ko) 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
CN107180805B (zh) * 2016-03-10 2020-11-13 联芯科技有限公司 芯片封装结构
KR101970956B1 (ko) * 2017-08-11 2019-04-22 서울대학교산학협력단 온칩 열전소자를 구비한 메모리 칩 패키지
CN115513154A (zh) * 2022-10-28 2022-12-23 维沃移动通信有限公司 芯片组件、电子设备和芯片组件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295449A (ja) * 1988-05-24 1989-11-29 Toshiba Corp 冷却型固体撮像装置
JPH04303955A (ja) * 1991-03-30 1992-10-27 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295449A (ja) * 1988-05-24 1989-11-29 Toshiba Corp 冷却型固体撮像装置
JPH04303955A (ja) * 1991-03-30 1992-10-27 Shinko Electric Ind Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343049B1 (ko) 2010-06-10 2013-12-18 에스티에스반도체통신 주식회사 방열 기능을 가지는 반도체 패키지
KR101146301B1 (ko) * 2010-10-28 2012-05-21 한국표준과학연구원 열전박막을 이용한 반도체 소자, 이를 포함하는 반도체 메모리소자, 이의 제조방법 및 이를 이용한 전류 제어방법
US9228763B2 (en) 2011-12-01 2016-01-05 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof
US9671141B2 (en) 2011-12-01 2017-06-06 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof
US10658266B2 (en) 2011-12-01 2020-05-19 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof

Also Published As

Publication number Publication date
KR20030011159A (ko) 2003-02-07

Similar Documents

Publication Publication Date Title
JP3160496B2 (ja) ダイヤモンド放熱子を備えた集積回路パッケージ
JP4712123B2 (ja) 効率的熱放散のための配線なし半導体パッケージ
US6809416B1 (en) Package for integrated circuit with thermal vias and method thereof
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP2008060172A (ja) 半導体装置
JP2004047883A (ja) 電力半導体装置
US7723843B2 (en) Multi-package module and electronic device using the same
US7759789B2 (en) Local area semiconductor cooling system
KR960000222B1 (ko) 히트-싱크를 갖춘 반도체 패키지
KR100716865B1 (ko) 반도체패키지
US6847111B2 (en) Semiconductor device with heat-dissipating capability
JP3193142B2 (ja) 基 板
CN113707624A (zh) 一种氮化镓功率器件及其封装方法
JP2020188082A (ja) 半導体パッケージ
CN218957731U (zh) 用于集成电路的封装
TWI722560B (zh) 直接導出電子元件熱能的封裝結構
JP7121188B2 (ja) 素子用基板、発光素子モジュールおよび発光装置
JPH04299849A (ja) 半導体装置
JPH04329658A (ja) リードフレーム及び半導体装置
JP4544724B2 (ja) 半導体装置
KR102297283B1 (ko) 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
JPH07302865A (ja) 半導体ｉｃ等のチップパッケージの放熱方法および放熱装置
JP2001077270A (ja) 半導体装置および半導体放熱構造製造方法
WO2000041239A1 (en) Chip package including peltier cooling
KR20190085872A (ko) 전력 반도체 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee