KR100715152B1 - 금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법 - Google Patents

금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법 Download PDF

Info

Publication number
KR100715152B1
KR100715152B1 KR1020017005647A KR20017005647A KR100715152B1 KR 100715152 B1 KR100715152 B1 KR 100715152B1 KR 1020017005647 A KR1020017005647 A KR 1020017005647A KR 20017005647 A KR20017005647 A KR 20017005647A KR 100715152 B1 KR100715152 B1 KR 100715152B1
Authority
KR
South Korea
Prior art keywords
support substrate
metal
patterned
layer
silver
Prior art date
Application number
KR1020017005647A
Other languages
English (en)
Other versions
KR20010073228A (ko
Inventor
배리 제이. 탈러
아쇽 엔. 프라부
Original Assignee
사르노프 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사르노프 코포레이션 filed Critical 사르노프 코포레이션
Publication of KR20010073228A publication Critical patent/KR20010073228A/ko
Application granted granted Critical
Publication of KR100715152B1 publication Critical patent/KR100715152B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 세라믹 회로 기판 상의 회로소자를 형성하는데 사용되는 것과 동일한 금속으로 제조된 금속 지지 기판 상에 전도성 금속의 패턴화된 층을 형성시키고, 지지 기판을 소성시키는 것을 포함하여 다층 세라믹 인쇄 회로 기판용의 금속 지지 기판 상에 낮은 저항 콘택 패드를 형성시키는 방법에 관한 것이다. 패턴화된 전도성 금속은 프릿이 없는 전도체 잉크로부터의 전기 도금에 의해, 스크린 프린팅에 의해, 또는 환원제를 포함하는 유리 프릿 함유 전도체 잉크로부터의 스크린 프린팅에 의해 형성될 수 있다.

Description

금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법 {METHODS OF FORMING METAL CONTACT PADS ON A METAL SUPPORT SUBSTRATE}
본 발명은 콘택(contact)을 형성시키는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 세라믹 다층 회로 기판과 금속 지지 기판 사이에 콘택을 형성시키는 방법에 관한 것이다.
저온 소성 다층 세라믹 회로 기판은 은, 금 및 구리와 같은 낮은 용융 온도의 전도성 금속을 사용하는 것이 적합한 것으로 공지되어 있다. 이들 기판은 열팽창 계수(TCE)가 낮으며, 비소화규소 장치 및 비소화갈륨 장치 둘 모두에 적합하게 제조될 수 있다.
이러한 세라믹 회로 기판은 낮은 온도, 예를 들어, 1000℃ 미만의 온도에서 소성될 수 있는 유리로부터 제조된다. 이러한 회로 기판은 선택된 미립 유리 입자 또는 분말, 및 임의의 무기 충전제를, 수지, 용매, 분산제 등을 포함하는 유기 물질과 혼합하므로써 제조된다. 형성된 슬러리는 생테이프(green tape)으로 불리우는 얇은 테이프로서 주조된다. 회로 패턴은 전도성 금속 분말, 유기 비히클(organic vehicle) 및 분말 유리, 일반적으로, 생테이프를 제조하는데 사용되는 것과 동일한 유리를 포함하는 전도체 잉크 제형을 사용하여 생테이프 상에 스크린 프린팅될 수 있다.
위에 프린팅된 회로를 갖는 다수의 생테이프는 함께 적층될 수 있다. 이러한 경우에, 비아 홀(via hole)이 생테이프에 펀칭되어 전도성 바이아 충전 잉크로 충전되어 여러 가지 생테이프 상의 회로 사이에 전기적 접촉을 제공한다. 이후, 생테이프는 배열되고, 가열 및 가압하에 적층되고, 소성되어 유기 물질을 제거시키고, 유리를 불투명화시킨다.
최근, 부가적인 기계적 강도를 위해 다층 세라믹 회로 기판이 금속 지지 기판에 부착되었다. 결합용 유리가 금속 지지체를 피복하고, 지지체와 적층된 세라믹 층 간의 부착력을 제공하기 위해 사용될 수 있다. 이 방법의 부가적 이점은 결합용 유리가 소성 동안에 x 및 y 치수에서 생테이프의 수축을 감소시킨다는 것이다. 따라서, 수축의 대부분은 z 치수, 즉, 두께에서 일어난다. 이 결과, 회로와 홀 사이의 허용차가 감소될 수 있다.
생테이프를 제조하는데 사용되는 유리는 소성된 유리의 박리 또는 크래킹(cracking)을 막기 위해 금속 지지체의 TCE와 부합되는 TCE를 가져야 한다. 생테이프의 TCE는 생테이프 슬러리에 금속 산화물 및 금속 분말을 포함하는 여러가지 무기 충전제를 첨가하므로써 변형될 수 있다.
다층 회로 기판은 금속 지지 기판 상에 구비되어 약 700 내지 1000℃ 사이의 온도에서 공기 중에서 소성된다. 이러한 소성은 금속 지지 기판 상에 얇은 산화된 유전층을 형성시켜 금속 지지체와 다층 세라믹상의 회로 사이에 전기적 접촉을 양호하지 않게 한다.
따라서, 금속 지지 기판과 그 위에 구비된 다층 회로 기판 사이에 낮은 저항 (1ohm 이하)을 형성하고, 저저항 콘택의 형성을 방해하는 지지 기판 상의 유전층의 형성을 억제시키는 방법이 요망된다.
발명의 요약
다층 세라믹 회로 기판을 지지하기 위한 금속 지지 기판은 금속 지지체와, 이위에 있는, 낮은 용융 온도의 전도성 금속으로 형성된 바이어스 및 회로소자를 갖는 다층 세라믹 회로 기판 사이에 유전층이 형성되지 않도록 처리될 수 있다. 은 및/또는 금과 같은 전도성 금속의 패턴화된 층이 소성되지 않은 금속 지지체 상에 형성된다. 세라믹 회로 기판에 사용되는 낮은 용융 온도의 전도성 금속이 은으로 이루어진 경우, 패턴화된 층은 금으로 된 경우에 프릿(frit)이 없는 은 잉크로 스크린 프린팅에 의해서와 같이 은으로 피복될 수 있다. 이에 따라 형성된 콘택 패드는 다층 세라믹 기판 상의 동일한 금속으로 이루어진 회로에 연결될 수 있다. 유리 프릿을 포함하는 은의 스크린 프린팅가능한 잉크는 금속 지지체의 표면에 직접 도포될 수 있다. 이후, 콘택 패드가 소성된다.
적층된 다층 회로 기판을 금속 지지체에 구비시키기 직전에, 전도성 금속의 두꺼운 박 잉크가 콘택 패드에 도포된다. 전도성 금속은 회로의 금속과 회로 기판의 바이아 충전 잉크를 부합시키도록 선택된다.
본원에서 제기되는 문제는 어떻게 금속 지지 기판과 다층 세라믹 회로 기판 사이의 우수한 전기적 접촉, 즉, 1ohm 미만의 저항을 얻는 것을 방해하는 금속 지지 기판 상의 유전층의 형성을 억제시키는 가이다.
카펜터 테크놀로지(Carpenter Technology)에 의해 공급되는 구리 클래드(clad) 몰리브덴, 구리 클래드 코바르(등록상표명: Kovar), 철, 니켈, 코발트 및 망간의 합금, 티탄 등을 포함할 수 있는 금속 지지체에 대해 선택된 금속에 따라, 금속 지지체에 맞는 TCE를 갖도록 세라믹이 선택된다. 여러 금속 지지 기판에 맞는 TCE를 갖는 여러 유리 및 세라믹 혼합물은 공지되어 있다.
본 발명은 니켈 도금된 구리 클래드 몰리브덴 지지 기판 및 은 회로소자와 은 바이아 충전 잉크를 사용하는 인쇄 회로를 사용하여 설명될 것이나, 이로 제한되는 것은 아니다.
본 발명에 따르면, 다양한 인쇄 회로를 조립하기 위한 여러 가지 공지의 단계 동안에 금속 지지 기판 상에 유전층이 전혀 형성되지 않도록 금속 지지 기판 상에 하나 이상의 콘택 패드를 도포시키기 위해 여러 방법이 사용될 수 있다. 이러한 세라믹 회로는 예를 들어 커패시터(capacitor) 및 저항기와 같은 내장 장치를 포함할 수 있다. 모든 경우에, 금속 지지체는 지지체 표면상에 유전 물질이 존재하지 않도록 세척되어야 한다.
은 콘택 패드는 먼저 테크닉 인코포레이티드(Technic Inc.)의 테크닉 오로템프(Technic Orotemp) 24로서 공급된 도금조(plating bath)로부터와 같이 연질 금 층을 전해 증착시키는 것을 포함하는 2단계 방법을 사용하여 제조될 수 있다. 도금조는 지지 기판 상에 마스크층으로 사용될 수 있어, 그 위에 직접 패턴화된 금 층을 증착시키고, 이후 마스크 층을 제거한다. 다르게는, 패턴화되지 않은 금 층이 도금조로부터 증착되고, 이 금속층이 마스크를 통해 다시 에칭되어 원하지 않는 금을 제거할 수 있다. 따라서, 패턴화된 금 층이 금속 패드와 함께 형성되고, 이후 전기적 접속이 이루어진다.
이후, 프릿이 없는 두꺼운 은박 잉크는 금 패드 상에 은 패드를 형성시키도록 스크린 프린팅에 의해 도포된다. 일반적으로, 은 패드는 아래에 있는 금 패드보다 약간 더 커서 이후 소성 단계 동안에 유전층이 형성되지 않도록 해야 한다.
이후, 패턴화된 금속 지지체는 건조되고, 지지체를 노(furnace)에 삽입시키므로써와 같이 공기 또는 질소 중에서 소성된다. 온도는 약 1시간 동안에 걸쳐 약 650 내지 900℃의 최고 온도로 증가된다.
또 다른 방법에서, 예를 들어, 직경이 약 10mil인 금점(gold dots)이 프릿이 없는 두꺼운 금박 잉크를 사용하여 깨끗한 금속 지지 기판에 스크린 프린팅될 수 있다. 이후, 이러한 패턴화된 금층은 건조되고, 적합한 두꺼운 박의 소성 프로파일(profile)을 사용하여 약 650℃의 최고 온도로 질소 하에서 소성된다. 적합한 소성 프로파일은 온도가 단계적으로 상승되어, 먼저 두꺼운 박 잉크 중의 유기 물질을 제거한 다음 금속층의 소성을 완료시키는 것을 의미한다.
프릿이 없는 두꺼운 은박 잉크는 이후 금점 상의 소성된 지지 기판으로 스크린 프린팅된다. 이후, 이러한 은층은 건조되고, 약 1시간 동안 공기 또는 질소 중에서 약 650 내지 900℃의 최고 온도로 소성되어 유기 물질을 제거하고, 은입자를 함께 소결시킨다.
또 다른 방법에서, 은 콘택 패드는 환원제를 포함하는 유리 충전 은 콘택 잉크를 사용하여 금속 지지 기판 상에 직접 스크린 프린팅될 수 있다. 이러한 잉크는 건조되고, 약 800 내지 850℃의 최고 온도로 1시간에 걸쳐 공기 중에서 소성된다.
형성된 소성된 금속 지지 기판은 위에 있는 다층 인쇄 회로와 전기적으로 접속될 수 있으나, 콘택 아래에 유전층을 가지지 않는 콘택 패드를 포함한다. 미국 특허 제 5,581,876호에서 프라부(Prabhu) 등에 의해 개시된 바와 같은 결합용 유리층이 결합용 유리 잉크를 스크린 프린팅하므로써 지지 기판의 나머지 부분 상에 증착되어, 낮은 저항 콘택 패드를 간섭할 수 있는 콘택 상의 증착물을 피할 수 있다.
패턴화된 은 층이 지지 기판에 도포되어 소성된 후, 생테이프 상의 회로소자 간에 전기적 접속을 제공하기 위한, 표면에 전도성 회로소자 및 충전된 전도성 바이어스를 갖는 제조된 다층 생테이프 스택이 종래의 기술을 사용하여 가열 및 가압 하에 배열되고 적층된다. 지지 기판상에 적층된 생테이프가 설치되기 직전에, 프릿이 없는 두꺼운 은박 잉크가 스크린 프린팅되어 새로운 은층이 이미 형성된 콘택 패드에 증착되도록 한다.
본 발명은 하기 실시예에서 추가로 기술될 것이나, 본 발명이 실시예에 기재된 세부사항으로 제한되는 것을 의미하는 것은 아니다.
실시예
은 콘택 잉크를, "SF15"로 시판되는 3.13g의 은 분말; "SFC"로 시판되는 3.13g의 은 분말 및 "SPQ"로 시판되는 6.25g의 은 플레이크(모두, 데구사 컴패니(Degussa Company)에 의해 시판됨)와, 0.8g의 무정형 붕소 분말; 28.68g의 산화아연, 5.92g의 산화마그네슘, 6.21g의 산화바륨, 15.36g의 알루미나 및 43.82g의 실리카를 포함하는 낮은 TCE의 유리 1.5g을 함께 혼합하므로써 제조하였다. 이들 무기 물질을, a) 분자량이 300인 7.5g의 에틸 셀룰로오스 수지, 55.0g의 부틸 카르비톨 및 37.0g의 테르피네올 용매를 함유하는 수지 용액 0.8g; b) 테르피네올 중의 0.8g의 5% 에틸 셀룰로오스; c) 테르피네올 용매중의 아이씨아이 아크릴릭스(ICI Acrylics)사로부터 판매되는 13% 엘바사이트(Elvacite) 2045 수지 용액 1.3g; 및 d) 0.2g의 테르피네올 중의 렉시틴 1:1 혼합물을 포함하는 유기 비히클과 혼합시켰다. 형성된 은 잉크는 상기 기재된 지지 기판 상에 은 콘택 패드를 직접 프린팅시키는데 사용될 수 있다. 이후, 이들 콘택 패드를 약 800 내지 850℃의 최고 온도에서 1시간 동안 공기 중에서 소성시켰다.
생테이프 스택이 적절하게 선정된 유리 및 적합한 유기 비히클로부터 제조되었고, 목적하는 회로소자로 스크린 프린팅되고 은 바이아 충전 잉크로 전기적으로 접속된 생테이프를 배열시키고, 가열 및 가압 하에 적층시켰다.
새로운 프릿이 없는 두꺼운 은박 잉크층을 지지 기판 상의 형성된 은 콘택 패드 상으로 스크린 프린팅시키고, 조립된 생테이프 스택을 배열시키고, 지지 기판 상에 설치하였다. 형성된 조립체를 공지된 방식으로 소성시켜, 유기 물질을 제거하고, 생테이프의 유리 및/또는 은 잉크를 소결시키고, 생테이프 스택을 지지 기판에 부착시켰다.
그 밖의 금속 지지 기판에 부합되는 TCE를 갖는 또 다른 유리가 공지되어 있다. 예를 들어, 생테이프는 20 내지 40중량%의 산화아연, 15 내지 35중량%의 산화마그네슘, 15 내지 30중량%의 산화붕소 및 15 내지 30중량%의 산화규소를 함유하는 Zn-Mg-붕규산염 유리로부터 제조될 수 있다. 이러한 유리는 예를 들어 약 5 내지 8%의 포르스테라이트(forsterite) 충전제를 함유하여 이루어질 수 있으며, 구리 클래드 코바르(등록상표명: Kovar) 지지 기판에 부합되는 TCE를 갖는다.
본 발명이 지지 기판 표면상의 결합 패드에 생테이프 스택의 회로를 직접 접속시키는 것에 대하여 기술하고 있지만, 본 발명의 방법은 또한 예를 들어, 접지에 접속되는 지지 기판의 배면에 설치되는 장치를 전기적으로 접속시키는데 사용될 수 있는 금속 지지 기판에 다이 본드 패드(die bond pad)를 증착시키는데 사용될 수 있다. 이러한 경우에, 다층 생테이프 스택을 설치하기 전에 지지 기판에 스크린 프린팅된 프릿이 없는 두꺼운 은박은 교환되거나, 은-팔라듐 분말 또는 그 밖의 적합한 금속 분말로 이루어질 수 있다. 소성 후, 이러한 노출된 콘택 패드는 예를 들어 구리, 니켈 또는 금과 같은 금속으로 도금될 수 있다.

Claims (11)

  1. 다층 세라믹 프리커서(precursor) 생테이프 스택(green tape stack)을 위해 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하기 위한 방법으로서,
    소성되지 않은 금속 지지 기판 상에 도전성 금속의 패턴화된 층을 형성하는 단계; 및
    패턴화된 지지체를 소성하는 단계를 포함하며,
    상기 생테이프는 유리 입자들 및 자신의 위에 회로부를 갖는 유기 비히클(vehicle)을 포함하고, 상기 도전성 금속은 상기 생테이프 스택 상에 있는 회로부와 동일한 금속으로 제조되는, 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  2. 제 1 항에 있어서, 전도성 금속이 은 피복된 금인 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  3. 제 1 항에 있어서, 전도성 금속이 은인 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  4. 제 1 항에 있어서, 전도성 금속이, 금 층을 전기 도금시켜 패턴화된 층을 형성시키고, 금 패턴 상에 은 층을 스크린 프린팅(screen printing)하고, 약 650 내지 900℃의 온도에서 소성시킴으로써 형성되는 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  5. 제 4 항에 있어서, 전기 도금된 층이 마스크를 통해 증착되는 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  6. 제 4 항에 있어서, 전기 도금된 층이 마스크를 통해 에칭된 패턴인 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  7. 제 4 항에 있어서, 패턴화된 금속 지지 기판을 소성시킨 후, 패턴화된 은층 상에 프릿이 없는 잉크(fritless ink)로부터 얇은 전도성 금속 층을 도포시고, 패턴화된 지지 기판 및 다층 생테이프 스택(stack)을 적층시키고, 소성시켜 유리를 소결시키는 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  8. 제 2 항에 있어서, 금 층이
    프릿이 없는 두꺼운 금박 잉크를 사용하여 금 패턴을 스크린 프린팅하고, 질소 분위기에서 약 650℃ 이하의 온도로 소성시키고,
    소성된 금 패턴 상에서 두꺼운 은박 잉크를 스크린 프린팅하고,
    약 650 내지 900℃의 온도에서 소성시키므로써 형성되는 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  9. 제 3 항에 있어서, 스크린 프린팅된 패턴화된 은 층이 환원제를 포함하는 유리 함유의 두꺼운 은박 잉크로부터 증착되어 지지 기판 상에 은 콘택 패드를 형성시키고, 약 800 내지 850℃의 온도에서 공기 중에서 소성시키는 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  10. 제 9 항에 있어서, 패턴화된 금속 지지 기판을 소성시킨 후, 패턴화된 은 층 상에 프릿이 없는 잉크로부터의 얇은 은층을 도포시키고, 패턴화된 지지 기판 및 다층 생테이프 스택을 적층시키고, 소성시켜 유리를 소결시키는 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
  11. 제 1 항에 있어서, 패턴화된 금속 지지 기판을 소성시킨 후, 패턴화된 전도층 상에 프릿이 없는 잉크로부터의 얇은 전도성 금속 층을 도포시키고, 패턴화된 지지 기판 및 다층 생테이프 스택을 적층시키고, 소성시켜 유리를 소결시키는 것을 특징으로 하는 금속 지지 기판 상에 낮은 저항의 금속 콘택 패드들을 형성하는 방법.
KR1020017005647A 1998-11-05 1999-11-05 금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법 KR100715152B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10721198P 1998-11-05 1998-11-05
US60/107,211 1998-11-05
US09/434,058 US6471805B1 (en) 1998-11-05 1999-11-04 Method of forming metal contact pads on a metal support substrate
US09/434,058 1999-11-04

Publications (2)

Publication Number Publication Date
KR20010073228A KR20010073228A (ko) 2001-07-31
KR100715152B1 true KR100715152B1 (ko) 2007-05-10

Family

ID=26804517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005647A KR100715152B1 (ko) 1998-11-05 1999-11-05 금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법

Country Status (6)

Country Link
US (1) US6471805B1 (ko)
EP (1) EP1131168B1 (ko)
JP (1) JP2002528924A (ko)
KR (1) KR100715152B1 (ko)
DE (1) DE69932349T2 (ko)
WO (1) WO2000025941A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560844B1 (en) * 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
US20040148756A1 (en) * 2002-09-09 2004-08-05 Pommer Richard J. Alignment plate with matched thermal coefficient of expansion
US20070092652A1 (en) * 2005-09-23 2007-04-26 Timm Matthew P Screen printing using nanoporous polymeric membranes and conductive inks
TWI574595B (zh) 2015-10-28 2017-03-11 財團法人工業技術研究院 多層線路的製作方法與多層線路結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950023245A (ko) * 1993-12-03 1995-07-28 이종수 하이브리드 아이씨 기판제작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423517A (en) * 1966-07-27 1969-01-21 Dielectric Systems Inc Monolithic ceramic electrical interconnecting structure
US3520054A (en) * 1967-11-13 1970-07-14 Mitronics Inc Method of making multilevel metallized ceramic bodies for semiconductor packages
US3458930A (en) * 1967-12-07 1969-08-05 Zenith Radio Corp Leadless inverted device forming process
US5416278A (en) * 1993-03-01 1995-05-16 Motorola, Inc. Feedthrough via connection
US5605715A (en) * 1993-12-09 1997-02-25 The Erie Ceramic Arts Company Methods for making electrical circuit devices
IE940943A1 (en) * 1993-12-09 1995-06-14 Methode Electronics Inc Printed plastic circuits and contacts and method for making¹same
US5514451A (en) 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
US5581876A (en) 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
US5565262A (en) 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
US5725808A (en) 1996-05-23 1998-03-10 David Sarnoff Research Center, Inc. Multilayer co-fired ceramic compositions and ceramic-on-metal circuit board
US5866240A (en) 1997-03-06 1999-02-02 Sarnoff Corporation Thick ceramic on metal multilayer circuit board
US6018299A (en) * 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950023245A (ko) * 1993-12-03 1995-07-28 이종수 하이브리드 아이씨 기판제작 방법

Also Published As

Publication number Publication date
JP2002528924A (ja) 2002-09-03
US6471805B1 (en) 2002-10-29
KR20010073228A (ko) 2001-07-31
EP1131168B1 (en) 2006-07-12
DE69932349D1 (de) 2006-08-24
DE69932349T2 (de) 2007-07-12
WO2000025941A1 (en) 2000-05-11
EP1131168A1 (en) 2001-09-12
EP1131168A4 (en) 2005-03-09

Similar Documents

Publication Publication Date Title
CA1078079A (en) Method for preparing a multilayer ceramic
EP0812258B1 (en) Electrical feedthroughs for ceramic circuit board support substrates
JPS62501181A (ja) 寸法の安定した内部接続板の製造方法
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
EP0535711A2 (en) Method for producing multilayered ceramic substrate
US4914260A (en) Ceramic multi-layer printed circuit boards
KR100715152B1 (ko) 금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법
JP3351043B2 (ja) 多層セラミック基板の製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP3214960B2 (ja) 配線基板
JP4334659B2 (ja) セラミック配線基板とその製造方法
JP4548895B2 (ja) セラミック配線基板の製造方法
JP3426920B2 (ja) 配線基板
JP2515165B2 (ja) 多層配線基板の製造方法
JP4462695B2 (ja) セラミック回路基板の製造方法
JPH0794839A (ja) 回路基板
EP0417749A2 (en) Thick film resistor/integrated circuit substrate and method of manufacture
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JP2614778B2 (ja) セラミック多層回路基板の製造方法
JPS62254491A (ja) プリント配線板用ほうろう基板とその製造方法
JPH0685457A (ja) セラミック多層回路基板及びその製造方法
JPH05343851A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee