KR100714579B1 - 잡음 특성이 향상된 위상 주파수 검출기 - Google Patents

잡음 특성이 향상된 위상 주파수 검출기 Download PDF

Info

Publication number
KR100714579B1
KR100714579B1 KR1020050113552A KR20050113552A KR100714579B1 KR 100714579 B1 KR100714579 B1 KR 100714579B1 KR 1020050113552 A KR1020050113552 A KR 1020050113552A KR 20050113552 A KR20050113552 A KR 20050113552A KR 100714579 B1 KR100714579 B1 KR 100714579B1
Authority
KR
South Korea
Prior art keywords
frequency
phase difference
phase
range
detector
Prior art date
Application number
KR1020050113552A
Other languages
English (en)
Inventor
김유환
권기성
이수웅
이진택
문요섭
신성철
김규석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050113552A priority Critical patent/KR100714579B1/ko
Priority to US11/549,046 priority patent/US7463100B2/en
Application granted granted Critical
Publication of KR100714579B1 publication Critical patent/KR100714579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상 동기 루프(Phase Lock Loop: PLL)의 인-밴드(in-band)에서 위상 잡음 특성을 향상시킬 수 있는 위상 주파수 검출기가 개시된다. 본 발명의 위상 주파수 검출기는, 기준 주파수와 분주 주파수를 입력받아 그 위상 차에 해당하는 제1 위상차 신호를 생성하되, 상기 기준 주파수와 상기 분주 주파수의 위상차에 따른 제1 위상차 신호의 평균값은 제1 범위에서 비선형성을 갖는 제1 위상 주파수 검출부; 상기 기준 주파수와 상기 분주 주파수를 입력받아 그 위상 차에 해당하는 제2 위상차 신호를 생성하되, 상기 기준 주파수와 상기 분주 주파수의 위상차에 따른 제2 위상차 신호의 평균값은 상기 제1 범위와 다른 제2 범위에서 비선형성을 갖는 제2 위상 주파수 검출부; 및 상기 기준 주파수와 상기 분주 주파수의 위상차가 상기 제1 범위에 존재하는 경우 상기 제2 위상차 신호를 출력하고, 상기 기준 주파수와 상기 분주 주파수의 위상차가 상기 제2 범위에 존재하는 경우 상기 제1 위상차 신호를 출력하는 신호선택부를 포함하여 구성된다. 본 발명에 따르면, 위상 주파수 검출기의 선형성을 향상시켜 위상 동기 루프의 인-밴드 위상잡음 특성을 현저하게 향상시킬 수 있다.
위상 동기 루프(PLL), 위상 주파수 검출기, 위상 잡음, 선형성, 인-밴드

Description

잡음 특성이 향상된 위상 주파수 검출기{PHASE FREQUENCY DETECTOR HAVING IMPROVED NOISE CHARACTERISTIC}
도 1은 전형적인 위상 동기 루프를 도시한 구성도이다.
도 2는 본 발명의 일실시형태에 따른 위상 주파수 검출기의 구성도이다.
도 3은 본 발명의 일실시형태에 사용된 제1 위상 주파수 검출부의 회로도이다.
도 4는 본 발명의 일실시형태에 사용된 제2 위상 주파수 검출부의 회로도이다.
도 5의 (a)는 도 3의 제1 위상 주파수 검출부의 위상차에 따른 출력을 도시한 그래프이고, (b)는 통상적인 XOR 기판 위상 주파수 검출부의 위상차에 따른 출력을 도시한 그래프이고, (c)는 도 4의 제2 위상 주파수 검출부의 위상차에 따른 출력을 도시한 그래프이고, (d)는 본 발명의 일실시형태에 사용된 신호선택부의 출력을 도시한 그래프이다.
도 6은 본 발명의 일실시형태에 사용된 신호선택부의 상세 구성도이다.
*도면의 주요부분에 대한 부호의 설명*
21: 위상 주파수 검출기 211a: 제1 위상 주파수 검출부
221b: 제2 위상 주파수 검출부 212: 신호 선택부
Fref: 기준 주파수 Fdiv: 분주 주파수
본 발명은 위상 동기 루프(Phase Lock Loop: PLL)의 인-밴드(in-band)에서 위상 잡음 특성을 향상시킬 수 있는 위상 주파수 검출기에 관한 것으로, 더욱 상세하게는, 기준 주파수와 분주 주파수의 위상 비교 범위 전체에서 선형적인 출력을 얻을 수 있게 함으로써 위상 동기 루프 인-밴드의 위상 잡음 특성을 향상시킬 수 있는 위상 주파수 검출기에 관한 것이다.
일반적으로, 위상 동기 루프는, 주파수 합성, 클럭 및 데이터 복원 등의 기능을 수행하기 위해 통신 시스템에서 필수적으로 사용되는 회로이다. 최근의 통신 시스템의 고속화 및 초경량화로 인해 이에 포함되기 위한 저전압, 저전력 특성의 구현과 고주파수 대역에서 안정적으로 동작할 수 있는 위상 동기 루프 구조에 대한 연구가 활발하게 진행되고 있다.
도 1은 전형적인 위상 동기 루프 회로의 구성도이다. 도 1을 참조하여 위상 동기 루프(10)에 대해 개략적으로 설명하면 다음과 같다.
수정 발진기(x-tal)(미도시)에 의해 생성된 주파수를 기준 분할기(미도시)에서 필요한 채널스텝에 따라 분주하여 기준 주파수(Fref)를 생성한다. 위상 주파수 검출기(Phase Frequency Detector: PFD)(11)는 전압 제어 발진기(Voltage Controlled Oscillator: VCO)(14)의 출력 주파수를 분주기(15)에서 소정 비로 분주한 분주 주파수(Fdiv)와 비교 하여 두 신호의 위상차에 해당하는 Up 신호 또는 Down 신호를 생성 출력한다. 전하 펌프(Charge Pump)(12)는 위상 주파수 검출기로부터 입력되는 Up 신호 또는 Down 신호에 의해 각각 소싱 전류(Sourcing current)또는 싱킹 전류(Sinking current)를 생성하여 루프 필터(Loop Filter)(13)에 공급한다. 이 때 루프 필터(13)로 공급되는 전류의 양은 외부로부터 인가되는 별도의 신호에 의해 조절되어 질 수 있다. 루프 필터(13)로 공급된 전류는, 전압 제어 발진기(14)가 원하는 출력 주파수를 생성할 수 있는 만들기 위한 전압을 생성시켜 전압 제어 발진기(14)의 출력 주파수를 제어하게 된다. 즉, 전압 제어 발진기(14)는 루프필터의 출력 전압에 따라 제어되는 출력 주파수를 생성하게 된다.
이와 같은, 위상 동기 루프(10)의 잡음 특성을, 위상 주파수 검출기(11)에 의한 잡음과 전압 제어 발전기(14)에 의한 잡음의 두 가지로 모델링 하여 그 전달 함수를 구하면 다음과 같은 특성이 나타난다. 먼저, 위상 주파수 검출기(11)에 의한 잡음의 전달 특성은, 위상 주파수 검출기(11)의 이득에는 반비례하고, 분주기(15)의 분주비와는 비례 관계가 있다. 한편 전압 제어 발진기(14)에 의한 잡음의 전달 특성은 단지 루프 필터(13)의 특성에만 관계가 있다. 즉, 위상 주파수 검출기 (11)에 의한 잡음은 위상 동기 루프(10)의 인-밴드(in-band) 위상 잡음(phase noise)과 일치하고, 전압 제어 발진기(14)에 의한 잡음은 위상 동기 루프(10)의 아웃-밴드(put-band) 위상 잡음과 일치하는 특성을 갖는다.
이와 같이, 위상 동기 루프에서 최적의 특성을 갖도록 설계된 대역폭에서, 인-밴드 위상 잡음을 결정하는 요인은 위상 주파수 검출기에 의한 잡음이며, 이 위상 주파수 검출기에 의한 잡음은 위상 주파수 검출기의 이득 및 선형성이다.
따라서, 당 기술분야에서는, 위상 동기 루프의 인-밴드에서 위상 잡음 특성을 향상시키기 위해, 위상 주파수 검출기의 비선형성 문제를 해결할 수 있는 기술이 요구되고 있다.
본 발명을 상기 기술적 요구를 충족시키기 위해 제안된 것으로, 그 목적은, 두 개의 위상 주파수 검출기 각각으로부터 해당 위상 주파수 검출기의 선형성이 보장되는 영역을 선택하여 출력함으로써 위상 비교 범위 전체에서 선형성을 확보할 수 있으며, 이를 통해 인-밴드에서 위상 잡음 특성을 향상시킬 수 있는 위상 주파수 검출기를 제공하는데 있다.
상기 목적을 달성하기 위한 기술적 구성으로서 본 발명은,
사전 설정된 기준 주파수와, 전압 제어 발진기의 출력 주파수를 소정 분주비로 분수한 분주 주파수를 비교하여 그 위상 차에 해당하는 위상차 신호를 생성하여 출력하는 위상 주파수 검출기에 있어서,
상기 기준 주파수와 상기 분주 주파수를 입력받아 그 위상 차에 해당하는 제1 위상차 신호를 생성하되, 상기 기준 주파수와 상기 분주 주파수의 위상차에 따른 제1 위상차 신호의 평균값은 제1 범위에서 비선형성을 갖는 제1 위상 주파수 검출부;
상기 기준 주파수와 상기 분주 주파수를 입력받아 그 위상 차에 해당하는 제2 위상차 신호를 생성하되, 상기 기준 주파수와 상기 분주 주파수의 위상차에 따른 제2 위상차 신호의 평균값은 상기 제1 범위와 다른 제2 범위에서 비선형성을 갖는 제2 위상 주파수 검출부; 및
상기 기준 주파수와 상기 분주 주파수의 위상차가 상기 제1 범위에 존재하는 경우 상기 제2 위상차 신호를 출력하고, 상기 기준 주파수와 상기 분주 주파수의 위상차가 상기 제2 범위에 존재하는 경우 상기 제1 위상차 신호를 출력하는 신호선택부
를 포함하는 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기를 제공한다.
본 발명의 일실시형태에서, 상기 제1 범위는 [-π, π]이고 상기 제2 범위는 [-2π, -π] 및 [π, 2π]일 수 있다.
상기 제1 범위가 [-π, π]인 제1 위상 주파수 검출부는,
상기 기준 주파수의 상승 에지에 응답하여 전원전압을 트리거 하여 출력하는 제1 D-플립플롭; 상기 분주 주파수의 상승 에지에 응답하여 전원전압을 트리거 하여 출력하는 제2 D-플립플롭; 상기 제1 D-플립플롭 및 제2 D-플립플롭의 출력을 서로 NAND 논리 연산하여 상기 제1 D-플립플롭 및 제2 D-플립플롭의 리셋단에 제공하는 제1 NAND 논리소자를 포함하여 이루어질 수 있다.
상기 제2 범위가 [-2π, -π] 및 [π, 2π]인 제2 위상 주파수 검출부는,
상기 기준 주파수의 상승 에지에 응답하여 자신의 출력신호의 반전신호를 트리거링하여 출력하는 제3 D-플립플롭; 상기 분주 주파수를 반전하는 인버터; 상기 인버터로부터 출력되는 상기 분주 주파수의 반전 주파수의 상승 에지에 응답하여 자신의 출력 신호의 반전신호를 트리거링하여 출력하는 제4 D-플립플롭; 상기 제3 및 제4 D-플립플롭의 출력을 서로 XOR 논리연산하여 출력하는 XOR 논리소자; 상기 기준 주파수의 상승 에지에 응답하여 상기 XOR 논리소자의 출력신호를 트리거링 하여 그 반전 신호를 출력하며, 하기 제6 D-플립플롭의 출력 신호를 리셋단으로 입력받는 제5 D-플립플롭; 상기 분주 주파수의 상승 에지에 응답하여 상기 XOR 논리소자의 출력신호를 트리거링 하여 출력하며, 상기 제5 D-플립플롭으로부터 출력되는 반전 신호를 리셋단으로 입력받는 제6 D-플립플롭; 상기 XOR 논리소자의 출력신호와 상기 제6 D-플립플롭의 출력신호를 서로 NAND 논리연산하여 출력하는 제2 NAND 논리소자; 및 상기 제2 NAND 논리소자의 출력과 상기 제5 D-플립플롭에서 출력된 반전 신호를 서로 NAND 논리연산하여 출력하는 제3 NAND 논리소자를 포함하는 이루 어질 수 있다.
본 발명의 일실시형태에서, 상기 신호선택부는,
상기 제1 범위 또는 제2 범위를 윈도우로 설정하고, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는지 판단하는 윈도우 검출기; 및 상기 윈도우 검출기의 판단 결과에 따라, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는 경우 상기 윈도우와 다른 범위에서 비선형성을 갖는 위상차 신호를 선택하여 출력하고, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하지 않는 경우 상기 윈도우의 범위에서 비선형성을 갖는 위상차 신호를 선택하여 출력하는 먹스를 포함하여 이루어질 수 있다.
상기와 같이, 제1 범위가 [-π, π]이고, 상기 제2 범위가 [-2π, -π] 및 [π, 2π]인 경우, 상기 윈도우 검출기는 상기 제1 범위를 윈도우로 설정하고 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는지 판단하며, 상기 먹스는, 상기 윈도우 검출기의 판단결과 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는 경우 상기 제2 위상차 신호를 선택하여 출력하고, 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하지 않는 경우 상기 제1 위상차 신호를 선택하여 출력하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 2는 본 발명의 일실시형태에 따른 위상 주파수 검출기의 구성도이다.
도 2를 참조하면, 본 발명의 일실시형태에 따른 위상 주파수 검출기(21)는 위상 고정 루프의 사전 설정된 기준 주파수(Fref)와, 전압 제어 발진기의 출력 주파수를 소정 분주비로 분수한 분주 주파수(Fdiv)를 입력받아 그 위상 차에 해당하는 제1 위상차 신호를 생성하는 제1 위상 주파수 검출부(211a)와, 상기 기준 주파수(Fref)와 상기 분주 주파수(Fdiv)를 입력받아 그 위상 차에 해당하는 제2 위상차 신호를 생성하는 제2 위상 주파수 검출부(211b) 및 상기 기준 주파수(Fref)와 상기 분주 주파수(Fdiv)의 위상차에 따라 상기 제1 위상차 신호 및 제2 위상차 신호 중 하나를 선택하는 신호선택부(212)를 포함하여 구성된다.
본 실시형태에서, 상기 제1 위상 주파수 검출부(211a)는 상기 기준 주파수(Fref)와 상기 분주 주파수(Fdiv)를 입력받아 그 위상 차에 해당하는 제1 위상차 신호를 생성 출력하되, 상기 제1 위상차 신호의 평균값은 상기 기준 주파수(Fref)와 상기 분주 주파수(Fdiv)의 위상차가 변화함에 따라 소정의 제1 범위에서 비선형적인 특성을 갖는다.
도 3은 본 발명의 일실시형태에 사용될 수 있는 제1 위상 주파수 검출부의 일례를 도시한 회로도이다. 도 3을 참조하면, 제1 위상 주파수 검출부(31)는, 기준 주파수(Fref)의 상승 에지에 응답하여 전원전압을 트리거 하여 출력하는 제1 D-플립플롭(311)과, 상기 분주 주파수(Fdiv)의 상승 에지에 응답하여 전원전압을 트리거 하는 제2 D-플립플롭(312)과, 상기 제1 D-플립플롭(311) 및 제2 D-플립플롭(312)의 출력을 서로 NAND 논리 연산하여 상기 제1 D-플립플롭(311) 및 제2 D-플립플롭(312)의 리셋단에 제공하는 제1 NAND 논리소자(313)를 포함한다. 통상적으로, 상기와 같은 구성을 갖는 위상 주파수 검출부(31)는 트라이스테이트(tristate) 위상 주파수 검출부라 지칭된다.
도 3에 도시된 구성을 갖는 제1 위상 주파수 검출부(31)는 도 5의 (a)와 같은 출력 특성을 갖는다. 제1 위상 주파수 검출부(31)의 각 D-플립플롭의 출력을 합산하여 그 평균을, 기준 주파수(Fref)와 분주 주파수(Fdiv)의 위상차에 따라 표현하면, 그 위상차가 0°인 근방에서 비선형적인 특징을 나타낸다. 따라서 도 3에 도시된 제1 위상 주파수 검출부(31)는, 전체 위상 비교 범위가 되는 [-2π, 2π]에서 [-π, π]를 비선형성이 존재하는 제1 범위로 결정할 수 있다. 즉, 트라이스테이트 위상 주파수 검출부는 기준 주파수(Fref)와 분주 주파수(Fdiv)의 위상차가 거의 나지 않는 [-π, π]의 범위가 제1 범위가 되며, 이 제1 범위에서 비선형적인 특성이 나타난다. 종래 기술에 설명하였듯이, 이러한 비선형적인 특성으로 인해 인-밴드 내에 위상잡음이 증가하게 된다.
다시 도 2를 참조하면, 본 실시형태에서, 상기 제2 위상 주파수 검출부 (211b)는 상기 기준 주파수(Fref)와 상기 분주 주파수(Fdiv)를 입력받아 그 위상 차에 해당하는 제2 위상차 신호를 생성하되, 상기 기준 주파수(Fref)와 상기 분주 주파수(Fdiv)의 위상차에 따른 제2 위상차 신호의 평균값은 상기 제1 범위와 다른 제2 범위에서 비선형성을 갖는다. 다시 말하면, 상기 제2 위상 주파수 검출부(211b)에서 출력되는 제2 위상차 신호의 평균값은 상기 제1 위상 주파수 검출부(211a)에서 출력되는 제1 위상차 신호 평균값의 비선형 범위와 다른 비선형 범위를 가져야 한다.
도 4는 본 실시형태에 사용될 수 있는 제2 위상 주파수 검출부의 일례를 도시한 회로도이다. 도 4를 참조하면, 상기 제2 위상 주파수 검출부(41)는, 기준 주파수(Fref)의 상승 에지에 응답하여 자신의 출력신호의 반전신호를 트리거링하여 출력하는 제3 D-플립플롭(411)과, 분주 주파수(Fdiv)를 반전하는 인버터(412)와, 상기 인버터(412)로부터 출력되는 상기 분주 주파수(Fdiv)의 반전 주파수의 상승 에지에 응답하여 자신의 출력 신호의 반전신호를 트리거링하여 출력하는 제4 D-플립플롭(413)과, 상기 제3 및 제4 D-플립플롭(411, 413)의 출력을 서로 XOR 논리연산하여 출력하는 XOR 논리소자(414)와, 상기 기준 주파수(Fref)의 상승 에지에 응답하여 상기 XOR 논리소자(414)의 출력신호를 트리거링 하여 그 반전 신호를 출력하며, 하기 제6 D-플립플롭(416)의 출력 신호를 리셋단으로 입력받는 제5 D-플립플롭(415)과, 상기 분주 주파수(Fdiv)의 상승 에지에 응답하여 상기 XOR 논리소자(414)의 출력신호를 트리거링 하여 출력하며, 상기 제5 D-플립플롭(415)으로부터 출력되는 반전 신호를 리셋단으로 입력받는 제6 D-플립플롭(416)과, 상기 XOR 논리 소자(414)의 출력신호와 상기 제6 D-플립플롭(416)의 출력신호를 서로 NAND 논리연산하여 출력하는 제2 NAND 논리소자(417), 및 상기 제2 NAND 논리소자(417)의 출력과 상기 제5 D-플립플롭(415)에서 출력된 반전 신호를 서로 NAND 논리연산하여 출력하는 제3 NAND 논리소자(148)를 포함하는 구성을 가질 수 있다. 통상적으로 도 4에 도시된 위상 주파수 검출부에서 인버터(412)를 제외한 구성을 갖는 위상 주파수 검출부를 XOR 논리 소자가 사용되므로 XOR 기반 위상 주파수 검출부라 지칭된다.
도 4에 도시된 구성을 갖는 제2 위상 주파수 검출부(41)에서, 인버터를 제외한 XOR 기반 위상 주파수 검출부는 도 5의 (b)와 같은 출력 특성을 갖는다. 도 5의 (b)에 도시된 바와 같이, 인버터를 제외한 XOR 기반 위상 주파수 검출부 출력의 평균을 기준 주파수(Fref)와 분주 주파수(Fdiv)의 위상차에 따라 표현하면, [0, 2π]의 범위에서 선형적인 특징을 가지며, [-2π, 0]의 범위에서 비선형적인 특성을 갖는다. 본 발명의 제2 위상 주파수 검출부(41)는, 분주 주파수(Fdiv)를 반전시키는 인버터(412)를 더 포함한다. 따라서, 이 인버터(412)에 의해 분주 주파수(Fdiv)는 π 만큼 위상이 변화하게 되어, 인버터(412)를 포함하는 본 발명의 제2 위상 주파수 검출부(41)는 도 5의 (c)와 같은 출력 특성을 갖는다. 즉, [-π, π]의 범위에서 선형적인 특징을 갖고, [-2π, -π], [π, 2π]의 범위에서 비선형적인 특성을 갖는다. 본 발명의 제2 위상 주파수 검출부(41)의 제2 영역은 [-2π, -π], [π, 2π]이 된다.
다시 도 2를 참조하면, 상기 신호선택부(212)는, 기준 주파수(Fref)와 분주 주파수(Fdiv)의 위상차가 존재하는 범위에 따라 상기 제1 위상 주파수 검출부(211a)의 출력 및 제2 위상 주파수 검출부(211b)의 출력 중 하나를 선택하여 본 발명의 위상 주파수 검출기의 출력으로 출력한다. 상기 예에서, 신호선택부(212)는, 기준 주파수(Fref)와 분주 주파수(Fdiv)의 위상차가 제1 범위인 [-π, π]에 존재하는 경우, 제2 위상 주파수 검출부(211b)의 출력을 본 발명의 위상 주파수 검출기의 출력으로 출력하고, 기준 주파수(Fref)와 분주 주파수(Fdiv)의 위상차가 제1 범위인 [-π, π]에 존재하지 않는 경우, 즉 제2 범위인 [-2π, -π], [π, 2π]에 존재하는 경우, 제1 위상 주파수 검출부(211a)의 출력을 본 발명의 위상 주파수 검출기의 출력으로 출력한다.
이와 같이, 상기 신호선택부(212)는, 기준 주파수(Fref)와 분주 주파수(Fdiv)의 위상차에 따라 제1 및 제2 위상 주파수 검출부(211a, 211b) 각각의 선형적인 출력을 선택하여 출력한다. 따라서, 본 발명의 위상 주파수 검출기(21)는 도 5의 (d)에 도시한 바와 같이, 위상 비교 범위 전체 범위([-2π, 2π])에서 선형적인 출력을 얻을 수 있게 된다.
도 6은 본 발명의 일실시형태에 사용된 신호선택부의 일례를 도시한 상세 구성도이다. 도 6에 도시된 바와 같이, 신호 선택부(61)는, 상기 제1 범위 또는 제2 범위 중 하나를 윈도우로 설정하고, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는지 판단하는 윈도우 검출기(612) 및 상기 윈도우 검출기(612)의 판단 결과에 따라, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는 경우 상기 윈도우와 다른 범위에서 비선형성을 갖는 위상차 신호를 선택하여 출력하고, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하지 않는 경우 상기 윈도우의 범위에서 비선형성을 갖는 위상차 신호를 선택하여 출력하는 먹스(611)를 포함하여 구성될 수 있다.
제1 범위는 [-π, π]이고, 상기 제2 범위는 [-2π, -π] 및 [π, 2π]인 예에서, 상기 윈도우 검출기(612)는 상기 제1 범위를 윈도우로 설정하여, 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는지 판단하고, 그 결과 신호(Ss)를 상기 먹스(611)로 전송할 수 있다. 상기 먹스(611)는, 상기 윈도우 검출기의 판단결과(612) 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는 경우 상기 제2 위상차 신호를 선택하여 본 발명의 위상 주파수 검출기의 출력으로 출력한다. 또한, 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하지 않는 경우, 상기 먹스(611)는 상기 제1 위상차 신호를 선택하여 본 발명의 위상 주파수 검출기의 출력으로 출력한다.
이와 같이, 본 발명은 서로 다른 위상차 범위에서 비선형적인 출력을 갖는 두 개의 위상 주파수 검출부를 이용하여, 두 개의 위상 주파수 검출부 중 위상차가 존재하는 범위가 비선형적인 영역에 형성된 위상 주파수 검출부를 선택하여 그 출력을 전체 위상 주파수 검출기의 출력으로 출력한다. 따라서, 본 발명의 위상 주파수 검출기는, 위상 비교 범위 전체 범위([-2π, 2π])에서 선형적인 출력을 유지할 수 있으며, 이를 통해 위상 동기 루프의 인밴드 내에 존재하는 위상 잡음 특성을 현저하게 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 서로 다른 위상차 범위에서 비선형적인 출력을 갖는 두 개의 위상 주파수 검출부를 이용하여, 위상차가 존재하는 범위가 비선형적인 영역에 형성된 위상 주파수 검출부를 선택하여 그 출력을 전체 위상 주파수 검출기의 출력으로 출력함으로써 위상 비교 범위 전체 범위에서 선형적인 출력을 유지할 수 있는 효과가 있다.
또한, 이를 통해, 위상 동기 루프의 인밴드 내에 존재하는 위상 잡음 특성을 현저하게 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 사전 설정된 기준 주파수와, 전압 제어 발진기의 출력 주파수를 소정 분주비로 분수한 분주 주파수를 비교하여 그 위상 차에 해당하는 위상차 신호를 생성하여 출력하는 위상 주파수 검출기에 있어서,
    상기 기준 주파수와 상기 분주 주파수를 입력받아 그 위상 차에 해당하는 제1 위상차 신호를 생성하되, 상기 기준 주파수와 상기 분주 주파수의 위상차에 따른 제1 위상차 신호의 평균값은 제1 범위에서 비선형성을 갖는 제1 위상 주파수 검출부;
    상기 기준 주파수와 상기 분주 주파수를 입력받아 그 위상 차에 해당하는 제2 위상차 신호를 생성하되, 상기 기준 주파수와 상기 분주 주파수의 위상차에 따른 제2 위상차 신호의 평균값은 상기 제1 범위와 다른 제2 범위에서 비선형성을 갖는 제2 위상 주파수 검출부; 및
    상기 기준 주파수와 상기 분주 주파수의 위상차가 상기 제1 범위에 존재하는 경우 상기 제2 위상차 신호를 출력하고, 상기 기준 주파수와 상기 분주 주파수의 위상차가 상기 제2 범위에 존재하는 경우 상기 제1 위상차 신호를 출력하는 신호선택부
    를 포함하는 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기.
  2. 제1항에 있어서, 상기 제1 범위는,
    [-π, π]인 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기.
  3. 제2항에 있어서, 상기 제2 범위는,
    [-2π, -π] 및 [π, 2π]인 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기.
  4. 제2항에 있어서, 상기 제1 위상 주파수 검출부는,
    상기 기준 주파수의 상승 에지에 응답하여 전원전압을 트리거 하여 출력하는 제1 D-플립플롭;
    상기 분주 주파수의 상승 에지에 응답하여 전원전압을 트리거 하는 제2 D-플립플롭;
    상기 제1 D-플립플롭 및 제2 D-플립플롭의 출력을 서로 NAND 논리 연산하여 상기 제1 D-플립플롭 및 제2 D-플립플롭의 리셋단에 제공하는 제1 NAND 논리소자를 포함하는 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기.
  5. 제3항에 있어서, 상기 제2 위상 주파수 검출부는,
    상기 기준 주파수의 상승 에지에 응답하여 자신의 출력신호의 반전신호를 트리거링하여 출력하는 제3 D-플립플롭;
    상기 분주 주파수를 반전하는 인버터;
    상기 인버터로부터 출력되는 상기 분주 주파수의 반전 주파수의 상승 에지에 응답하여 자신의 출력 신호의 반전신호를 트리거링하여 출력하는 제4 D-플립플롭;
    상기 제3 및 제4 D-플립플롭의 출력을 서로 XOR 논리연산하여 출력하는 XOR 논리소자;
    상기 기준 주파수의 상승 에지에 응답하여 상기 XOR 논리소자의 출력신호를 트리거링 하여 그 반전 신호를 출력하며, 하기 제6 D-플립플롭의 출력 신호를 리셋단으로 입력받는 제5 D-플립플롭;
    상기 분주 주파수의 상승 에지에 응답하여 상기 XOR 논리소자의 출력신호를 트리거링 하여 출력하며, 상기 제5 D-플립플롭으로부터 출력되는 반전 신호를 리셋단으로 입력받는 제6 D-플립플롭;
    상기 XOR 논리소자의 출력신호와 상기 제6 D-플립플롭의 출력신호를 서로 NAND 논리연산하여 출력하는 제2 NAND 논리소자; 및
    상기 제2 NAND 논리소자의 출력과 상기 제5 D-플립플롭에서 출력된 반전 신호를 서로 NAND 논리연산하여 출력하는 제3 NAND 논리소자를 포함하는 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기.
  6. 제1항에 있어서, 상기 신호선택부는,
    상기 제1 범위 또는 제2 범위를 윈도우로 설정하고, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는지 판단하는 윈도우 검출기; 및
    상기 윈도우 검출기의 판단 결과에 따라, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는 경우 상기 윈도우와 다른 범위에서 비선형성을 갖는 위상차 신호를 선택하여 출력하고, 상기 윈도우 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하지 않는 경우 상기 윈도우의 범위에서 비선형성을 갖는 위상차 신호를 선택하여 출력하는 먹스를 포함하는 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기.
  7. 제6항에 있어서,
    상기 제1 범위는 [-π, π]이고, 상기 제2 범위는 [-2π, -π] 및 [π, 2π]이며,
    상기 윈도우 검출기는 상기 제1 범위를 윈도우로 설정하고 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는지 판단하며,
    상기 먹스는, 상기 윈도우 검출기의 판단결과 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위상차가 존재하는 경우 상기 제2 위상차 신호를 선택하여 출력하고, 상기 제1 범위 내에 상기 기준 주파수와 상기 분주 주파수의 위 상차가 존재하지 않는 경우 상기 제1 위상차 신호를 선택하여 출력하는 것을 특징으로 하는 잡음 특성이 향상된 위상 주파수 검출기.
KR1020050113552A 2005-11-25 2005-11-25 잡음 특성이 향상된 위상 주파수 검출기 KR100714579B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050113552A KR100714579B1 (ko) 2005-11-25 2005-11-25 잡음 특성이 향상된 위상 주파수 검출기
US11/549,046 US7463100B2 (en) 2005-11-25 2006-10-12 Phase frequency detector capable of improving noise characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113552A KR100714579B1 (ko) 2005-11-25 2005-11-25 잡음 특성이 향상된 위상 주파수 검출기

Publications (1)

Publication Number Publication Date
KR100714579B1 true KR100714579B1 (ko) 2007-05-07

Family

ID=38086834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113552A KR100714579B1 (ko) 2005-11-25 2005-11-25 잡음 특성이 향상된 위상 주파수 검출기

Country Status (2)

Country Link
US (1) US7463100B2 (ko)
KR (1) KR100714579B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013680B1 (ko) 2008-08-04 2011-02-11 경희대학교 산학협력단 원 신호와 복제 신호의 위상 차이를 판단하는 장치
KR20150069493A (ko) * 2013-12-13 2015-06-23 한양대학교 산학협력단 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283984B2 (en) * 2009-07-17 2012-10-09 Real Tek Semiconductor Corp. Method and apparatus of phase locking for reducing clock jitter due to charge leakage
US9036763B2 (en) 2011-02-28 2015-05-19 Marvell World Trade Ltd., St. Michael Methods and devices for implementing all-digital phase locked loop
WO2013156060A1 (en) * 2012-04-17 2013-10-24 Epcos Ag Linear 360° range phase detector
CN105227179B (zh) * 2014-05-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 振荡电路
CN106461612B (zh) * 2014-08-29 2020-10-16 京瓷株式会社 传感器装置以及传感方法
CN106849939B (zh) * 2017-01-24 2020-06-16 四川和芯微电子股份有限公司 Cmos鉴相器
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
TWI681635B (zh) * 2018-11-21 2020-01-01 國立交通大學 無參考訊號源時脈資料回復系統及其頻率偵測器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02124638A (ja) * 1988-11-02 1990-05-11 Matsushita Electric Ind Co Ltd シンセサイズド信号発生装置
KR20010039217A (ko) * 1999-10-29 2001-05-15 윤종용 듀얼 위상검출기
JP2001144607A (ja) * 1999-11-12 2001-05-25 Anritsu Corp 信号発生器
JP2001358582A (ja) 2000-06-09 2001-12-26 Nec Corp クロック再生装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075416A (en) * 1999-04-01 2000-06-13 Cypress Semiconductor Corp. Method, architecture and circuit for half-rate clock and/or data recovery
US6566967B1 (en) * 2002-02-26 2003-05-20 Applied Micro Circuits Corporation Configurable triple phase-locked loop circuit and method
US7009456B2 (en) * 2003-08-04 2006-03-07 Agere Systems Inc. PLL employing a sample-based capacitance multiplier
US6987406B1 (en) * 2004-05-17 2006-01-17 National Semiconductor Corporation Wide frequency range phase-locked loop circuit with phase difference

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02124638A (ja) * 1988-11-02 1990-05-11 Matsushita Electric Ind Co Ltd シンセサイズド信号発生装置
KR20010039217A (ko) * 1999-10-29 2001-05-15 윤종용 듀얼 위상검출기
JP2001144607A (ja) * 1999-11-12 2001-05-25 Anritsu Corp 信号発生器
JP2001358582A (ja) 2000-06-09 2001-12-26 Nec Corp クロック再生装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013680B1 (ko) 2008-08-04 2011-02-11 경희대학교 산학협력단 원 신호와 복제 신호의 위상 차이를 판단하는 장치
KR20150069493A (ko) * 2013-12-13 2015-06-23 한양대학교 산학협력단 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로
KR101671568B1 (ko) 2013-12-13 2016-11-01 한양대학교 산학협력단 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로

Also Published As

Publication number Publication date
US20070120611A1 (en) 2007-05-31
US7463100B2 (en) 2008-12-09

Similar Documents

Publication Publication Date Title
KR100714579B1 (ko) 잡음 특성이 향상된 위상 주파수 검출기
US7907022B2 (en) Phase-locked loop and method for operating the same
US7577225B2 (en) Digital phase-looked loop
US6310521B1 (en) Reference-free clock generation and data recovery PLL
US10715155B1 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US8203369B2 (en) Fast-locking bang-bang PLL with low ouput jitter
US6605935B2 (en) Linear fast-locking digital phase detector
US7535977B2 (en) Sigma-delta based phase lock loop
Jang et al. A 0.026 mm 2 5.3 mW 32-to-2000MHz digital fractional-N phase locked-loop using a phase-interpolating phase-to-digital converter
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
EP2752993B1 (en) Phase frequency detector circuit
Lee et al. Phase frequency detectors for fast frequency acquisition in zero-dead-zone CPPLLs for mobile communication systems
US7129789B2 (en) Fast locking method and apparatus for frequency synthesis
US10778236B2 (en) PLL with wide frequency coverage
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
US20200026323A1 (en) Phase locked loop using direct digital frequency synthesizer
US6985551B1 (en) Linear dead-band-free digital phase detection
US10447253B2 (en) High performance PLL based on PVT independent stable oscillator
US20070252620A1 (en) Phase offset control phase-frequency detector
CN107294532B (zh) 防死锁电路***和方法
KR101126844B1 (ko) 광대역 가변주파수분주기 및 이를 포함하는 주파수 합성기
KR100905836B1 (ko) 루프 안정도가 향상된 위상 동기 루프
KR102474906B1 (ko) 아날로그 서브 샘플링의 출력 특성을 모방한 다중 지연 동기 루프 회로
KR100536937B1 (ko) 주파수 합성기
JPS6355252B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee