KR100711739B1 - 테스트 시스템 및 그것의 테스트 방법 - Google Patents

테스트 시스템 및 그것의 테스트 방법 Download PDF

Info

Publication number
KR100711739B1
KR100711739B1 KR1020050066376A KR20050066376A KR100711739B1 KR 100711739 B1 KR100711739 B1 KR 100711739B1 KR 1020050066376 A KR1020050066376 A KR 1020050066376A KR 20050066376 A KR20050066376 A KR 20050066376A KR 100711739 B1 KR100711739 B1 KR 100711739B1
Authority
KR
South Korea
Prior art keywords
test
test data
chip
data
target chip
Prior art date
Application number
KR1020050066376A
Other languages
English (en)
Other versions
KR20070011801A (ko
Inventor
유언상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050066376A priority Critical patent/KR100711739B1/ko
Priority to US11/455,710 priority patent/US20070033456A1/en
Priority to JP2006188549A priority patent/JP2007033440A/ja
Publication of KR20070011801A publication Critical patent/KR20070011801A/ko
Application granted granted Critical
Publication of KR100711739B1 publication Critical patent/KR100711739B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 테스트 시스템에 관한 것이다. 본 발명에 따른 테스트 시스템은 테스트 데이터를 생성하는 레퍼런스 칩과, 상기 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 테스트 데이터를 반환하는 테스트 대상 칩을 포함하며, 상기 레퍼런스 칩은 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 것을 특징으로 한다.

Description

테스트 시스템 및 그것의 테스트 방법{TEST SYSTEM AND TEST METHOD THEREOF}
도 1은 본 발명의 제 1 실시예에 따른 테스트 시스템의 블록도이다.
도 2는 본 발명의 제 2 실시예에 따른 테스트 시스템의 블록도이다.
도 3은 본 발명의 제 3 실시예에 따른 테스트 시스템의 블록도이다.
도 4는 본 발명의 제 4 실시예에 따른 테스트 시스템의 블록도이다.
도 5는 본 발명에 따른 다수개의 칩을 테스트하는 방법을 보여주는 블록도이다.
도 6은 본 발명에 따른 다수개의 칩을 테스트하는 다른 방법을 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 102, 104, 106 : 레퍼런스 칩
110, 210 : 직렬화부 120, 220 : 송신 드라이버
130, 230 : 병렬화부 140, 240 : 복원부
150, 350 : 테스트 데이터 생성부
160, 360 : 비교부 170 : 위상 동기 루프
200 : 테스트 대상 칩 300 : 테스트 결과 확인부
본 발명은 테스트 시스템에 관한 것이다.
테스팅(Testing)이란 주어진 제품이 제대로 동작되는가를 알아보는 작업이다. 제작자의 입장에서는 제품을 출고하기 전에 불량품을 가려냄으로써 제품의 신뢰도를 높여줄 필요가 있으며, 사용자의 입장에서는 구입한 제품 또는 사용 중인 제품이 정상적인 동작을 하는지 확인할 필요성이 있다.
최근 설계 기술의 발달과 자동화, 그리고 공정 기술의 발달로 회로의 집적도가 크게 향상되고 있다. 그러나 이에 반하여 테스팅은 점점 어려운 문제로 대두되고 있다. 현재 초집적 회로에 있어서 제조 가격에서 테스팅이 차지하는 비중이 크게 상승함에 따라 테스팅이 출고 제품의 신뢰도 향상뿐 아니라 제품의 가격 인하 및 이익 증대 측면에서도 매우 중요한 문제로 부각되고 있다.
제품을 양산하기 전, 일반적으로 행해지는 테스트 방법은 자동 테스트 장비(ATE : Automatic Test Equipment) 등과 같은 테스트 장비를 사용하여 이루어진다. 특히, USB, 하드 디스크 드라이버(HDD)에 사용되는 SATA(Serial Advanced Technology Attachment), 서버에 사용되는 광 채널 서데스(Fibre Channel Serdes)와 같이 고속(High Speed)으로 동작하는 장치의 테스트를 위해서는 고가의 고속 데이터 패턴 발생기(Data Patten Generator)가 별도로 구비되어야 한다. 별도의 테스트 장비를 이용한 테스트 방법은 고가의 테스트 장비 가격으로 인하여 제품의 원가 상승을 초래한다. 그리고, 테스트 장비의 셋업까지의 시간이 많이 소요되어 제품의 초기 검증이 늦어져 제품의 시장 출시가 지연되는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 별도의 테스트 장비 없이 장치의 동작을 검증할 수 있는 테스트 시스템을 제공하는데 있다.
본 발명에 따른 테스트 시스템은 테스트 데이터를 생성하는 레퍼런스 칩과 그리고, 상기 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 테스트 데이터를 반환하는 테스트 대상 칩을 포함하며, 상기 레퍼런스 칩은 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 레퍼런스 칩은 상기 테스트 데이터를 생성하는 테스트 데이터 생성부와 그리고, 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하는 비교부를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 레퍼런스 칩은 테스트를 통해 동작이 검증된 칩인 것을 특징으로 한다.
이 실시예에 있어서, 상기 비교부는 상기 테스트 데이터와 상기 반환된 테스트 데이터가 일치하면 상기 테스트 대상 칩은 정상 동작하는 것으로 판별하고, 상기 테스트 데이터와 상기 반환된 테스트 데이터가 일치하지 않으면 상기 테스트 대 상 칩은 정상 동작하지 않는 것으로 판별하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 레퍼런스 칩은 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무 판별 결과를 표시하는 표시 장치를 더 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 표시 장치는 LED로 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 테스트 데이터 생성부는 외부로부터 인가되는 제어 신호에 응답해서 상기 테스트 데이터를 생성하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 테스트 데이터 생성부는 내부에서 생성된 클럭 신호에 응답해서 상기 테스트 데이터를 생성하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 테스트 데이터는 직렬 데이터인 것을 특징으로 한다.
이 실시예에 있어서, 상기 테스트 대상 칩은 상기 테스트 데이터를 입력받아 병렬 데이터, 직렬 데이터 순서로 변환한 후, 변환된 직렬 데이터를 상기 레퍼런스 칩으로 반환하는 것을 특징으로 한다.
본 발명에 따른 테스트 시스템은 테스트 데이터를 생성하는 레퍼런스 칩과 상기 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 테스트 데이터를 반환하는 테스트 대상 칩과 그리고, 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 비교부를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 비교부는 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무 판별 결과를 표시하는 표시 장치를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 테스트 방법은 레퍼런스 칩에서 테스트 데이터를 출력하는 단계와 테스트 대상 칩이 상기 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 테스트 데이터를 반환하는 단계와 그리고, 상기 레퍼런스 칩이 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 테스트 방법은 레퍼런스 칩에서 테스트 데이터를 출력하는 단계와 테스트 대상 칩이 상기 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 테스트 데이터를 반환하는 단계와 그리고, 비교부가 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명의 제 1 실시예에 따른 테스트 시스템의 블록도이다. 본 발명은 테스트 대상 칩(200)의 동작 검증을 위하여 별도의 테스트 장비없이 검증된 레퍼런스 칩(100)을 사용한다. 레퍼런스 칩(100)은 병렬 데이터 수신 단자(TXD), 병렬 데이터 송신 단자(RXD), 직렬 데이터 송신 단자(TX), 직렬 데이터 수신 단자(RX), 테스트 제어 단자(TS), 테스트 결과 단자(Tout)의 입,출력 단자를 가진다. 레퍼런스 칩(100)은 직렬화부(110), 송신 드라이버(120), 병렬화부(130), 복원부(140), 테스트 데이터 생성부(150), 비교부(160)로 구성된다.
직렬화부(Serializer, 110)는 병렬 데이터(Parallel Data)를 직렬 데이터(Serial Data)로 변환한다. 직렬화부(110)는 병렬 데이터 수신 단자(TXD) 혹은 병렬화부(130)로부터 병렬 데이터를 입력받아 직렬 데이터로 변환한 후, 직렬 데이터를 송신 드라이버(120)로 출력한다.
송신 드라이버(Transmit Driver, 120)는 직렬화부(110)로부터 입력된 직렬 데이터를 직렬 데이터 송신 단자(TX)를 통하여 출력을 제어한다. 송신 드라이버(120)는 테스트 데이터 생성부(150)로부터 입력되는 테스트 데이터(TD)를 테스트 대상 칩(200)으로 인가해준다. 송신 드라이버(120)를 통해 출력되는 송신 테스트 데이터(Dtx)는 비교부(160)에 임시로 저장된다.
병렬화부(Deserializer, 130)는 직렬 데이터를 병렬 데이터로 변환한다. 병렬화부(130)는 복원부(140)로부터 직렬 데이터를 입력받아 병렬 데이터로 변환한 후, 병렬 데이터 송신 단자(RXD) 혹은 직렬화부(110)로 병렬 데이터를 출력한다.
복원부(Recovery, 140)는 직렬 데이터 수신 단자(RX)를 통해 입력되는 신호 중 데이터 성분만을 복원한다. 복원부(140)를 통해 입력된 수신된 테스트 데이터(Drx)는 비교부(160)로 인가된다.
테스트 데이터 생성부(150)는 테스트 대상 칩(200)의 동작을 검증하기 위한 테스트 데이터(TD)를 생성한다. 테스트 데이터 생성부(150)는 스위치 등으로 구성되어 임의의 테스트 데이터 패턴을 생성한다. 테스트 데이터 생성부(150)는 테스트 제어 단자(TS)로 입력되는 제어 신호에 의해 동작을 시작한다. 테스트 데이터 생성부(150)에서 생성된 테스트 데이터(TD)는 송신 드라이버(120)를 거쳐 테스트 대상 칩(200)에 입력된다.
비교부(Comparator, 160)는 송신 테스트 데이터(Dtx)와 수신된 테스트 데이터(Drx)가 동일한지 여부를 판별한다. 송신 테스트 데이터(Dtx)는 테스트 대상 칩(200)으로 입력되는 테스트 데이터이다. 수신된 테스트 데이터(Drx)는 송신 테스트 데이터(Dtx)가 테스트 대상 칩(200) 내의 각 블록에서 동작한 후 출력되는 테스트 데이터이다. 만약, 테스트 대상 칩(200)이 오동작하면 수신된 테스트 데이터(Drx)는 송신 테스트 데이터(Dtx)와 일치하지 않게 된다. 비교부(160)는 테스트 대상 칩(200)의 테스트 데이터 전송이 정상적으로 동작하는지 나타내는 테스트 결과를 테스트 결과 단자(Tout)로 출력한다. 테스트 결과 단자(Tout)는 LED와 같은 표시 장치와 연결되어 테스트 대상 칩(200)의 정상 동작 여부를 표시할 수도 있다.
도 1의 테스트 대상 칩(200)은 병렬 데이터 수신 단자(TXD), 병렬 데이터 송신 단자(RXD), 직렬 데이터 송신 단자(TX), 직렬 데이터 수신 단자(RX)의 입,출력 단자를 가진다. 테스트 대상 칩(200)은 직렬화부(210), 송신 드라이버(220), 병렬화부(230), 복원부(240)로 구성된다. 테스트 대상 칩(200)의 입,출력 단자들 및 블록들의 기능은 레퍼런스 칩(100)과 동일하다.
테스트 대상 칩(200)의 직렬 데이터 수신 단자(RX)는 레퍼런스 칩(100)으로부터 입력되는 테스트 데이터 패턴을 입력받는다. 입력된 테스트 데이터 패턴은 테스트 대상 칩(200) 내의 각 블록을 모두 거친 후 직렬 데이터 송신 단자(TX)로 출력된다. 만약, 테스트 대상 칩(200)이 정상 동작을 하지 않으면, 입력된 테스트 데이터 패턴은 테스트 대상 칩(200) 내의 각 블록을 거친 출력 테스트 데이터 패턴과 다르게 된다.
또한, 도 1의 테스트 시스템을 이용하여 테스트 대상 칩(200)의 전원 특성, 온도 특성, 노이즈 특성에 관한 테스트도 용이하게 실시할 수 있다. 예를 들어, 테스트 대상 칩(200)에 전원 공급원(Power Supply)을 연결하여 공급 전원 레벨을 달리할 때, 입,출력되는 테스트 데이터를 레퍼런스 칩(100)에서 비교하여 공급 전원 마진을 테스트할 수 있다. 또한, 레퍼런스 칩(100)에서 인가되는 테스트 데이터에 노이즈 성분을 인가하거나, 레퍼런스 칩(100)과 테스트 대상 칩(200)을 연결하는 케이블의 길이를 조절하여 테스트 대상 칩(200)의 노이즈 특성을 테스트할 수도 있다.
도 1의 테스트 시스템을 이용하면, 별도의 테스트 장비없이 검증된 레퍼런스 칩(100)만으로 테스트 대상 칩(200)의 동작을 검증할 수 있다.
도 2는 본 발명의 제 2 실시예에 따른 테스트 시스템의 블록도이다. 레퍼런스 칩(102)의 테스트 데이터 생성부(150)는 클럭 단자(CLK)로 클럭 신호가 인가되어 위상 동기 루프(PLL, 170)가 동작하면 테스트 데이터(TD) 생성을 시작한다. 그 외 블록들의 동작은 도 1의 테스트 시스템과 동일하다.
도 3은 본 발명의 제 3 실시예에 따른 테스트 시스템의 블록도이다. 도 3의 테스트 시스템은 테스트 데이터 생성부(350)를 레퍼런스 칩(104) 외부에 구비한다. 테스트 데이터 생성부(350)는 스위치 등으로 구성되어, 병렬 테스트 데이터를 생성하여 레퍼런스 칩(104)의 병렬 데이터 수신 단자(TXD)로 인가한다. 레퍼런스 칩(104)으로 입력된 병렬 테스트 데이터는 직렬화부(110)에서 직렬 데이터로 변환되 어 송신 드라이버(120)를 거쳐 테스트 대상 칩(200)으로 인가된다. 그 외 블록들의 동작은 도 1의 테스트 시스템과 동일하다.
도 4는 본 발명의 제 4 실시예에 따른 테스트 시스템의 블록도이다. 도 4의 테스트 시스템은 비교부(360)를 레퍼런스 칩(106) 외부에 구비한다. 도 4의 비교부(360)는 레퍼런스 칩(106)에서 출력되는 송신 테스트 데이터(Dtx)와 테스트 대상 칩(200)에서 출력되는 수신 테스트 데이터(Drx)를 비교하여 테스트 대상 칩(200)의 정상 동작 유무를 검증한다.
도 5는 본 발명에 따른 다수개의 칩을 테스트하는 방법을 보여주는 블록도이다. 검증된 n개의 레퍼런스 칩들(100) 각각을 n 개의 테스트 대상 칩들(200)과 연결하여 다수의 칩들을 동시에 검증할 수 있다. 테스트 결과는 레퍼런스 칩(100)에 LED와 같은 표시 장치를 구성하여 테스트 대상 칩들(200)의 정상 동작 유무를 나타낼 수 있다.
도 6은 본 발명에 따른 다수개의 칩을 테스트하는 다른 방법을 보여주는 블록도이다. 도 6은 별도의 테스트 결과 확인부(300)를 두어, 각각의 레퍼런스 칩들(100)에서 출력되는 테스트 결과들(Tout1 ~ Toutn)을 표시하는 역할을 한다. 테스트 결과 확인부(300)는 테스트 결과들(Tout1 ~ Toutn)을 화면 표시나 인쇄 등과 같은 시각적 표시 혹은 소리를 이용한 청각적 표시도 가능할 것이다.
앞에서 설명한 바와 같이, 본 발명에 따른 테스트 시스템은 별도의 테스트 장비없이 장치의 동작을 검증할 수 있다. 또한, 다수개의 검증된 레퍼런스 칩만 존재하면 다수개의 테스트 대상 칩들을 동시에 검증할 수 있다.
본 발명에 따른 테스트 시스템은 집적 회로 칩이나 집적 회로 칩을 포함한 각종 전자기기의 동작 검증 테스트에 적용 가능하다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 별도의 고가 테스트 장비가 필요없게 되므로, 제품의 원가를 절감하는 효과가 있다. 또한 검증된 다수 개의 레퍼런스 칩만 존재하면 다수 개의 칩들을 동시에 테스트할 수 있으므로, 테스트 시간을 줄일 수 있는 효과가 있다.

Claims (14)

  1. 고속의 테스트 데이터를 생성하는 레퍼런스 칩; 그리고
    상기 고속의 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 고속의 테스트 데이터를 반환하는 테스트 대상 칩을 포함하며,
    상기 레퍼런스 칩은 상기 고속의 테스트 데이터와 상기 반환된 고속의 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 것을 특징으로 하는 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 레퍼런스 칩은,
    상기 테스트 데이터를 생성하는 테스트 데이터 생성부; 그리고
    상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하는 비교부를 포함하는 것을 특징으로 하는 테스트 시스템.
  3. 제 2 항에 있어서,
    상기 레퍼런스 칩은 테스트를 통해 동작이 검증된 칩인 것을 특징으로 하는 테스트 시스템.
  4. 제 2 항에 있어서,
    상기 비교부는 상기 테스트 데이터와 상기 반환된 테스트 데이터가 일치하면 상기 테스트 대상 칩은 정상 동작하는 것으로 판별하고,
    상기 테스트 데이터와 상기 반환된 테스트 데이터가 일치하지 않으면 상기 테스트 대상 칩은 정상 동작하지 않는 것으로 판별하는 것을 특징으로 하는 테스트 시스템.
  5. 제 4 항에 있어서,
    상기 레퍼런스 칩은 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무 판별 결과를 표시하는 표시 장치를 더 포함하는 것을 특징으로 하는 테스트 시스템.
  6. 제 5 항에 있어서,
    상기 표시 장치는 LED로 구성되는 것을 특징으로 하는 테스트 시스템.
  7. 제 2 항에 있어서,
    상기 테스트 데이터 생성부는 외부로부터 인가되는 제어 신호에 응답해서 상기 테스트 데이터를 생성하는 것을 특징으로 하는 테스트 시스템.
  8. 제 2 항에 있어서,
    상기 테스트 데이터 생성부는 내부에서 생성된 클럭 신호에 응답해서 상기 테스트 데이터를 생성하는 것을 특징으로 하는 테스트 시스템.
  9. 제 1 항에 있어서,
    상기 테스트 대상 칩에 전원 공급 레벨을 변화하여 입출력되는 상기 테스트 데이터를 상기 레퍼런스 칩에서 비교하여 전원 공급 마진을 테스트하는 것을 특징으로 하는 테스트 시스템.
  10. 제 1 항에 있어서,
    상기 레퍼런스 칩과 상기 테스트 대상 칩을 연결하는 케이블의 길이를 조절하여 상기 테스트 대상 칩의 노이즈 특성을 테스트하는 것을 특징으로 하는 테스트 시스템.
  11. 고속의 테스트 데이터를 생성하는 레퍼런스 칩;
    상기 고속의 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 고속의 테스트 데이터를 반환하는 테스트 대상 칩; 그리고
    상기 고속의 테스트 데이터와 상기 반환된 고속의 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 비교부를 포함하는 것을 특징으로 하는 테스트 시스템.
  12. 제 11 항에 있어서,
    상기 비교부는 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무 판별 결과를 표시하는 표시 장치를 더 포함하는 것을 특징으로 하는 테스트 시스템.
  13. 레퍼런스 칩에서 테스트 데이터를 출력하는 단계;
    테스트 대상 칩이 상기 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 테스트 데이터를 반환하는 단계; 그리고
    상기 레퍼런스 칩이 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 단계를 포함하는 것을 특징으로 하는 테스트 방법.
  14. 레퍼런스 칩에서 테스트 데이터를 출력하는 단계;
    테스트 대상 칩이 상기 테스트 데이터를 입력받아 상기 레퍼런스 칩으로 상기 테스트 데이터를 반환하는 단계; 그리고
    비교부가 상기 테스트 데이터와 상기 반환된 테스트 데이터를 비교하여 상기 테스트 대상 칩의 데이터 전송 동작 이상 유무를 판별하는 단계를 포함하는 것을 특징으로 하는 테스트 방법.
KR1020050066376A 2005-07-21 2005-07-21 테스트 시스템 및 그것의 테스트 방법 KR100711739B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050066376A KR100711739B1 (ko) 2005-07-21 2005-07-21 테스트 시스템 및 그것의 테스트 방법
US11/455,710 US20070033456A1 (en) 2005-07-21 2006-06-20 Integrated circuit test system and associated methods
JP2006188549A JP2007033440A (ja) 2005-07-21 2006-07-07 テストシステム及びテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066376A KR100711739B1 (ko) 2005-07-21 2005-07-21 테스트 시스템 및 그것의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20070011801A KR20070011801A (ko) 2007-01-25
KR100711739B1 true KR100711739B1 (ko) 2007-04-25

Family

ID=37718924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066376A KR100711739B1 (ko) 2005-07-21 2005-07-21 테스트 시스템 및 그것의 테스트 방법

Country Status (3)

Country Link
US (1) US20070033456A1 (ko)
JP (1) JP2007033440A (ko)
KR (1) KR100711739B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110658440A (zh) * 2019-09-19 2020-01-07 芜湖德锐电子技术有限公司 一种芯片检测电路与检测方法
CN111856231B (zh) * 2020-06-19 2021-10-12 广芯微电子（广州）股份有限公司 一种用于分析湿气进入芯片内部路径的方法
CN113655370B (zh) * 2021-08-13 2024-08-09 海光信息技术股份有限公司 确定芯片异常测试工况的方法、装置、***及相关设备
CN114441515B (zh) * 2021-12-15 2023-12-05 航天科工防御技术研究试验中心 用于对塑封器件进行湿气检测的装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173906A (en) * 1990-08-31 1992-12-22 Dreibelbis Jeffrey H Built-in self test for integrated circuits
KR100187871B1 (ko) * 1995-03-03 1999-06-01 포만 제프리 엘 다수의 메모리를 검사하기 위한 비스트(bist)검사기 및 검사방법
KR19990039344A (ko) * 1997-11-12 1999-06-05 윤종용 다중 입력 부호 레지스터를 이용한 자동 셀프 테스트 회로
KR20040041783A (ko) * 2002-11-11 2004-05-20 삼성전자주식회사 루프백 테스트 장치 및 그 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433413A (en) * 1981-10-22 1984-02-21 Siemens Corporation Built-in apparatus and method for testing a microprocessor system
US5376887A (en) * 1992-09-28 1994-12-27 Saubolle; Malcolm C. Battery tester with apertures for plural types and sizes of cells
WO2001048923A1 (fr) * 1999-12-24 2001-07-05 Anritsu Corporation Generateur de merveille, testeur de ligne numerique comprenant ce generateur et analyseur de caracteristique de transfert de bruit de phase
JP4971557B2 (ja) * 2001-07-03 2012-07-11 パナソニック株式会社 半導体集積回路
CN1305320C (zh) * 2001-11-09 2007-03-14 松下电器产业株式会社 显示装置、接收机以及测试设备
JP4006260B2 (ja) * 2002-04-26 2007-11-14 株式会社アドバンテスト 半導体試験装置
JP4062226B2 (ja) * 2003-09-30 2008-03-19 株式会社リコー 基板検査装置
JP2005195113A (ja) * 2004-01-08 2005-07-21 Toyota Motor Corp 車両用エンジン内の気密空間のシール構造および車両用エンジン
US20050193290A1 (en) * 2004-02-25 2005-09-01 Cho James B. Built-in self test method and apparatus for jitter transfer, jitter tolerance, and FIFO data buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173906A (en) * 1990-08-31 1992-12-22 Dreibelbis Jeffrey H Built-in self test for integrated circuits
KR100187871B1 (ko) * 1995-03-03 1999-06-01 포만 제프리 엘 다수의 메모리를 검사하기 위한 비스트(bist)검사기 및 검사방법
KR19990039344A (ko) * 1997-11-12 1999-06-05 윤종용 다중 입력 부호 레지스터를 이용한 자동 셀프 테스트 회로
KR20040041783A (ko) * 2002-11-11 2004-05-20 삼성전자주식회사 루프백 테스트 장치 및 그 방법

Also Published As

Publication number Publication date
US20070033456A1 (en) 2007-02-08
KR20070011801A (ko) 2007-01-25
JP2007033440A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
US7656181B2 (en) Apparatus and method for testing circuit characteristics by using eye mask
JP5318767B2 (ja) テスタ入力／出力共用
US7519891B2 (en) IO self test method and apparatus for memory
KR101918627B1 (ko) 데이터 수신장치 및 그 테스트 방법
US7202656B1 (en) Methods and structure for improved high-speed TDF testing using on-chip PLL
US8559492B2 (en) Transmitter-only IC chip having external loopback test function and external loopback test method using the same
US20100232489A1 (en) Fast serdes i/o characterization
KR101855802B1 (ko) 패턴합성기기 및 이를 포함하는 반도체 테스트 시스템
US20100042874A1 (en) Device testing method and architecture
US20040267479A1 (en) Automatic self test of an integrated circuit component via AC I/O loopback
US20130218508A1 (en) System for testing electronic circuits
US11080158B2 (en) Microcontroller and method for modifying a transmission signal
KR100711739B1 (ko) 테스트 시스템 및 그것의 테스트 방법
US8782477B2 (en) High-speed serial interface bridge adapter for signal integrity verification
JP2018506029A (ja) 較正される単一クロックソース同期シリアライザ・デシリアライザプロトコルを用いる高速データ転送
US20040008034A1 (en) Testing device and method for testing backplanes and connectors on backplanes
US9043662B2 (en) Double data rate memory physical interface high speed testing using self checking loopback
TW583407B (en) Differential receiver architecture
US7079612B2 (en) Fast bit-error-rate (BER) test
US20130234742A1 (en) Integrated circuit and printed circuit board having receiver testing function
US6477659B1 (en) Measuring timing margins in digital systems by varying a programmable clock skew
US7486889B2 (en) Transceiver test module employing an optical wrap
US20090024875A1 (en) Serial advanced technology attachment device and method testing the same
US20110225470A1 (en) Serial Interface Device Built-In Self Test
US8330471B2 (en) Signal generation and detection apparatus and tester

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee