KR100711525B1 - Low voltage differential signalling driver circuit and control method - Google Patents

Low voltage differential signalling driver circuit and control method Download PDF

Info

Publication number
KR100711525B1
KR100711525B1 KR1020050052149A KR20050052149A KR100711525B1 KR 100711525 B1 KR100711525 B1 KR 100711525B1 KR 1020050052149 A KR1020050052149 A KR 1020050052149A KR 20050052149 A KR20050052149 A KR 20050052149A KR 100711525 B1 KR100711525 B1 KR 100711525B1
Authority
KR
South Korea
Prior art keywords
differential
output
terminal
common mode
power supply
Prior art date
Application number
KR1020050052149A
Other languages
Korean (ko)
Other versions
KR20060065463A (en
Inventor
김귀동
권종기
김종대
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US11/292,673 priority Critical patent/US7268623B2/en
Priority to JP2005358124A priority patent/JP4416728B2/en
Publication of KR20060065463A publication Critical patent/KR20060065463A/en
Application granted granted Critical
Publication of KR100711525B1 publication Critical patent/KR100711525B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 저전압 차동신호 구동회로는, 전원전압 단자와 접지 단자 사이에 설치되며 제1 및 제2 차동 입력 신호에 따라 제1 및 제2 출력 단자로 제1 및 제2 차동 출력 신호를 각각 출력하는 차동 신호 출력부, 및 상기 제1 및 제2 차동 출력 신호의 DC 옵셋 전압에 따라 커먼모드 전압을 생성하는 커먼모드 전압 생성부를 포함하며, 상기 차동 신호 출력부는, 상기 제 1 및 제 2 차동 출력 신호를 일정한 크기로 유지시키는 전류원, 상기 제 1 및 제 2 차동 출력 신호가 일정한 DC 옵셋 전압을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절하는 가변부하부, 및 상기 제 1 및 제 2 차동 출력 신호를 상호 궤환시키는 양궤환 래치를 포함하는 것을 특징으로 한다. 본 발명의 저전압 차동신호 구동회로는 낮은 공급전원에서 고속으로 동작이 가능하고, 공급전원과 동작온도 및 제조공정 등의 변화에 대하여 안정된 신호 잡음 특성과 차동 출력 신호의 크기를 제공하여, 저전압 동작환경에 적용이 용이하다. The low voltage differential signal driving circuit of the present invention is provided between a power supply voltage terminal and a ground terminal, and outputs first and second differential output signals to first and second output terminals, respectively, according to the first and second differential input signals. A differential signal output unit and a common mode voltage generator configured to generate a common mode voltage according to DC offset voltages of the first and second differential output signals, wherein the differential signal output unit comprises the first and second differential output signals; And a resistor between the power supply voltage terminal and the first output terminal according to the common mode voltage so that the current source maintains a constant magnitude, and the first and second differential output signals have a constant DC offset voltage. And a variable load portion for adjusting a resistance between the second output terminals, and a positive feedback latch for mutually feedbacking the first and second differential output signals. The. The low voltage differential signal driving circuit of the present invention can operate at a high speed at a low power supply, and provides a stable signal noise characteristic and a differential output signal size against changes in power supply, operating temperature, and manufacturing process, thereby providing a low voltage operating environment. Easy to apply

저전압, 차동신호, 공급전원, 동작온도, 귀환, 위상, 옵셋, 커먼모드 Low voltage, differential signal, power supply, operating temperature, feedback, phase, offset, common mode

Description

저전압 차동신호 구동회로 및 제어방법{LOW VOLTAGE DIFFERENTIAL SIGNALLING DRIVER CIRCUIT AND CONTROL METHOD} LOW VOLTAGE DIFFERENTIAL SIGNALLING DRIVER CIRCUIT AND CONTROL METHOD}

도 1은 일반적인 저전압 차동신호 구동회로의 회로도이다 1 is a circuit diagram of a general low voltage differential signal driving circuit.

도 2는 본 발명의 실시예에 따른 저전압 차동신호 구동회로의 회로도이다. 2 is a circuit diagram of a low voltage differential signal driving circuit according to an embodiment of the present invention.

도 3은 도 2에 도시된 저전압 차동신호 구동회로의 주파수 응답 특성을 나타낸 특성 그래프이다. 3 is a characteristic graph illustrating frequency response characteristics of the low voltage differential signal driver circuit shown in FIG. 2.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

200 : 저전압 차동신호 구동회로 200: low voltage differential signal driving circuit

210 : 차동 증폭 신호 발생부 210: differential amplification signal generator

220 : 커먼모드 전압 생성부 220: common mode voltage generator

221 : 커먼모드 귀환부 221: common mode return unit

222 : 기준전압 발생부 222: reference voltage generator

본 발명은 저전압 차동신호 구동회로 및 제어방법에 관한 것으로, 일정한 DC 옵셋을 갖는 차동 증폭 신호들을 출력하고 저전압에서 고속 동작이 가능한 저전압 차동신호 구동회로 및 제어방법에 관한 것이다. The present invention relates to a low voltage differential signal driving circuit and a control method, and to a low voltage differential signal driving circuit and a control method capable of outputting differential amplified signals having a constant DC offset and operating at a low voltage.

일반적으로 저전압 차동신호 구동회로는 고용량 정보 저장 기기, 고성능 컴퓨터 기기, 정보통신 가전 기기, 고속 유선 정보통신 기기 등의 분야에서 전자장치들간의 정보 데이터를 고속(예를 들어, 200MHz 이상)으로 정합하는 데 사용되고 있다. In general, the low voltage differential signal driving circuit matches information data between electronic devices at high speed (for example, 200 MHz or higher) in fields such as high capacity information storage devices, high performance computer devices, telecommunication home appliances, and high speed wired telecommunication devices. Is being used.

도 1은 종래 기술에 의한 저전압 차동신호 구동회로를 설명하기 위한 회로도이다. 도 1을 참조하면, 저전압 차동신호 구동 회로는 구동전류의 크기를 정의하는 전류원(IS), 차동 디지털 신호를 입력에 따라 구동전류의 흐름을 개폐하는 전류 개폐기(SW1 내지 SW4), 출력 정합 임피던스(RO), 차동 출력신호(VON, VOP)의 DC 옵셋을 감지하여 가변 부하(RL)의 크기를 조정하는 커먼모드 귀환부(Common-Mode Feedback Block; CMFB)로 이루어진다. 1 is a circuit diagram illustrating a low voltage differential signal driving circuit according to the prior art. Referring to FIG. 1, a low voltage differential signal driving circuit includes a current source IS defining a magnitude of a driving current, a current switch SW1 to SW4 for opening and closing a flow of driving current according to an input of a differential digital signal, and an output matching impedance ( RO) and a common-mode feedback block (CMFB) for detecting the DC offset of the differential output signals V ON and V OP to adjust the size of the variable load RL.

도 1에 도시된 저전압 차동신호 구동회로가 CMOS 제조 공정기술으로 제조될 경우, 전류원(IS)은 nMOSFET 소자, 전류 개폐기(SW1 내지 SW4)는 nMOSFET 소자 또는 pMOSFET 소자, 가변부하(RL)는 pMOSFET 소자 등으로 이루어진다. 도 1에 도시된 바와 같이, 종래의 저전압 차동신호 구동회로는 대체로 4개의 MOSFET이 직렬로 연결되는 구조로서, 구동전류의 개폐 시 발생하는 스위칭(switching) 잡음과 스윗칭 이득의 불균형에 기인한 위상 잡음 특성 등이 좋지 않고, 4단의 직렬구조와 4개의 개폐기 구조 등으로 인하여 낮은 공급전원과 고속 동작에 제한을 받는 단점이 있다. When the low voltage differential signal driving circuit shown in FIG. 1 is manufactured by a CMOS manufacturing process technology, the current source IS is an nMOSFET device, the current switches SW1 to SW4 are an nMOSFET device or a pMOSFET device, and the variable load RL is a pMOSFET device. And so on. As shown in FIG. 1, a conventional low voltage differential signal driving circuit is generally a structure in which four MOSFETs are connected in series, and a phase due to an imbalance between switching noise and switching gain generated when opening and closing a driving current. Noise characteristics are not good, and due to the four-stage series structure and the four switchgear structure, there is a disadvantage that the low power supply and high speed operation are limited.

이에 대하여, 본 발명이 제시하는 저전압 차동신호 구동회로 및 제어방법은 전원전압 단자와 접지 단자 사이에 접속되어 차동 증폭 신호들을 출력하는 차동 증폭 신호 발생부와, 차동 증폭 신호들에 따라 커먼모드 전압을 생성하는 커먼모드 전압 생성부와, 전원전압 단자 및 차동 증폭 신호 발생부의 출력 단자들 사이에 접속되며 커먼모드 전압에 따라 저항이 변하는 가변부하 소자들을 포함하며, 낮은 공급전원에서 고속으로 동작이 가능하고, 공급전원과 동작온도 및 제조공정 등의 변화에 대하여 안정된 신호 잡음 특성과 차동 출력 신호의 크기를 제공하여, 저전압 동작환경에 적용이 용이하다. In contrast, the low voltage differential signal driving circuit and the control method of the present invention provide a differential amplification signal generator connected between a power supply terminal and a ground terminal to output differential amplified signals, and a common mode voltage according to the differential amplified signals. It includes a common mode voltage generator for generating and variable load elements connected between the power supply terminal and the output terminals of the differential amplification signal generator, the resistance of which changes in accordance with the common mode voltage, and can be operated at high speed at low power supply. It is easy to apply to low voltage operating environment by providing stable signal noise characteristics and differential output signal size against changes in power supply, operating temperature and manufacturing process.

본 발명의 실시예에 따른 저전압 차동신호 구동회로는, 전원전압 단자와 접지 단자 사이에 설치되며, 제1 및 제2 차동 입력 신호에 따라 제1 및 제2 출력 단자로 제1 및 제2 차동 출력 신호를 각각 출력하는 차동 신호 출력부; 및 상기 제1 및 제2 차동 출력 신호의 DC 옵셋 전압에 따라 커먼모드 전압을 생성하는 커먼모드 전압 생성부를 포함하며, 상기 차동 신호 출력부는, 상기 제 1 및 제 2 차동 출력 신호를 일정한 크기로 유지시키는 전류원; 상기 제 1 및 제 2 차동 출력 신호가 일정한 DC 옵셋 전압을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절하는 가변부하부; 및 상기 제 1 및 제 2 차동 출력 신호를 상호 궤환시키는 양궤환 래치를 포함하는 것을 특징으로 한다.The low voltage differential signal driving circuit according to an embodiment of the present invention is provided between a power supply voltage terminal and a ground terminal, and outputs first and second differential outputs to first and second output terminals according to first and second differential input signals. A differential signal output unit for outputting a signal respectively; And a common mode voltage generator configured to generate a common mode voltage according to DC offset voltages of the first and second differential output signals, wherein the differential signal output unit maintains the first and second differential output signals at a constant magnitude. A current source to make; A resistance between the power supply voltage terminal and the first output terminal and a resistance between the power supply voltage terminal and the second output terminal in accordance with the common mode voltage such that the first and second differential output signals have a constant DC offset voltage. Variable load to adjust the; And a positive feedback latch for mutually feedbacking the first and second differential output signals.

상기에서, 상기 차동 신호 출력부는, 상기 제 1 및 제 2 차동 입력 신호에 따라 상기 전류원의 전류 패스를 개폐하는 전류 패스 개폐단을 더 포함하며, 상기 전류 패스 개폐단은, 상기 제1 출력 단자와 제1 노드 사이에 접속되며 상기 제1 입력 신호가 입력되는 제3 MOSFET 소자와, 상기 제2 출력 단자와 상기 제1 노드 사이에 접속되며 상기 제2 입력 신호가 입력되는 제4 MOSFET 소자를 포함한다. 또한, 상기 양궤환 래치는, 상기 전원전압 단자와 상기 제1 출력 단자 사이에 접속되며 게이트가 상기 제2 출력 단자에 접속된 제1 MOSFET 소자와, 상기 전원전압 단자와 상기 제2 출력 단자 사이에 접속되며 게이트가 상기 제1 출력 단자에 접속된 제2 MOSFET 소자를 포함한다. 또한, 상기 커먼모드 전압 생성부는, 제1 기준 전압을 생성하는 기준전압 발생부 및 상기 기준 전압, 상기 제1 및 제2 차동 출력 신호에 따라 상기 커먼모드 전압을 생성하는 커먼모드 귀환부를 포함하며, 상기 기준전압 발생부가 제2 기준 전압을 생성하여 상기 전류원이 일정한 전류를 생성할 수 있도록 상기 전류원으로 상기 제2 기준 전압을 공급하는 것을 특징으로 한다.The differential signal output unit may further include a current path opening and closing end configured to open and close a current path of the current source according to the first and second differential input signals, wherein the current path opening and closing end includes: a first output terminal; A third MOSFET device connected between a first node and to which the first input signal is input; and a fourth MOSFET device connected between the second output terminal and the first node and to which the second input signal is input. . The positive feedback latch may further include a first MOSFET device connected between the power supply voltage terminal and the first output terminal and having a gate connected to the second output terminal, and between the power supply voltage terminal and the second output terminal. And a second MOSFET device connected and whose gate is connected to the first output terminal. The common mode voltage generator may include a reference voltage generator for generating a first reference voltage and a common mode feedback unit for generating the common mode voltage according to the reference voltage and the first and second differential output signals. The reference voltage generator generates a second reference voltage to supply the second reference voltage to the current source so that the current source can generate a constant current.

본 발명의 실시예에 따른 제어방법은, 제 1 및 제 2 차동 입력 신호에 따라 제 1 및 제 2 출력 단자로 일정한 크기를 갖는 제 1 및 제 2 차동 출력 신호를 각각 출력하는 차동신호 구동회로의 제어방법에 있어서, 상기 제 1 및 제 2 차동 출력 신호의 전압에 따라 커먼모드 전압을 생성하는 단계; 상기 제 1 및 제 2 차동 출력신호가 일정한 DC 옵셋을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절하는 단계; 및 상기 제 1 및 제 2 차동 출력 신호의 위상 옵셋을 제거하고 출력 이득을 향상시키며 위상 잡음을 제거하도록, 상기 제 1 및 제 2 차동 출력 신호를 상호 양궤환시키는 단계를 포함하는 것을 특징으로 한다.According to an embodiment of the present invention, a control method of a differential signal driving circuit outputs first and second differential output signals having a constant magnitude to first and second output terminals according to first and second differential input signals, respectively. A control method, comprising: generating a common mode voltage according to voltages of the first and second differential output signals; The resistance between the power supply voltage terminal and the first output terminal and the resistance between the power supply voltage terminal and the second output terminal according to the common mode voltage so that the first and second differential output signals have a constant DC offset. Adjusting; And mutually feedbacking the first and second differential output signals to remove phase offsets of the first and second differential output signals, to improve output gain, and to remove phase noise.

삭제delete

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2는 본 발명의 실시예에 따른 저전압 차동신호 구동회로를 설명하기 위한 회로도이다. 도 2를 참조하면, 본 발명의 실시예에 따른 저전압 차동신호 구동회로는 차동 증폭 신호 발생부(210), 커먼모드 전압 생성부(220), 가변부하부(230)를 포함하며, 차동 증폭 신호 발생부(210)와, 가변 부하부(230)를 묶어 차동 신호 출력부라 한다. 2 is a circuit diagram illustrating a low voltage differential signal driving circuit according to an embodiment of the present invention. 2, a low voltage differential signal driving circuit according to an exemplary embodiment of the present invention includes a differential amplifying signal generator 210, a common mode voltage generator 220, and a variable load unit 230, and a differential amplified signal. The generator 210 and the variable load unit 230 are collectively referred to as a differential signal output unit.

차동 증폭 신호 발생부(210)는 전원전압 단자와 접지 단자 사이에 설치되며, 제1 및 제2 차동 입력 신호(IN 및 IP)에 따라 제1 및 제2 출력 단자(OUTN 및 OUTP)로 제1 및 제2 차동 증폭 신호(VON 및 VOP)를 각각 출력한다. The differential amplification signal generator 210 is installed between the power supply voltage terminal and the ground terminal, and according to the first and second differential input signals I N and I P , the first and second output terminals OUT N and OUT P. ) Outputs the first and second differential amplified signals V ON and V OP , respectively.

이러한 차동 증폭 신호 발생부(210)는 전원전압 단자와 제1 출력 단자(OUTN) 사이에 접속되며, 게이트가 제2 출력 단자(OUTP)에 접속된 제1 MOSFET 소자(P1)와, 전원전압 단자와 제2 출력 단자(OUTP) 사이에 접속되며, 게이트가 제1 출력 단자(OUTN)에 접속된 제2 MOSFET 소자(P2)와, 제1 출력 단자(OUTN)와 제1 노드(Nd1) 사이에 접속되며 제1 차동 입력 신호(IN)가 입력되는 제3 MOSFET 소자(N1)와, 제2 출력 단자(OUTP)와 제1 노드(Nd1) 사이에 접속되며 제2 차동 입력 신호(IP)가 입력되는 제4 MOSFET 소자(N2), 제 1 출력 단자(OUTN)와 제 2 출력단자(OUTP) 사이에 접속된 차동 출력저항(RLOAD), 및 제1 노드(Nd1)와 접지 단자 사이에 접속되는 전류원(ISS)을 포함한다. The differential amplifying signal generator 210 is connected between the power supply voltage terminal and the first output terminal OUT N , and has a first MOSFET element P 1 having a gate connected to the second output terminal OUT P. The second MOSFET element P 2 connected between the power supply voltage terminal and the second output terminal OUT P and whose gate is connected to the first output terminal OUT N , and the first output terminal OUT N and the first output terminal OUT N. Is connected between the first node Nd1 and the third MOSFET device N 1 to which the first differential input signal I N is input, and between the second output terminal OUT P and the first node Nd1. The fourth MOSFET device N 2 , to which the second differential input signal I P is input, the differential output resistor R LOAD connected between the first output terminal OUT N and the second output terminal OUT P , And a current source I SS connected between the first node Nd1 and the ground terminal.

커먼모드 전압 생성부(220)는 제1 및 제2 차동 증폭 신호(IN 및 IP)에 따라 커먼모드 전압(VCOM)을 생성한다. 이러한 커먼모드 전압 생성부(220)는 동작 온도, 공급 전원 및 제조 공정 등의 변화에 대하여 안정된 값을 갖는 제1 및 제2 기준 전압(VREF 및 VIBB)을 생성하는 기준전압 발생부(222)와, 제1 기준 전압(VREF), 상기 제1 및 제2 차동 증폭 신호(VON 및 VOP)에 따라 커먼모드 전압(VCOM)을 생성하는 커먼모드 귀환부(221)를 포함한다. The common mode voltage generator 220 generates a common mode voltage V COM according to the first and second differential amplified signals I N and I P. The common mode voltage generator 220 generates a reference voltage generator 222 that generates first and second reference voltages V REF and V IBB having stable values with respect to changes in operating temperature, supply power, and manufacturing process. ) And a common mode feedback unit 221 generating a common mode voltage V COM according to a first reference voltage V REF and the first and second differential amplified signals V ON and V OP . .

가변부하부(230)는 상기 제 1 및 제 2 차동 증폭 신호가 일정한 DC 옵셋 전압을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절 한다. 가변부하부(230)는 제 1 가변부하 소자(P3) 및 제 2 가변부하 소자(P4)를 포함한다. 제1 가변부하 소자(P3)는 전원전압 단자와 차동 증폭 신호 발생부(210)의 제1 출력 단자(OUTN) 사이에 접속되며 커먼모드 전압(VCOM)에 따라 저항이 변한다. 그리고, 제2 가변부하 소자(P4)는 전원전압 단자와 차동 증폭 신호 발생부(210)의 제2 출력 단자(OUTP) 사이에 접속되며 커먼모드 전압(VCOM)에 따라 저항이 변한다. The variable load unit 230 may include a resistor between the power supply voltage terminal and the first output terminal and the power supply voltage terminal and the power supply terminal according to the common mode voltage so that the first and second differential amplified signals have a constant DC offset voltage. Adjust the resistance between the second output terminal. The variable load unit 230 includes a first variable load element P 3 and a second variable load element P 4 . The first variable load element P 3 is connected between the power supply voltage terminal and the first output terminal OUT N of the differential amplifying signal generator 210 and the resistance changes according to the common mode voltage V COM . In addition, the second variable load element P 4 is connected between the power supply voltage terminal and the second output terminal OUT P of the differential amplifying signal generator 210, and the resistance changes according to the common mode voltage V COM .

이렇게 제1 및 제2 차동 증폭 신호에 따라 생성된 커먼모드 전압에 의해 제1 및 제2 가변부하 소자의 저항이 변하여 제1 및 제2 차동 증폭 신호가 일정한 DC 옵셋 전압을 갖는다. Thus, the resistance of the first and second variable load elements is changed by the common mode voltage generated according to the first and second differential amplified signals, so that the first and second differential amplified signals have a constant DC offset voltage.

각 구성 요소에 대한 구성과 동작을 보다 상세하게 설명하면 다음과 같다.
먼저, 차동 증폭 신호 발생부(210)는 제1 및 제2 차동 입력 신호(IN 및 IP)에 따라 제1 및 제2 차동 증폭 신호(VON 및 VOP)를 각각 출력한다.The configuration and operation of each component will be described in detail as follows.
First, the differential amplification signal generator 210 outputs the first and second differential amplified signals V ON and V OP , respectively, according to the first and second differential input signals I N and I P.

이러한 차동 증폭 신호 발생부(210)에서, 제1 및 제2 MOSFET 소자(P1 및 P2)는 제1 및 제2 차동 증폭 신호(VON 및 VOP)를 상호 양 귀환시키는 양 귀환 pMOSFET 래치단이 되며, pMOSFET 소자로 구현할 수 있다. 이때, 제1 및 제2 MOSFET 소자(P1 및 P2)의 소스와 기판(벌크)에는 전원전압이 공급된다. 이러한 양 귀환 pMOSFET 래치단(P1 및 P2)은 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 위상 옵셋을 제거하고 차동 출력 이득을 상승시키며 차동 출력신호의 위상 잡음을 억제하는 역할을 한다. In the differential amplification signal generator 210, the first and second MOSFET elements P1 and P2 have a positive feedback pMOSFET latch stage for positively feedbacking the first and second differential amplification signals V ON and V OP . It can be implemented as a pMOSFET device. At this time, a power supply voltage is supplied to the source and the substrate (bulk) of the first and second MOSFET elements P1 and P2. Both feedback pMOSFET latch stages P1 and P2 remove the phase offsets of the first and second differential amplification signals V ON and V OP , increase the differential output gain, and suppress phase noise of the differential output signal. do.

그리고, 제3 MOSFET 소자 및 제4 MOSFET 소자(N1 및 N2)는 제1 및 제2 차동 입력 신호(IN 및 IP)에 따라 전류 패스를 개폐하는 전류 패스 개폐단이 되며, 제3 MOSFET 소자(N1) 및 제4 MOSFET 소자(N2)는 nMOSFET 소자로 구현할 수 있다. The third and fourth MOSFET devices N1 and N2 may be current path opening and closing terminals for opening and closing the current path according to the first and second differential input signals IN and IP, and the third MOSFET device N1. ) And the fourth MOSFET device N2 may be implemented as an nMOSFET device.

이러한 전류 패스 개폐단(N1 및 N2)은 제1 및 제2 차동 입력 신호(IN 및 IP)에 따라 출력 구동전류(IBB)를 제1 및 제2 출력 단자(OUTN 및 OUTP) 사이에 접속된 차동 출력저항(RLOAD)을 통하여 개폐시킨다. 전류 패스 개폐단(N1 및 N2)의 또 다른 구조적인 특징은 차동 입력 신호(IN 및 IP)에 대하여 단일 nMOSFET 소자(N1 및 N2)를 전류 개폐기로 사용하고 nMOSFET 소자(N1 및 N2)의 소스를 전류원(ISS)에 공통으로 결선시킴으로써, 입력 용량 부하의 최소화에 의한 고속 동작과 스윗칭 잡음의 최소화를 용이하게 한다. The current path opening and closing stages N1 and N2 transfer the output driving current I BB between the first and second output terminals OUT N and OUT P according to the first and second differential input signals IN and IP. Open and close via the connected differential output resistor (RLOAD). Another structural feature of the current path switching terminals N1 and N2 uses a single nMOSFET device (N1 and N2) as the current switch for the differential input signals (IN and IP) and the source of the nMOSFET devices (N1 and N2). The common connection to the current source I SS facilitates high speed operation and minimizing switching noise by minimizing the input capacitance load.

커먼모드 전압 생성부(220)의 기준전압 발생부(222)는 공급전원과 동작온도 및 제조 공정 등의 변화에 대하여 안정된 값을 갖는 제1 및 제2 기준 전압(VREF 및 VIBB)을 각각 생성한다. 그리고, 커먼모드 귀환부(221)는 제1 및 제2 차동 증폭 신호(IN 및 IP)에 따라 커먼모드 전압(VCOM)을 생성한다. 이때, 커먼모드 귀환부(221)는 제1 기준 전압(VREF)을 이용하여 커먼모드 전압(VCOM)을 생성하기 때문에, 커먼모드 전압(VCOM)도 공급전원과 동작온도 및 제조 공정 등의 변화에 대하여 안정되게 동작한다. 보다 구체적으로, 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 DC 옵셋이 기 준 전압(VREF)보다 높은 경우에는, 커먼모드 귀환부(221)는 커먼모드 전압(VCOM)을 증가시키고, 이에 따라 제1 가변부하 소자(P3) 및 제2 가변부하 소자(P4)의 저항이 증가되어, 결과적으로 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 DC 옵셋이 낮아지게 된다. 또한, 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 DC 옵셋이 기준 전압(VREF)보다 낮은 경우에는, 커먼모드 귀환부(221)는 커먼모드 전압(VCOM)을 감소시키고, 이에 따라 제1 가변부하 소자(P3) 및 제2 가변부하 소자(P4)의 저항이 감소되어, 결과적으로 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 DC 옵셋이 높아지게 된다. 커먼모드 귀환부(221)는 이와 같은 방식으로 동작하여, 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 DC 옵셋을 일정한 전압 레벨로 유지하게 된다. The reference voltage generator 222 of the common mode voltage generator 220 generates the first and second reference voltages V REF and V IBB having stable values with respect to changes in supply power, operating temperature, and manufacturing process, respectively. Create The common mode feedback unit 221 generates a common mode voltage V COM according to the first and second differential amplified signals IN and IP. In this case, since the common mode feedback unit 221 generates the common mode voltage V COM using the first reference voltage V REF , the common mode voltage V COM may also supply power, an operating temperature, a manufacturing process, and the like. Operates stably against changes in More specifically, when the DC offsets of the first and second differentially amplified signals V ON and V OP are higher than the reference voltage V REF , the common mode feedback unit 221 may use the common mode voltage V COM . , The resistance of the first variable load element P3 and the second variable load element P4 is increased, resulting in a DC offset of the first and second differential amplified signals V ON and V OP . Will be lowered. In addition, when the DC offsets of the first and second differential amplification signals V ON and V OP are lower than the reference voltage V REF , the common mode feedback unit 221 reduces the common mode voltage V COM . Accordingly, the resistances of the first variable load element P3 and the second variable load element P4 are reduced, resulting in a higher DC offset of the first and second differential amplified signals V ON and V OP . The common mode feedback unit 221 operates in this manner to maintain DC offsets of the first and second differential amplified signals V ON and V OP at a constant voltage level.

한편, 차동 증폭 신호 발생부(210)의 전류원(ISS)이 동작 온도, 공급 전원 및 제조 공정 등의 변화에 대하여 안정된 전류를 출력할 수 있도록 제2 기준 전압(ViBB)이 전류원(ISS)으로 인가된다. 이로 인해, 전류원(ISS)이 공급전원과 동작온도 및 제조 공정 등의 변화에 무관하게 안정된 출력 구동 전류(IBB)를 공급함으로써, 안정된 차동 출력 신호의 크기를 제공할 수 있다. Meanwhile, the second reference voltage V iBB is the current source I SS such that the current source I SS of the differential amplifying signal generator 210 can output stable current with respect to changes in operating temperature, supply power, and manufacturing process. Is applied. As a result, the current source I SS supplies a stable output drive current I BB regardless of changes in the supply power source, the operating temperature, and the manufacturing process, thereby providing a stable differential output signal size.

커먼모드 전압(VCOM)은 전원전압 단자와 차동 증폭 신호 발생부(210)의 제1 및 제2 출력 단자(OUTN 및 OUTP) 사이에 각각 접속된 제1 및 제2 가변부하 소자(P3 및 P4)로 인가된다. 좀 더 구체적으로 설명하면, 제1 및 제2 가변부하 소자(P3 및 P4)의 게이트에는 커먼모드 전압(VCOM)이 인가되고, 소스와 기판(벌크)에는 전원전압이 인가되며, 드레인은 제1 및 제2 출력 단자(OUTN 및 OUTP)에 각각 접속된다. 제1 및 제2 가변부하 소자(P3 및 P4)가 상기의 구조로 접속됨에 따라, 커먼모드 전압(Vcom)에 의해 채널(channel)저항이 가변되면서 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 DC 옵셋 크기를 일정하게 유지시킨다. 이때, 커먼모드 전압(VCOM)이 공급전원과 동작온도 및 제조 공정 등의 변화에 대하여 안정된 값을 갖기 때문에, 제1 및 제2 차동 증폭 신호(VON 및 VOP)의 DC 옵셋 크기도 이들의 변화에 대하여 안정된 값을 갖게 된다. The common mode voltage V COM is the first and second variable load elements P3 connected between the power supply voltage terminal and the first and second output terminals OUT N and OUT P of the differential amplifying signal generator 210, respectively. And P4). In more detail, the common mode voltage V COM is applied to the gates of the first and second variable load elements P3 and P4, the power supply voltage is applied to the source and the substrate (bulk), and the drain is It is connected to the first and second output terminals OUT N and OUT P , respectively. As the first and second variable load elements P3 and P4 are connected in the above structure, the channel resistance is changed by the common mode voltage V com and the first and second differential amplified signals V ON. And V OP ) keep the DC offset magnitude constant. At this time, since the common mode voltage V COM has a stable value with respect to changes in the power supply, operating temperature, and manufacturing process, the DC offset magnitudes of the first and second differential amplified signals V ON and V OP are also determined. It has a stable value against the change of.

상기의 구조로 이루어진 저전압 차동신호 구동회로(200)를 살펴보면, 제1 및 제2 가변부하 소자(P3 및 P4)와 양 귀환 pMOSFET 래치단(P1 및 P2)이 전원전압 단자와 출력 단자(OUTN 및 OUTP) 사이에 병렬로 접속되기 때문에, 이들과 전류 패스 개폐단(N1 및 N2) 및 전류원(ISS)이 전원전압 단자와 접지 단자 사이에 직렬 3단 구조로 접속된다. 따라서, 낮은 공급전원에서 동작이 용이하게 된다. Referring to the low voltage differential signal driving circuit 200 having the above structure, the first and second variable load elements P3 and P4 and the positive feedback pMOSFET latch stages P1 and P2 are connected to a power supply voltage terminal and an output terminal OUT N. And OUT P ) in parallel, these and current path opening and closing ends N1 and N2 and current source I SS are connected in series three-stage structure between the power supply voltage terminal and the ground terminal. Thus, operation at low power supply is facilitated.

도 3은 도 2에 도시된 저전압 차동신호 구동회로의 주파수 응답 특성을 나타낸 특성 그래프이다. 도 3에서 가로축은 차동 입력신호의 동작 주파수를 나타내고 세로축은 차동 출력 신호의 주파수 이득을 나타낸다. 동작전압은1.5V, 차동출력 저항 RO 는 100Ω, 출력 단자 VON, VOP에서의 부하는 3pF으로 하였다. 3 is a characteristic graph illustrating frequency response characteristics of the low voltage differential signal driver circuit shown in FIG. 2. In Figure 3, the horizontal axis represents the operating frequency of the differential input signal and the vertical axis represents the frequency gain of the differential output signal. The operating voltage was 1.5V, the differential output resistance RO was 100Ω, and the load at the output terminals V ON and V OP was 3pF.

도 3을 참조하면, 본 발명에서 제시하는 저전압 차동신호 구동회로의 경우, 차동 출력 신호의 주파수 이득이 3dB 낮아지는 차동 입력신호의 동작 주파수는 1.97GHz이다. 이는 낮은 공급 전압에서도 수 GHz의 고속 동작이 가능함을 나타낸다. 또한, 본 발명의 저전압 차동신호 구동회로는 일정한 DC 옵셋(예를 들면, 1.2V 내지 1.3V)과 차동 신호크기(예를 들면, 300mV 내지 400mV)를 안정적으로 출력할 수 있다. Referring to FIG. 3, in the low voltage differential signal driving circuit of the present invention, the operating frequency of the differential input signal in which the frequency gain of the differential output signal is lowered by 3 dB is 1.97 GHz. This indicates that high-speed operation of several GHz is possible even at low supply voltages. In addition, the low voltage differential signal driving circuit of the present invention can stably output a constant DC offset (for example, 1.2V to 1.3V) and a differential signal size (for example, 300mV to 400mV).

이상의 설명에서와 같이, 본 발명에 따른 저전압 차동신호 구동회로 및 제어방법은 낮은 공급전원에서 고속으로 동작이 가능하고, 공급전원과 동작온도 및 제조공정 등의 변화에 대하여 안정된 신호 잡음 특성과 차동 출력 신호의 크기를 제공할 수 있으며, 저전압 동작환경에 적용이 용이하다. As described above, the low voltage differential signal driving circuit and control method according to the present invention can operate at a high speed at a low power supply, and stable signal noise characteristics and differential outputs with respect to changes in the power supply, operating temperature, and manufacturing process. It can provide the size of the signal and can be easily applied to low voltage operating environment.

Claims (13)

전원전압 단자와 접지 단자 사이에 설치되며, 제1 및 제2 차동 입력 신호에 따라 제1 및 제2 출력 단자로 제1 및 제2 차동 출력 신호를 각각 출력하는 차동 신호 출력부; 및A differential signal output unit disposed between the power supply voltage terminal and the ground terminal, the differential signal output unit outputting first and second differential output signals to the first and second output terminals according to the first and second differential input signals, respectively; And 상기 제1 및 제2 차동 출력 신호의 DC 옵셋 전압에 따라 커먼모드 전압을 생성하는 커먼모드 전압 생성부를 포함하며,A common mode voltage generator configured to generate a common mode voltage according to DC offset voltages of the first and second differential output signals, 상기 차동 신호 출력부는,The differential signal output unit, 상기 제 1 및 제 2 차동 출력 신호를 일정한 크기로 유지시키는 전류원;A current source for maintaining said first and second differential output signals at a constant magnitude; 상기 제 1 및 제 2 차동 출력 신호가 일정한 DC 옵셋 전압을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절하는 가변부하부; 및A resistance between the power supply voltage terminal and the first output terminal and a resistance between the power supply voltage terminal and the second output terminal in accordance with the common mode voltage such that the first and second differential output signals have a constant DC offset voltage. Variable load to adjust the; And 상기 제 1 및 제 2 차동 출력 신호를 상호 궤환시키는 양궤환 래치를 포함하는 것을 특징으로 하는 차동신호 구동회로.And a bidirectional feedback latch for mutually feeding back said first and second differential output signals. 제 1 항에 있어서, 상기 차동 신호 출력부는,The method of claim 1, wherein the differential signal output unit, 상기 제 1 및 제 2 차동 입력 신호에 따라 상기 전류원의 전류 패스를 개폐하는 전류 패스 개폐단을 더 포함하는 것을 특징으로 하는 차동 신호 구동회로.And a current path opening and closing end for opening and closing a current path of the current source according to the first and second differential input signals. 삭제delete 제 1 항 또는 제 2 항에 있어서, 상기 양궤환 래치는,The method of claim 1 or claim 2, wherein the positive feedback latch, 상기 전원전압 단자와 상기 제1 출력 단자 사이에 접속되며, 게이트가 상기 제2 출력 단자에 접속된 제1 MOSFET 소자; 및A first MOSFET element connected between the power supply voltage terminal and the first output terminal and whose gate is connected to the second output terminal; And 상기 전원전압 단자와 상기 제2 출력 단자 사이에 접속되며, 게이트가 상기 제1 출력 단자에 접속된 제2 MOSFET 소자를 포함하는 것을 특징으로 하는 차동 신호 구동회로.And a second MOSFET element connected between the power supply voltage terminal and the second output terminal and whose gate is connected to the first output terminal. 제 2 항에 있어서, The method of claim 2, 상기 전류 패스 개폐단은,The current path opening and closing end, 상기 제1 출력 단자와 제1 노드 사이에 접속되며 상기 제1 입력 신호가 입력되는 제3 MOSFET 소자; A third MOSFET device connected between the first output terminal and a first node and to which the first input signal is input; 상기 제2 출력 단자와 상기 제1 노드 사이에 접속되며 상기 제2 입력 신호가 입력되는 제4 MOSFET 소자를A fourth MOSFET device connected between the second output terminal and the first node and to which the second input signal is input; 포함하는 것을 특징으로 하는 차동신호 구동회로. Differential signal drive circuit comprising a. 삭제delete 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 커먼모드 전압 생성부는, The common mode voltage generator, 제1 기준 전압을 생성하는 기준전압 발생부 및 상기 기준 전압, 상기 제1 및 제2 차동 출력 신호에 따라 상기 커먼모드 전압을 생성하는 커먼모드 귀환부를 포함하며, A reference voltage generator for generating a first reference voltage and a common mode feedback unit for generating the common mode voltage according to the reference voltage and the first and second differential output signals, 상기 기준전압 발생부가 제2 기준 전압을 생성하여 상기 전류원이 일정한 전류를 생성할 수 있도록 상기 전류원으로 상기 제2 기준 전압을 공급하는 것을 특징으로 하는 차동 신호 구동 회로.And the reference voltage generator supplies the second reference voltage to the current source so as to generate a second reference voltage so that the current source generates a constant current. 삭제delete 삭제delete 삭제delete 제 1 및 제 2 차동 입력 신호에 따라 제 1 및 제 2 출력 단자로 일정한 크기를 갖는 제 1 및 제 2 차동 출력 신호를 각각 출력하는 차동신호 구동회로의 제어방법에 있어서,A control method of a differential signal driving circuit for outputting first and second differential output signals having a constant magnitude to first and second output terminals in accordance with first and second differential input signals, respectively. 상기 제 1 및 제 2 차동 출력 신호의 전압에 따라 커먼모드 전압을 생성하는 단계;Generating a common mode voltage according to the voltages of the first and second differential output signals; 상기 제 1 및 제 2 차동 출력신호가 일정한 DC 옵셋을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절하는 단계; 및The resistance between the power supply voltage terminal and the first output terminal and the resistance between the power supply voltage terminal and the second output terminal according to the common mode voltage so that the first and second differential output signals have a constant DC offset. Adjusting; And 상기 제 1 및 제 2 차동 출력 신호의 위상 옵셋을 제거하고 출력 이득을 향상시키며 위상 잡음을 제거하도록, 상기 제 1 및 제 2 차동 출력 신호를 상호 양궤환시키는 단계를 포함하는 것을 특징으로 하는 차동신호 구동회로의 제어방법.And mutually positively returning the first and second differential output signals to remove phase offsets of the first and second differential output signals, to improve output gain, and to remove phase noise. Control method of drive circuit. 삭제delete 삭제delete
KR1020050052149A 2004-12-10 2005-06-17 Low voltage differential signalling driver circuit and control method KR100711525B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/292,673 US7268623B2 (en) 2004-12-10 2005-12-02 Low voltage differential signal driver circuit and method for controlling the same
JP2005358124A JP4416728B2 (en) 2004-12-10 2005-12-12 Low voltage differential signal drive circuit and control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040104312 2004-12-10
KR20040104312 2004-12-10

Publications (2)

Publication Number Publication Date
KR20060065463A KR20060065463A (en) 2006-06-14
KR100711525B1 true KR100711525B1 (en) 2007-04-27

Family

ID=37160721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052149A KR100711525B1 (en) 2004-12-10 2005-06-17 Low voltage differential signalling driver circuit and control method

Country Status (1)

Country Link
KR (1) KR100711525B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997391B1 (en) * 2008-11-12 2010-11-30 (주)에이디테크놀로지 Differential Signal Generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779121A (en) * 1993-08-09 1995-03-20 Motorola Inc Calculation transconductance amplifier of wide tuning range
JPH09153747A (en) * 1995-11-29 1997-06-10 Nec Corp Common-mode voltage feedback circuit for differential amplifier
KR20010067342A (en) * 1999-10-25 2001-07-12 윌리엄 비. 켐플러 Low-voltage, broadband operational amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779121A (en) * 1993-08-09 1995-03-20 Motorola Inc Calculation transconductance amplifier of wide tuning range
JPH09153747A (en) * 1995-11-29 1997-06-10 Nec Corp Common-mode voltage feedback circuit for differential amplifier
KR20010067342A (en) * 1999-10-25 2001-07-12 윌리엄 비. 켐플러 Low-voltage, broadband operational amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997391B1 (en) * 2008-11-12 2010-11-30 (주)에이디테크놀로지 Differential Signal Generator

Also Published As

Publication number Publication date
KR20060065463A (en) 2006-06-14

Similar Documents

Publication Publication Date Title
JP4416728B2 (en) Low voltage differential signal drive circuit and control method
US20080048736A1 (en) Differential circuit and output buffer circuit including the same
US20070096820A1 (en) Differential amplifier and active load for the same
JPWO2008065762A1 (en) Operational amplifier
US7782142B2 (en) High speed differential to single ended converting circuit
US6760381B2 (en) High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation
US7733182B2 (en) Hybrid class AB super follower
KR100656333B1 (en) Power amplifier with automatically switching facility
US7602248B2 (en) Power amplifier and its idling current setting circuit
US6741130B2 (en) High-speed output transconductance amplifier capable of operating at different voltage levels
JPH10173445A (en) Amplifier
US8963638B2 (en) Operational amplifier circuit
CN102354241A (en) Voltage/current conversion circuit
KR100462467B1 (en) Variable gain amplifier circuitry in automatic gain control
US9136806B2 (en) Amplifier circuit
US5039953A (en) Class AB CMOS output amplifier
EP2154783A1 (en) Amplifying circuit
US20060114061A1 (en) Class AB CMOS output circuit equiped with CMOS circuit operating by predetermined operating current
KR100711525B1 (en) Low voltage differential signalling driver circuit and control method
US10840863B2 (en) AC-coupled chopper signal for a high-impedance buffer
US7688145B2 (en) Variable gain amplifying device
JP2009522943A (en) Method and system for high power switching
US11095258B2 (en) Class AB amplifier and operational amplifier
US8427237B2 (en) Common-mode feedback circuit
KR100885337B1 (en) Circuits and methods for output impedance matching in switched mode circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee