KR100708855B1 - Organic light emitting display and method of manufacturing the same - Google Patents

Organic light emitting display and method of manufacturing the same Download PDF

Info

Publication number
KR100708855B1
KR100708855B1 KR1020050112855A KR20050112855A KR100708855B1 KR 100708855 B1 KR100708855 B1 KR 100708855B1 KR 1020050112855 A KR1020050112855 A KR 1020050112855A KR 20050112855 A KR20050112855 A KR 20050112855A KR 100708855 B1 KR100708855 B1 KR 100708855B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
organic light
ito
Prior art date
Application number
KR1020050112855A
Other languages
Korean (ko)
Inventor
오상헌
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050112855A priority Critical patent/KR100708855B1/en
Application granted granted Critical
Publication of KR100708855B1 publication Critical patent/KR100708855B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 파티클에 의한 암점 불량을 방지할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공한다.The present invention provides an organic light emitting display device and a method of manufacturing the same that can prevent dark spot defects caused by particles.

본 발명에 따른 유기 발광 표시 장치는, 기판, 기판 위에 형성되는 평탄화막, 평탄화막 위에 순차적으로 형성되는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 발광 소자, 및 유기 발광층이 위치하는 개구부를 구비하며 제1 전극 및 평탄화막 위에 형성되는 화소 정의막을 포함하고, 평탄화막이 제1 전극의 가장 자리 부분에 대응하여 홈을 구비하고, 제1 전극의 가장 자리 부분이 홈의 저부까지 연장 형성된다.The organic light emitting diode display according to the present invention includes a substrate, a planarization film formed on the substrate, a light emitting device including a first electrode, an organic light emitting layer, and a second electrode sequentially formed on the planarization film, and an opening in which the organic light emitting layer is positioned. And a pixel defining layer formed on the first electrode and the planarization layer, wherein the planarization layer has a groove corresponding to the edge portion of the first electrode, and the edge portion of the first electrode extends to the bottom of the groove. .

유기발광표시장치, TFT, ITO, Ag, 평탄화막, 화소정의막 Organic light emitting display, TFT, ITO, Ag, planarization film, pixel definition film

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD OF MANUFACTURING THE SAME}Organic light-emitting display device and manufacturing method therefor {ORGANIC LIGHT EMITTING DISPLAY AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치를 나타낸 사시도이다.1 is a perspective view illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 유기 발광 표시 장치의 화소를 나타낸 평면도이다.2 is a plan view illustrating pixels of an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치의 화소를 나타낸 단면도로서, 도 2의 Ⅲ-Ⅲ 선 및 Ⅲ'-Ⅲ'선에 따른 단면도이다.3 is a cross-sectional view illustrating a pixel of an organic light emitting diode display according to an exemplary embodiment of the present invention, and is taken along line III-III and line III′-III ′ of FIG. 2.

도 4a 내지 도 4d는 본 발명의 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 순차적 공정 단면도들이다.4A through 4D are sequential process cross-sectional views illustrating a method of manufacturing an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 5는 종래 유기 발광 표시 장치의 제1 전극 형성 후 발생하는 문제를 나타낸 도면이다.5 is a diagram illustrating a problem that occurs after forming a first electrode of a conventional organic light emitting diode display.

본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 암점 불량을 방지할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device and a method of manufacturing the same that can prevent dark spot defects.

유기 발광 표시 장치는 유기물질에 양극(anode)과 음극(cathode)을 통하여 주입된 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생하는 현상을 이용한 자체 발광형 표시 장치이다. 따라서, 유기 발광 표시 장치는 백라이트와 같은 별도의 광원이 요구되지 않아 액정 표시 장치에 비해 소비 전력이 낮을 뿐만 아니라 광시야각 및 빠른 응답속도 확보가 용이하다는 장점이 있어 차세대 표시 장치로서 주목받고 있다.In the organic light emitting diode display, electrons and holes injected into the organic material through an anode and a cathode recombine to form an exciton, and light of a specific wavelength is generated by energy from the exciton formed. It is a self-luminous display device using the phenomenon which occurs. Accordingly, the organic light emitting diode display is attracting attention as a next-generation display device because it does not require a separate light source such as a backlight, and thus has low power consumption and easy securing of a wide viewing angle and a fast response speed compared to the liquid crystal display.

상기 유기 발광 표시 장치의 발광 소자는 정공 주입 전극인 양극의 제1 전극, 발광층, 및 전자 주입 전극인 음극의 제2 전극으로 이루어지고, 발광층이 적(Red; R), 녹(G; Green), 청(Blue; B)을 내는 각각의 유기 물질로 이루어져 풀 칼라(full color)를 구현한다. 또한, 발광층은 전자와 정공의 균형을 좋게 하여 발광 효율을 높이도록 발광층(emitting layer; EML)에 전자 수송층(electron transport layer; ETL), 정공 수송층(hole transport layer; HTL)을 포함한 다층 구조로 이루어질 수 있으며, 경우에 따라서는 별도의 전자 주입층(electron injection layer; EIL)과 홀 주입층(hole injection layer; HIL)을 더 포함할 수 있다.The light emitting device of the organic light emitting diode display includes a first electrode of an anode, which is a hole injection electrode, a light emitting layer, and a second electrode of a cathode, which is an electron injection electrode, and the light emitting layer is red (R), green (G; Green). In addition, each of the organic materials emitting blue (B) is made of full color. In addition, the light emitting layer has a multilayer structure including an electron transport layer (ETL) and a hole transport layer (HTL) in the emitting layer (EML) to improve the light emission efficiency by improving the balance between electrons and holes. In some cases, it may further include a separate electron injection layer (EIL) and a hole injection layer (HIL).

상기 유기 발광 표시 장치는 구동 방식에 따라 수동 구동형(passive matrix type)과 능동 구동형(active matrix type)으로 구분된다. The OLED display is classified into a passive matrix type and an active matrix type according to a driving method.

여기서, 수동 구동형 유기 발광 표시 장치는 제조 공정이 단순하고 제조 비용이 저렴하지만 소비 전력이 크고 대면적화에 부적합하다. 반면, 능동 구동형 유기 발광 표시 장치는 구동 소자로 박막 트랜지스터(Thin Film Transistor; TFT, 이 하 TFT 라 칭함)를 구비함에 따라 수동 구동형 유기 발광 표시 장치에 비해 공정이 복잡하고 제조 비용이 높지만, R, G, B 독립 구동 방식으로 낮은 소비 전력, 고정세, 빠른 응답 속도, 광시야각 및 박형화 구현이 가능하다는 장점이 있어, 최근에는 주로 능동 구동형 유기 발광 표시 장치가 적용되고 있다.Here, the passive driving type organic light emitting display device is simple in manufacturing process and low in manufacturing cost, but is large in power consumption and unsuitable for large area. On the other hand, since the active driving type organic light emitting display device has a thin film transistor (TFT) as a driving element, the process is more complicated and the manufacturing cost is higher than that of the passive driving type organic light emitting display device. Since R, G, and B independent driving methods enable low power consumption, high definition, fast response speed, wide viewing angle, and thinning, the active driving type organic light emitting display device is mainly applied.

상기 유기 발광 표시 장치는 발광 유형에 따라 배면 발광형과 전면 발광형으로 구분되는데, 능동 구동형 유기 발광 표시 장치의 경우 배면 발광형으로 구동하게 되면 TFT로 인해 개구율에 제약을 받기 때문에 전면 발광형으로 구동하는 것이 개구율 측면에서 유리하다.The organic light emitting diode display is classified into a bottom emitting type and a top emitting type according to the type of light emission. In the case of an active driving organic light emitting display, when driving to the bottom emitting type, the aperture ratio is limited by the TFT. Driving is advantageous in terms of aperture ratio.

한편, 종래 전면 발광형 유기 발광 표시 장치에서는 발광 효율을 높이기 위해 발광 소자의 제1 전극에 반사율이 높은 금속, 일례로 은(Ag)을 적용하고 있으며, 이 경우 제1 전극 하부에 위치하는 평탄화막과의 접착성과 상부에 위치하는 발광층과의 일함수 관계 등을 고려하여 Ag의 하부 및 상부에 ITO(indium tin oxide)각각 적용하고 있다.Meanwhile, in the conventional top emission type organic light emitting diode display, a metal having high reflectance, for example, silver (Ag), is applied to the first electrode of the light emitting device in order to increase luminous efficiency. Indium tin oxide (ITO) is applied to the lower and upper portions of Ag, respectively, in consideration of the adhesiveness between them and the work function relationship between the light emitting layer positioned above.

그런데, ITO/Ag/ITO의 제1 전극 형성을 위해 포토레지스트 패턴을 마스크로하여 ITO/Ag/ITO를 동시에 식각하게 되면, 서로 다른 물질 간 식각 속도 차이로 인하여 도 5의 "A"와 같이 평탄화막(10) 위에 형성되는 제1 전극(20)의 측부가 돌출(overhang) 내지는 역 테이퍼(taper) 형상을 가지게 되어 상부 ITO 및 Ag가 파티클(particle) 형태로 존재하게 된다. 이러한 파티클은 포토레지스트 패턴의 제거 시 발광층과 접촉하게 될 제1 전극의 상부 표면으로 이동하여 재증착(redeposition)하게 되고, 재증착된 파티클은 유기 발광 표시 장치의 구동 시 제2 전극과의 단락 (short)을 유발하여 암점 불량을 야기함으로써, 결국 표시 품질 저하를 유발하게 된다.However, when ITO / Ag / ITO is simultaneously etched using a photoresist pattern as a mask to form the first electrode of ITO / Ag / ITO, the planarization is performed as shown in FIG. Side portions of the first electrode 20 formed on the film 10 have an overhang or inverse taper shape, so that the upper ITO and Ag are present in the form of particles. The particles move to the upper surface of the first electrode, which will come into contact with the light emitting layer when the photoresist pattern is removed, and redeposit, and the redeposited particles may have a short circuit with the second electrode when the OLED is driven. short) to cause a dark point defect, which in turn causes display quality deterioration.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 파티클에 의한 암점 불량을 방지할 수 있는 유기 발광 표시 장치를 제공하는데 있다.The present invention is to solve the problems of the prior art as described above, an object of the present invention is to provide an organic light emitting display device that can prevent the dark spot defects caused by particles.

또한, 본 발명의 다른 목적은 상기 유기 발광 표시 장치의 제조 방법을 제공하는데 있다.In addition, another object of the present invention is to provide a method of manufacturing the organic light emitting display device.

상기의 목적을 달성하기 위하여 본 발명은, 기판, 기판 위에 형성되는 평탄화막, 평탄화막 위에 순차적으로 형성되는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 발광 소자, 및 유기 발광층이 위치하는 개구부를 구비하며 제1 전극 및 평탄화막 위에 형성되는 화소 정의막을 포함하고, 평탄화막이 제1 전극의 가장 자리 부분에 대응하여 홈을 구비하고, 제1 전극의 가장 자리 부분이 홈의 저부까지 연장 형성되는 유기 발광 표시 장치를 제공한다.In order to achieve the above object, the present invention provides a substrate, a planarization film formed on the substrate, a light emitting device including a first electrode, an organic light emitting layer, and a second electrode sequentially formed on the planarization film, and the organic light emitting layer is A pixel defining layer having an opening and formed on the first electrode and the planarization film, wherein the planarization film has a groove corresponding to an edge portion of the first electrode, and an edge portion of the first electrode extends to the bottom of the groove. An organic light emitting display device is provided.

상기의 목적을 달성하기 위하여 본 발명은, 박막 트랜지스터가 구비된 기판의 전면 상에 평탄화막을 형성하고, 평탄화막을 패터닝하여 박막 트랜지스터의 일부분를 노출시키는 비아홀을 형성함과 동시에 홈을 형성하고, 평탄화막 위에 비아홀을 통하여 박막 트랜지스터의 일부분과 전기적으로 연결되면서 가장 자리 부분이 홈의 저부까지 연장되는 제1 전극을 형성하고, 평탄화막 위에 홈을 매립하면서 제1 전극을 노출시키는 개구부를 구비하는 화소 정의막을 형성하고, 개구부 내로 제1 전극과 접촉하는 유기 발광층과 제2 전극을 순차적으로 형성하는 단계들을 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.In order to achieve the above object, the present invention is to form a planarization film on the entire surface of the substrate with a thin film transistor, to form a via hole for exposing a portion of the thin film transistor by patterning the planarization film, and to form a groove on the planarization film Forming a first electrode electrically connected to a portion of the thin film transistor through the via hole and having an edge portion extending to the bottom of the groove, and forming a pixel defining layer having an opening exposing the first electrode while filling the groove on the planarization film. And sequentially forming an organic emission layer and a second electrode in contact with the first electrode into the opening.

여기서, 제1 전극이 은(Ag) 또는 은(Ag)-합금을 포함할 수 있는데, 바람직하게는 ITO/Ag/ITO 또는 ITO/Ag 합금/ITO를 포함할 수 있다.Here, the first electrode may include silver (Ag) or silver (Ag) -alloy, preferably ITO / Ag / ITO or ITO / Ag alloy / ITO.

또한, 제2 전극이 ITO, IZO, MgAg와 같은 투명 도전 물질을 포함할 수 있다.In addition, the second electrode may include a transparent conductive material such as ITO, IZO, or MgAg.

또한, 평탄화막의 홈은 비아홀보다 낮은 깊이로 형성할 수 있다.In addition, the groove of the planarization layer may be formed to a depth lower than that of the via hole.

또한, 평탄화막의 패터닝은 하프톤 마스크를 이용한 노광 공정으로 수행할 수 있다.In addition, the patterning of the planarization film may be performed by an exposure process using a halftone mask.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치를 나타낸 사시도이고, 도 2는 도 1의 화소(P)를 나타낸 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ 선 및 Ⅲ'-Ⅲ' 선에 따른 단면도이다.1 is a perspective view illustrating an organic light emitting display device according to an exemplary embodiment of the present invention, FIG. 2 is a plan view illustrating a pixel P of FIG. 1, and FIG. 3 is a line III-III and III′-III ′ of FIG. 2. Sectional view along the line.

도 1을 참조하면, 유기 발광 표시 장치(100)는 기판(110)에 실제 발광 및 표시가 이루어지는 표시 영역(A1)과 표시 영역(A1) 주변의 비표시 영역(A2)이 정의되고, 표시 영역(A1)이 보호되도록 기판(110)이 밀봉 부재(130)에 의해 봉지 기판(120)과 서로 접합되는 구성을 갖는다.Referring to FIG. 1, the organic light emitting diode display 100 includes a display area A1 in which actual light emission and display are performed on the substrate 110, and a non-display area A2 around the display area A1. The substrate 110 has a configuration in which the substrate 110 is bonded to each other with the encapsulation substrate 120 by the sealing member 130 so as to protect (A1).

기판(110)은 유리나 플라스틱과 같은 절연 재질 또는 스테인리스 강(stainless steel; SUS)과 같은 금속 재질로 이루어질 수 있고, 밀봉 부재(130)는 표시 영역(A1)을 둘러싸도록 배치될 수 있다.The substrate 110 may be made of an insulating material such as glass or plastic or a metal material such as stainless steel (SUS), and the sealing member 130 may be disposed to surround the display area A1.

기판(10)의 표시 영역(A1)에는 화소(P)가 매트릭스 형태로 배열되고 비표시 영역(A2)에는 패드(140)가 배열된다.The pixels P are arranged in a matrix in the display area A1 of the substrate 10, and the pads 140 are arranged in the non-display area A2.

먼저, 도 2를 참조하여 화소(P)의 구성을 좀 더 상세히 살펴보면, 화소(P)는 기판(110)의 일 방향을 따라 스캔 라인(SL)이 배치되고 스캔 라인(SL)에 교차하면서 서로 이격되어 데이터 라인(DL)과 전원 라인(VDD)이 각각 배치되며, 스캔 라인(SL), 데이터 라인(DL) 및 전원 라인(PL)에 의해 정의되는 영역에 제1 및 제2 TFT(T1, T2)로 이루어지는 구동 소자, 캐패시터(Cst)로 이루어지는 저장 소자 및 오엘이디(organic light-emitting diode; OLED)로 이루어지는 발광 소자(L)가 각각 형성되는 구성을 갖는다.First, referring to FIG. 2, the configuration of the pixel P will be described in more detail. In the pixel P, the scan line SL is disposed along one direction of the substrate 110 and crosses the scan line SL. The data line DL and the power line VDD are disposed to be spaced apart from each other, and the first and second TFTs T1, T1, in a region defined by the scan line SL, the data line DL, and the power line PL. A driving element made of T2), a storage element made of capacitor Cst, and a light emitting element L made of an organic light-emitting diode (OLED) are formed respectively.

제1 TFT(T1)는 스캔 라인(SL)과 데이터 라인(DL)에 각각 연결되어 스캔 라인(SL)에서 입력되는 스위칭 전압에 따라 데이터 라인(DL)에서 입력되는 데이터 전압을 제2 TFT(T2)로 전송하고, 캐패시터(Cst)는 제1 TFT(T1) 및 전원 라인(VDD)에 각각 연결되어 제1 TFT(T1)로부터 전송되는 전압과 전원 라인(PL)에 공급되는 전압의 차이에 해당하는 전압(Vgs)을 저장한다. 그리고, 제2 TFT(T2)는 전원 라인(VDD) 및 캐패시터(Cst)에 각각 연결되어 캐패시터(Cst)에 저장된 전압(Vgs)과 문턱 전압(Vth)의 차이의 자승에 비례하는 출력 전류(Id)를 발광 소자(L)로 공급하며, 발광 소자(L)가 이 출력 전류(Id)에 의해 발광한다. 이때, 출력 전류(Id)는 아래의 [수학식 1]로 나타낼 수 있으며, [수학식 1]에서 β는 비례상수를 나타낸다.The first TFT T1 is connected to the scan line SL and the data line DL, respectively, and receives a data voltage input from the data line DL according to a switching voltage input from the scan line SL. The capacitor Cst is connected to the first TFT T1 and the power line VDD, respectively, and corresponds to a difference between the voltage transmitted from the first TFT T1 and the voltage supplied to the power line PL. Save the voltage (Vgs). The second TFT T2 is connected to the power supply line VDD and the capacitor Cst, respectively, and is output current I proportional to the square of the difference between the voltage Vgs and the threshold voltage Vth stored in the capacitor Cst. d ) is supplied to the light emitting element L, and the light emitting element L emits light by this output current I d . In this case, the output current Id may be represented by Equation 1 below, and β in Equation 1 represents a proportionality constant.

Id = (β/2)×(Vgs - Vth)2 I d = (β / 2) × (V gs -V th ) 2

본 실시예에서는 구동 소자가 2개의 TFT(T1, T2)로 구성되고 저장 소자가 1개의 캐패시터(Cst)로 구성되는 경우를 나타내었지만, 이러한 구동 소자 및 저장 소자의 구성은 이에 한정되지 않는다.In this embodiment, the case where the drive element is composed of two TFTs (T1, T2) and the storage element is composed of one capacitor (Cst) is shown. However, the configuration of such a drive element and the storage element is not limited to this.

다음으로, 도 3을 참조하여 화소(P)의 TFT(T2)와 발광 소자(L)의 구성을 좀 더 상세히 살펴본다.Next, the configuration of the TFT T2 and the light emitting device L of the pixel P will be described in more detail with reference to FIG. 3.

TFT(T2)는 기판(110) 위에 게이트 절연막(220)을 사이에 두고 반도체층(210)과 게이트 전극(230)이 순차적으로 형성되고, 층간 절연막(240)을 사이에 두고 게이트 전극(230) 위로 소오스 전극(251)과 드레인 전극(252)이 형성되는 구성을 갖는다. In the TFT T2, the semiconductor layer 210 and the gate electrode 230 are sequentially formed on the substrate 110 with the gate insulating layer 220 interposed therebetween, and the gate electrode 230 is disposed with the interlayer insulating layer 240 interposed therebetween. The source electrode 251 and the drain electrode 252 are formed above.

반도체층(210)은 불순물이 도핑된 소오스 및 드레인 영역(211, 212)과 이들 사이의 채널 영역(213)으로 이루어진다. 게이트 전극(230)은 채널 영역(211)에 대응하여 형성되고, 일례로 MoW, Al, Cr, Al/Cr과 같은 금속으로 이루어질 수 있다. 소오스 전극(251)과 드레인 전극(252)은 게이트 절연막(220)과 층간 절연막(24)에 구비된 각각의 콘택홀(221, 222)(241, 242)을 통하여 반도체층(210)의 소오스 영역(211) 및 드레인 영역(212)과 전기적으로 연결되며, 일례로 Ti/Al, Ti/Al/Ti와 같은 금속으로 이루어질 수 있다.The semiconductor layer 210 includes source and drain regions 211 and 212 doped with impurities and a channel region 213 therebetween. The gate electrode 230 is formed corresponding to the channel region 211 and may be formed of, for example, metal such as MoW, Al, Cr, or Al / Cr. The source electrode 251 and the drain electrode 252 are source regions of the semiconductor layer 210 through respective contact holes 221, 222, 241 and 242 provided in the gate insulating film 220 and the interlayer insulating film 24. It is electrically connected to the 211 and the drain region 212, for example, may be made of a metal such as Ti / Al, Ti / Al / Ti.

본 실시예에서는 TFT(T2)가 반도체층(210) 위로 게이트 전극(230)과 소오스 및 드레인 전극(251, 252)이 배치되는 구조로 이루어진 경우를 나타내었지만, 반도체층(210), 게이트 전극(230), 소오스 및 드레인 전극(251, 252)의 배치 구조는 이에 한정되지 않는다.In the present exemplary embodiment, the TFT (T2) has a structure in which the gate electrode 230 and the source and drain electrodes 251 and 252 are disposed on the semiconductor layer 210, but the semiconductor layer 210 and the gate electrode ( The arrangement structure of the 230 and source and drain electrodes 251 and 252 is not limited thereto.

한편, 발광 소자(L)는 보호막(260)과 평탄화막(270)을 사이에 두고 TFT(T2) 위로 형성되고, 양극의 제1 전극(310), 유기 발광층(330) 및 음극의 제2 전극(340)이 순차적으로 적층된 구성을 갖는다.Meanwhile, the light emitting device L is formed on the TFT T2 with the passivation layer 260 and the planarization layer 270 interposed therebetween, and the first electrode 310 of the anode, the organic emission layer 330, and the second electrode of the cathode are formed. 340 has a configuration in which stacked sequentially.

보호막(260)은 TFT(T2)를 보호함과 동시에 제1 전극(310) 가장 자리 부분에서 전원라인(VDD)과 데이터 라인(DL)을 제1 전극(310)과 절연시키고, 평탄화막(270)은 보호막(260) 위에 형성되어 TFT(T2)에 의해 발생되는 기판(110)이 표면 단차를 완화시킨다. 보호막(260)과 평탄화막(270)은 드레인 전극(252) 위로 비아홀(261, 273)을 각각 구비하고, 평탄화막(270)은 제1 전극(310)의 가장 자리 부분에 대응하여 홈(271, 272)을 구비한다. 제1 전극(310)은 비아홀(261, 273)을 통하여 드레인 전극(252)에 전기적으로 연결되고 가장 자리 부분이 홈(271, 272)의 저부까지 연장 형성되어 중앙 부분에 비해 낮게 위치하게 되며, 화소 정의막(320)에 의해 인접 화소의 제1 전극(미도시)과 전기적으로 분리된다. 화소 정의막(320)은 평탄화막(270)의 홈(271, 272)을 매립하면서 제1 전극(310)의 중앙 부분을 노출시키는 개구부(321)를 구비하고, 이 개구부(321)를 통하여 제1 전극(310)의 중앙 부분에 유기 발광층(330)이 접촉하게 되며, 화소 정의막(320)과 유기 발광층(330) 위로 제2 전극(340)이 형성된다.The passivation layer 260 protects the TFT T2 and insulates the power line VDD and the data line DL from the first electrode 310 at the edge of the first electrode 310, and the planarization layer 270. ) Is formed on the protective film 260 so that the substrate 110 generated by the TFT (T2) relaxes the surface step. The passivation layer 260 and the planarization layer 270 have via holes 261 and 273 on the drain electrode 252, respectively, and the planarization layer 270 corresponds to the edge portion of the first electrode 310. 272). The first electrode 310 is electrically connected to the drain electrode 252 through the via holes 261 and 273, and the edge portion thereof is extended to the bottom of the grooves 271 and 272 so that the first electrode 310 is positioned lower than the center portion. The pixel defining layer 320 is electrically separated from the first electrode (not shown) of the adjacent pixel. The pixel defining layer 320 includes an opening 321 that exposes a central portion of the first electrode 310 while filling the grooves 271 and 272 of the planarization film 270, and through the opening 321, the pixel defining layer 320 is formed. The organic emission layer 330 contacts the central portion of the first electrode 310, and the second electrode 340 is formed on the pixel defining layer 320 and the organic emission layer 330.

여기서, 보호막(260)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4)과 같은 무기 절연 물질로 이루어질 수 있고, 평탄화막(270)은 아크릴(acryl), 벤조사이클로부텐(benzocyclobutene; BCB)과 같은 유기 절연 물질로 이루어질 수 있다. 또한, 평탄화막(270)은 0.8 내지 2.2㎛의 두께를 가질 수 있으며, 이 경우 평탄화막(270)의 홈(271, 272)은 약 0.2㎛ 이상, 바람직하게 0.2 내지 0.4㎛ 정도의 폭을 가질 수 있다.The protective layer 260 may be formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ), and the planarization layer 270 may be formed of acryl and benzocyclobutene (BCB). It may be made of the same organic insulating material. In addition, the planarization layer 270 may have a thickness of 0.8 to 2.2 μm, and in this case, the grooves 271 and 272 of the planarization layer 270 may have a width of about 0.2 μm or more, preferably about 0.2 to 0.4 μm. Can be.

본 실시예에서는 평탄화막(270) 하부에 보호막(260)이 형성되어 홈(271, 272)에서 제1 전극(310)의 가장 자리 부분과 전원 라인(VDD) 및 데이터 라인(DL) 사이가 절연되는 경우를 나타내었지만, 보호막(260)을 형성하는 것 없이 평탄화막(270)의 홈 깊이를 비아홀(273)의 깊이보다 낮게 조절하여 제1 전극(310)의 가장 자리 부분과 전원 라인(VDD) 및 데이터 라인(DL) 사이를 절연시킬 수도 있다.In the present exemplary embodiment, a passivation layer 260 is formed under the planarization layer 270 to insulate the edges of the first electrode 310 from the grooves 271 and 272 between the power line VDD and the data line DL. Although not shown, the depth of the groove of the planarization layer 270 is adjusted to be lower than the depth of the via hole 273 without forming the protective layer 260 so that the edge of the first electrode 310 and the power line VDD are formed. And the data line DL may be insulated from each other.

제1 전극(310)은 Ag 또는 Ag 합금(alloy)을 포함할 수 있으며, 바람직하게 는 평탄화막(270)과의 접착성과 유기 발광층(330)과의 일함수 관계 등이 개선되도록 Ag 또는 Ag 합금의 하부 및 상부에 ITO가 각각 형성된 ITO/Ag/ITO 또는 ITO/Ag 합금/ITO로 이루어질 수 있다. The first electrode 310 may include Ag or an Ag alloy. Preferably, the first electrode 310 may include Ag or Ag alloy to improve adhesion to the planarization layer 270 and a work function relationship with the organic light emitting layer 330. It may be made of ITO / Ag / ITO or ITO / Ag alloy / ITO formed ITO on the lower and upper, respectively.

제2 전극(340)은 ITO, IZO(indium zinc oxide), MgAg와 같은 투명 도전 물질을 포함할 수 있다.The second electrode 340 may include a transparent conductive material such as ITO, indium zinc oxide (IZO), and MgAg.

유기 발광층(330)은 코퍼 프탈로시아닌(copper phthalocyanine; CuPc), N,N'-디(나프탈렌-1-일)-N,N'-디페틸-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N' -diphenyl-benzidine; NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등과 같은 저분자 유기물로 이루어지거나 고분자 유기물로 이루어질 수 있다.The organic light emitting layer 330 is copper phthalocyanine (CuPc), N, N'-di (naphthalen-1-yl) -N, N'-dipetyl-benzidine (N, N'-Di (naphthalene-1-). It may be made of low molecular organic materials such as yl) -N, N'-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (Alq3), or polymer organic materials.

예컨대, 유기 발광층(330)이 저분자 유기물로 이루어지는 경우, 홀 주입층(Hole Injection layer; HIL), 홀 수송층(Hole Transport Layer; HTL), 발광층(Emitting Layer; EML) 및 전자 수송층(Electron Transport Layer; ETL)을 포함한 다층 구조로 이루어질 수 있다.For example, when the organic light emitting layer 330 is made of a low molecular organic material, a hole injection layer (HIL), a hole transport layer (HTL), an emitting layer (EML), and an electron transport layer (Electron Transport Layer); It may be made of a multi-layer structure including ETL).

또한, 유기 발광층(330)이 고분자 유기물로 이루어지는 경우, 홀 수송층(Hole Transport Layer; HTL) 및 발광층(Emitting Layer; EML)으로 이루어질 수 있으며, 이때 HTL은 PEDOT 물질로 이루어지고 EML은 폴리-페닐렌비닐렌(Poly-Phenylenevinylene; PPV)계 또는 폴리플루오렌(Polyfluorene)계 물질로 이루어질 수 있다.In addition, when the organic light emitting layer 330 is formed of a polymer organic material, it may be formed of a hole transport layer (HTL) and an emitting layer (EML), wherein the HTL is made of PEDOT material and the EML is poly-phenylene. Poly-Phenylenevinylene (PPV) -based or polyfluorene (Polyfluorene) may be made of a material.

상술한 유기 발광 표시 장치의 제조 방법을 도 4a 내지 도 4d를 참조하여 설명한다.The method of manufacturing the organic light emitting display device described above will be described with reference to FIGS. 4A to 4D.

도 4a를 참조하면, 기판(110) 위에 반도체층(210)을 형성한다. 일례로, 반도체층(210)은 기판(110) 상에 비정질 실리콘막을 증착하고 이를 엑시머 레이저로 조사하여 결정화시켜 폴리실리콘막을 형성한 후 이를 패터닝하여 형성할 수 있다. 이 경우 레이저 조사 시 그 열로 인해 기판(110) 표면에 존재하는 알칼리계 불순물들이 국부적으로 용출되어 비정질 실리콘막으로 확산하는 것을 방지하도록 비정질 실리콘막을 증착하기 전에 기판(110) 상에 버퍼 절연막(미도시)을 더 형성할 수 있 다.Referring to FIG. 4A, a semiconductor layer 210 is formed on a substrate 110. For example, the semiconductor layer 210 may be formed by depositing an amorphous silicon film on the substrate 110 and irradiating it with an excimer laser to crystallize to form a polysilicon film and then patterning it. In this case, a buffer insulating film (not shown) is formed on the substrate 110 before the deposition of the amorphous silicon film to prevent the alkali-based impurities present on the surface of the substrate 110 from being locally eluted and diffused into the amorphous silicon film due to the heat during laser irradiation. ) Can be formed more.

그 다음, 반도체층(210)을 덮도록 기판(110) 전면 상에 게이트 절연막(220)을 형성하고, 게이트 절연막(220) 상에 게이트 전극 물질층을 증착하고 이를 패터닝하여 반도체층(210)의 중앙 부분을 가로지르는 게이트 전극(230)을 형성한다. 여기서, 게이트 전극(230) 하부의 반도체층(210)은 실질적으로 채널 영역(213)으로 작용하며, 게이트 전극 물질로는 MoW, Al, Cr, Al/Cr와 같은 금속을 사용할 수 있다. 이어서, 반도체층(210)으로 n형 또는 p형의 불순물을 도핑하여 게이트 전극(230) 양측의 반도체층(210)에 소오스 및 드레인 영역(211, 212)을 형성한다. 그 후, 게이트 전극(230)을 덮도록 게이트 절연막(220) 상에 층간 절연막(240)을 형성하고, 소오스 및 드레인 영역(211, 212) 위의 게이트 절연막(220)과 층간 절연막(240)을 패터닝하여 게이트 절연막(220)과 층간 절연막(240)에 소오스 및 드레인 영역(211, 212)을 노출시키는 콘택홀(221, 222)(241, 242)을 각각 형성한다. Next, a gate insulating film 220 is formed on the entire surface of the substrate 110 to cover the semiconductor layer 210, and a gate electrode material layer is deposited on the gate insulating film 220 and patterned to form the gate insulating film 220. A gate electrode 230 is formed across the central portion. Here, the semiconductor layer 210 under the gate electrode 230 substantially serves as the channel region 213, and a metal such as MoW, Al, Cr, and Al / Cr may be used as the gate electrode material. Subsequently, the semiconductor layer 210 is doped with n-type or p-type impurities to form source and drain regions 211 and 212 in the semiconductor layer 210 on both sides of the gate electrode 230. Thereafter, an interlayer insulating film 240 is formed on the gate insulating film 220 to cover the gate electrode 230, and the gate insulating film 220 and the interlayer insulating film 240 on the source and drain regions 211 and 212 are formed. By patterning, contact holes 221 and 222 and 241 and 242 are formed in the gate insulating film 220 and the interlayer insulating film 240 to expose the source and drain regions 211 and 212, respectively.

그 다음, 콘택홀(221, 222)(241, 242) 및 층간 절연막(240) 상에 소오스 및 드레인 전극 물질층을 증착하고 이를 패터닝하여 소오스 및 드레인 영역(211, 212)과 전기적으로 연결되는 소오스 및 드레인 전극(251, 252)을 형성하여 TFT(T2)를 형성한다. 일례로, 소오스 및 드레인 전극 물질로는 Ti/Al, Ti/Al/Ti와 같이 Al이 포함된 금속을 사용할 수 있다. Next, a source and drain electrode material layer is deposited on the contact holes 221 and 222 and 241 and 242 and the interlayer insulating layer 240, and patterned, so as to be electrically connected to the source and drain regions 211 and 212. And the drain electrodes 251 and 252 are formed to form a TFT (T2). For example, a metal including Al, such as Ti / Al and Ti / Al / Ti, may be used as the source and drain electrode materials.

도 4b를 참조하면, 층간 절연막(240) 상에 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4)과 같은 무기 절연 물질로 이루어지는 보호막(260)을 형성하고, 그 위로 아크릴(acryl), 벤조사이클로부텐(benzocyclobutene; BCB)과 같은 유기 절연 물질로 이루어지는 평탄화막(270)을 형성한다. 이때, 평탄화막(270)은 0.8 내지 2.2㎛의 두께로 형성할 수 있다.Referring to FIG. 4B, a protective film 260 made of an inorganic insulating material such as silicon oxide (SiO 2 ) and silicon nitride (Si 3 N 4 ) is formed on the interlayer insulating layer 240, and acrylic, A planarization film 270 made of an organic insulating material such as benzocyclobutene (BCB) is formed. At this time, the planarization film 270 may be formed to a thickness of 0.8 to 2.2㎛.

그 다음, 평탄화막(270)을 노광 및 현상 공정에 의해 패터닝하여 이후 형성할 발광 소자(L)의 제1 전극(310) 가장 자리부분에 대응하도록 홈(271, 272)을 형성함과 동시에 소오스 전극(251) 또는 드레인 전극(252), 일례로 드레인 전극(252) 위로 비아홀(273)을 형성한 후, 비아홀(273)을 통해 노출된 보호막(260)을 식각하여 보호막(260)에 비아홀(261)을 형성하여 드레인 전극(252)을 노출시킨다. 이때, 평탄화막(270)의 홈(271, 272)은 약 0.2㎛ 이상, 0.2 내지 0.4㎛ 정도의 폭을 갖도록 형성한다.Next, the planarization film 270 is patterned by an exposure and development process to form grooves 271 and 272 so as to correspond to edge portions of the first electrode 310 of the light emitting device L to be formed later. After the via hole 273 is formed over the electrode 251 or the drain electrode 252, for example, the drain electrode 252, the protective layer 260 exposed through the via hole 273 is etched to form a via hole in the protective layer 260. 261 is formed to expose the drain electrode 252. At this time, the grooves 271 and 272 of the planarization film 270 are formed to have a width of about 0.2 µm or more and about 0.2 to 0.4 µm.

다른 한편으로, 보호막(260)을 형성하지 않으면서 하프톤 마스크를 이용한 노광 공정에 의해 평탄화막(270)에 비아홀(273)과 이 비아홀(273)보다 낮은 깊이의 홈을 동시에 형성할 수도 있다.On the other hand, the via hole 273 and a groove having a lower depth than the via hole 273 may be simultaneously formed in the planarization film 270 by the exposure process using the halftone mask without forming the protective film 260.

도 4c를 참조하면, 기판(110)의 전면 상에 Ag 또는 Ag 합금을 포함하는 물질, 바람직하게 ITO/Ag/ITO 또는 ITO/Ag 합금/ITO의 제1 전극 물질층을 형성한다. 그 다음, 제1 전극 물질층 상부에 포토리소그라피 공정에 의해 포토레지스트 패턴(미도시)을 형성하고 식각 공정에 의해 제1 전극 물질층을 패터닝하여, 비아홀(261, 273)을 통하여 드레인 전극(252)에 전기적으로 연결되면서 가장 자리 부분이 홈(271, 272)의 저부까지 연장되어 중앙 부분에 비해 낮게 위치하는 제1 전극(310)을 형성한다. 그 후, 공지된 방법에 의해 포토레지스트 패턴을 제거한다. Referring to FIG. 4C, a first electrode material layer of a material including Ag or Ag alloy, preferably ITO / Ag / ITO or ITO / Ag alloy / ITO, is formed on the entire surface of the substrate 110. Next, a photoresist pattern (not shown) is formed on the first electrode material layer by a photolithography process, and the first electrode material layer is patterned by an etching process, and the drain electrode 252 is formed through the via holes 261 and 273. The edge portion extends to the bottom of the grooves 271 and 272 while being electrically connected to the to form a first electrode 310 positioned lower than the central portion. Thereafter, the photoresist pattern is removed by a known method.

이때, 제1 전극 물질층의 서로 다른 물질간 식각 속도 차이로 인해 제1 전극(310) 측부가 돌출(overhang) 내지는 역 테이퍼(taper) 형상을 가지게 되어 ITO 및 Ag가 파티클 형태로 존재하게 되더라도, 제1 전극(310)의 가장 자리 부분이 중앙 부분에 비해 낮게 위치함에 따라 포토레지스트 패턴의 제거 시 이후 유기 발광층(330)과 접촉하게 되는 제1 전극(310)의 상부 표면으로 파티클의 재증착이 발생되지 않는다.At this time, even if ITO and Ag are present in the form of particles because side portions of the first electrode 310 have an overhang or inverse taper shape due to the difference in etching speeds between different materials of the first electrode material layer, As the edge portion of the first electrode 310 is positioned lower than the central portion, redeposition of particles to the upper surface of the first electrode 310, which comes into contact with the organic light emitting layer 330 after removal of the photoresist pattern, is performed. It does not occur.

도 4d를 참조하면, 평탄화막(270)의 홈(271, 272)을 매립하도록 기판(110)의 전면 상에 화소 정의막(320)을 형성한다. 이때, 화소 정의막(320)에 의해 제1 전극(310)의 가장 자리 부분이 덮여져서 그 부분에 잔존하는 파티클의 이동이 완전히 차단된다. 그 다음, 화소 정의막(320)을 노광 및 현상 공정에 의해 패터닝하여 제1 전극(310)을 노출시키는 개구부(321)를 형성한다.Referring to FIG. 4D, the pixel defining layer 320 is formed on the entire surface of the substrate 110 to fill the grooves 271 and 272 of the planarization layer 270. At this time, the edge portion of the first electrode 310 is covered by the pixel defining layer 320 to completely block the movement of particles remaining in the portion. Next, the pixel defining layer 320 is patterned by an exposure and development process to form an opening 321 exposing the first electrode 310.

그 다음, 개구부(321) 내로 제1 전극(310)과 접촉하는 유기 발광층(330)을 형성하고, 화소 정의막(320)과 유기 발광층(330) 위로 제2 전극(340)을 형성하여 발광부(L)를 형성한다(도 3 참조). 이때, 제2 전극(340)은 ITO, IZO, MgAg와 같은 투명 도전 물질을 포함할 수 있다.Next, an organic emission layer 330 is formed in the opening 321 to contact the first electrode 310, and a second electrode 340 is formed on the pixel defining layer 320 and the organic emission layer 330 to emit light. (L) is formed (see FIG. 3). In this case, the second electrode 340 may include a transparent conductive material such as ITO, IZO, or MgAg.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

상술한 바와 같이 본 발명에 따른 유기 발광 표시 장치의 제조 방법은, 발광 소자의 제1 전극 형성 시 발생하는 파티클의 이동을 억제하여 유기 발광 표시 장치의 구동 시 파티클로 인한 제1 전극과 제2 전극 사이의 단락을 방지할 수 있으므로 암점 불량을 예방할 수 있다.As described above, the method of manufacturing the organic light emitting diode display according to the present invention suppresses the movement of particles generated when the first electrode is formed in the light emitting device, and thus, the first electrode and the second electrode due to the particles when the organic light emitting diode display is driven. The short circuit between them can be prevented, so that a dark spot can be prevented.

그 결과, 본 발명에 따른 유기 발광 표시 장치는 개선된 표시 품질을 가질 수 있다.As a result, the organic light emitting diode display according to the present invention may have an improved display quality.

Claims (13)

기판;Board; 상기 기판 위에 형성되는 평탄화막;A planarization layer formed on the substrate; 상기 평탄화막 위에 순차적으로 형성되는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 발광 소자; 및A light emitting device including a first electrode, an organic light emitting layer, and a second electrode sequentially formed on the planarization film; And 상기 유기 발광층이 위치하는 개구부를 구비하며 상기 제1 전극 및 상기 평탄화막 위에 형성되는 화소 정의막을 포함하고, A pixel defining layer having an opening in which the organic light emitting layer is positioned, and formed on the first electrode and the planarization layer; 상기 평탄화막이 상기 제1 전극의 가장 자리 부분에 대응하여 홈을 구비하고, The flattening film has a groove corresponding to an edge portion of the first electrode, 상기 제1 전극의 가장 자리 부분이 상기 홈의 저부까지 연장 형성되는 유기 발광 표시 장치.An edge of the first electrode extends to the bottom of the groove. 제1 항에 있어서, According to claim 1, 상기 제1 전극이 은(Ag) 또는 은(Ag)-합금을 포함하는 유기 발광 표시 장치.The organic light emitting diode display of which the first electrode includes silver (Ag) or silver (Ag) -alloy. 제2 항에 있어서, The method of claim 2, 상기 제1 전극이 ITO/Ag/ITO 또는 ITO/Ag 합금/ITO를 포함하는 유기 발광 표시 장치.The organic light emitting diode display of which the first electrode includes ITO / Ag / ITO or ITO / Ag alloy / ITO. 제1 항에 있어서, According to claim 1, 상기 화소 정의막이 상기 홈에 매립되는 유기 발광 표시 장치.An OLED display in which the pixel defining layer is embedded in the groove. 제1 항에 있어서, According to claim 1, 상기 제2 전극이 ITO, IZO, MgAg와 같은 투명 도전 물질을 포함하는 유기 발광 표시 장치.The organic light emitting diode display of which the second electrode includes a transparent conductive material such as ITO, IZO, or MgAg. 제1 항에 있어서, According to claim 1, 상기 기판과 평탄화막 사이에 형성되는 박막 트랜지스터를 더욱 포함하는 유기 발광 표시 장치.And a thin film transistor formed between the substrate and the planarization layer. 박막 트랜지스터가 구비된 기판의 전면 상에 평탄화막을 형성하는 단계;Forming a planarization film on the entire surface of the substrate including the thin film transistor; 상기 평탄화막을 패터닝하여 상기 박막 트랜지스터의 일부분를 노출시키는 비아홀을 형성함과 동시에 홈을 형성하는 단계; 및Patterning the planarization layer to form a via hole exposing a portion of the thin film transistor and simultaneously forming a groove; And 상기 평탄화막 위에 상기 비아홀을 통하여 상기 박막 트랜지스터의 일부분과 전기적으로 연결되면서 가장 자리 부분이 상기 홈의 저부까지 연장되는 제1 전극을 형성하는 단계Forming a first electrode on the planarization layer, the first electrode having an edge portion extending to the bottom of the groove while being electrically connected to a portion of the thin film transistor through the via hole; 를 포함하는 유기 발광 표시 장치의 제조 방법.Method of manufacturing an organic light emitting display device comprising a. 제7 항에 있어서, The method of claim 7, wherein 상기 제1 전극이 은(Ag) 또는 은(Ag)-합금을 포함하는 유기 발광 표시 장치의 제조 방법.The method of claim 1, wherein the first electrode comprises silver (Ag) or silver (Ag) -alloy. 제8 항에 있어서, The method of claim 8, 상기 제1 전극이 ITO/Ag/ITO 또는 ITO/Ag 합금/ITO를 포함하는 유기 발광 표시 장치의 제조 방법.The method of claim 1, wherein the first electrode comprises ITO / Ag / ITO or ITO / Ag alloy / ITO. 제7 항에 있어서, The method of claim 7, wherein 상기 평탄화막의 홈은 상기 비아홀보다 낮은 깊이로 형성하는 유기 발광 표시 장치의 제조 방법.The groove of the planarization layer is formed to a depth lower than the via hole. 제7 항에 있어서, The method of claim 7, wherein 상기 평탄화막의 패터닝은 하프톤 마스크를 이용한 노광 공정으로 수행하는 유기 발광 표시 장치의 제조 방법.The patterning of the planarization layer is performed by an exposure process using a halftone mask. 제7 항에 있어서, The method of claim 7, wherein 상기 평탄화막 위에 상기 홈을 매립하면서 상기 제1 전극을 노출시키는 개구부를 구비하는 화소 정의막을 형성하는 단계; 및 Forming a pixel defining layer having an opening exposing the first electrode while filling the groove on the planarization layer; And 상기 개구부 내로 상기 제1 전극과 접촉하는 유기 발광층과 제2 전극을 순차적으로 형성하는 단계를 더욱 포함하는 유기 발광 표시 장치의 제조 방법.And sequentially forming an organic light emitting layer and a second electrode in contact with the first electrode into the opening. 제12 항에 있어서, The method of claim 12, 상기 제2 전극이 ITO, IZO, MgAg와 같은 투명 도전 물질을 포함하는 유기 발광 표시 장치의 제조 방법.The second electrode includes a transparent conductive material such as ITO, IZO, MgAg.
KR1020050112855A 2005-11-24 2005-11-24 Organic light emitting display and method of manufacturing the same KR100708855B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050112855A KR100708855B1 (en) 2005-11-24 2005-11-24 Organic light emitting display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050112855A KR100708855B1 (en) 2005-11-24 2005-11-24 Organic light emitting display and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100708855B1 true KR100708855B1 (en) 2007-04-17

Family

ID=38181663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050112855A KR100708855B1 (en) 2005-11-24 2005-11-24 Organic light emitting display and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100708855B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067067A (en) * 2003-12-26 2005-06-30 산요덴키가부시키가이샤 Display device and method of manufacturing the same
KR20050067055A (en) * 2003-12-26 2005-06-30 산요덴키가부시키가이샤 Manufacturing method of display device
KR20050069939A (en) * 2005-03-30 2005-07-05 삼성에스디아이 주식회사 Flat panel display with black matrix and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067067A (en) * 2003-12-26 2005-06-30 산요덴키가부시키가이샤 Display device and method of manufacturing the same
KR20050067055A (en) * 2003-12-26 2005-06-30 산요덴키가부시키가이샤 Manufacturing method of display device
KR20050069939A (en) * 2005-03-30 2005-07-05 삼성에스디아이 주식회사 Flat panel display with black matrix and method for fabricating the same

Similar Documents

Publication Publication Date Title
US7723134B2 (en) Method of manufacturing display device
KR100624126B1 (en) Organic light-emitting display device and fabricating method of the same
US7456811B2 (en) Organic electro-luminescent display device and method of manufacturing the same
US9059424B2 (en) OLED display apparatus and method of manufacturing the same
KR100932989B1 (en) Organic light emitting diode display and method for manufacturing the same
US7510891B2 (en) Organic light emitting display device and method of manufacturing the same
US8587499B2 (en) Organic light emitting diode display
KR101920766B1 (en) Method of fabricating the organic light emitting device
KR100805154B1 (en) Organic light emitting display and method of manufacturing the same
KR100846711B1 (en) Organic light emitting display and method of manufacturing thesame
US7626330B2 (en) Organic electroluminescence display device
KR20100022738A (en) Organic light emitting diode display and method for manufacturing the same
US20040263072A1 (en) Flat panel display
KR100647599B1 (en) Organic electro-luminescent display device and fabricating the same
KR20170065069A (en) Thin film transistor array panel and organic light emitting diode display including the same
KR100709194B1 (en) Organic light emitting display and method of manufacturing the same
KR100658758B1 (en) Organic light emitting display and method of manufacturing the same
KR100579186B1 (en) Organic electroluminescence display device
KR100658755B1 (en) Organic light emitting display and method of manufacturing the same
KR20150033345A (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR100708855B1 (en) Organic light emitting display and method of manufacturing the same
KR100708856B1 (en) Organic light emitting display and method of manufacturing the same
KR100709195B1 (en) Organic light emitting display and fabrication method thereof
KR100573138B1 (en) Flat display device
KR100603335B1 (en) Organic electro-luminescent display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee