KR100707676B1 - 금속-절연체-금속 커패시터의 제조 방법 - Google Patents
금속-절연체-금속 커패시터의 제조 방법 Download PDFInfo
- Publication number
- KR100707676B1 KR100707676B1 KR1020050134829A KR20050134829A KR100707676B1 KR 100707676 B1 KR100707676 B1 KR 100707676B1 KR 1020050134829 A KR1020050134829 A KR 1020050134829A KR 20050134829 A KR20050134829 A KR 20050134829A KR 100707676 B1 KR100707676 B1 KR 100707676B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- upper electrode
- impurity
- photoresist pattern
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 금속-절연체-금속 구조의 커패시터를 제조하는 방법에 관한 것이다.
본 발명에 따른 MIM 구조의 커패시터를 형성하는 방법은 먼저 하부전극막, 유전막, 상부전극막 및 불순물 방지막을 순차적으로 형성하고, 불순물 방지막 위에 포토레지스트 패턴을 정렬한다. 그리고 포토레지스트 패턴이 형성되지 않은 영역의 불순물 방지막을 제거한다. 이처럼 불순물 방지막을 제거하는 것은 불산을 이용할 수 있다. 이어서 상부전극을 형성하기 위해 포토레지스트 패턴을 마스크로 불순물 방지막, 상부전극막, 및 유전막을 선택적으로 식각한 다음, 하부전극을 형성하기 위해 하부전극막을 선택적으로 식각한다
MIM 커패시터, 불순물 방지막
Description
도 1a 및 도 1b는 상부전극을 형성하는 단계를 나타내는 단면도.
도 2a 및 도 2b는 상부전극을 식각하는 과정에서 발생하는 문제점을 나타내는 단면도.
도 3a 내지 도 3i는 본 발명에 따른 금속-절연체-금속 커패시터를 제조하는 방법을 나타내는 단면도.
<주요 도면 부호에 대한 설명>
2, 32 : 하부전극막 4, 34 : 절연막
6, 36 : 상부전극막 38 : 불순물 방지막
40a , 50 : 포토레지스트 패턴
본 발명은 커패시터의 제조 방법에 관한 것으로, 특히 반도체 수율을 높일 수 있는 금속-절연체-금속 구조의 커패시터 제조 방법에 관한 것이다.
커패시터는 크게 폴리 실리콘 사이에 절연체가 형성되어 있는 폴리-절연체-폴리(Poly-Insulator-Poly;PIP) 구조의 커패시터와 금속 사이에 절연체가 형성되어 있는 금속-절연체-금속(Metal-Insulator-Metal;이하 MIM) 구조의 커패시터로 구분된다.
근래 고주파 소자의 증가로 RC 지연(RC delay)에 의한 소자 특성의 영향에 따라 전기적 특성이 좋은 금속의 사용이 요구되면서 MIM 커패시터가 보편적으로 사용되고 있다.
MIM 커패시터를 제조하는 방법을 간략히 설명하면, 산화막 위에 하부전극막과 유전막 및 상부전극막을 형성한 다음에 유전막 및 상부전극막을 선택적으로 식각하여 상부전극을 형성한다. 그리고 하부전극막을 선택적으로 식각하여 하부전극을 형성함으로써 MIM 구조의 커패시터를 완성한다.
이러한 과정으로 커패시터를 형성하는 과정에서 상부전극막을 식각하는 과정을 살펴보면 다음과 같다.
커패시터를 형성하기 위해서는 먼저 도 1a와 같이 하부전극막(2), 절연막(4) 및 상부전극막(6)이 순차적으로 적층되고, 상부전극의 식각을 위해서 상부전극막(6)에 포토레지스트 물질(8)을 도포한다. 포토레지스트 물질(8)을 형성한 다음에는 마스크를 이용하여 노광공정을 거치고, 이에 따라 물성이 변한 포토레지스트 물질(8)을 현상함으로써 도 1b와 같은 포토레지스트 패턴(8a)을 형성한다. 이때, 포토레지스트 패턴(8a)을 형성하기 위해 포토레지스트 물질(8)을 현상하는 과정에서 불 순물이 발생하고, 이러한 불순물이 도 2a와 같이, 식각공정에서 제거되어야 할 영역의 상부전극막(6) 위에 잔존하게 된다. 이러한 불순물은 상부전극막의 식각을 방해하여 도 2b의 A영역과 같이 상부전극막이 완전히 식각되지 않고 남아있는 현상이 발생한다.
이에 따른 불량은 결국 반도체 소자의 수율을 감소시킨다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 상부전극막 위에 잔존하는 불순물로 인해 상부전극막의 식각이 방해되는 것을 방지함으로써 반도체 소자의 수율을 향상하기 위한 MIM 구조의 커패시터 제조 방법을 제공하는 것이 목적이다.
이러한 목적을 달성하기 위하여, 본 발명에 따른 MIM 구조의 커패시터를 형성하는 방법은 먼저 하부전극막, 유전막, 상부전극막 및 불순물 방지막을 순차적으로 형성하고, 불순물 방지막 위에 포토레지스트 패턴을 정렬한다. 그리고 포토레지스트 패턴이 형성되지 않은 영역의 불순물 방지막을 제거한다. 이처럼 불순물 방지막을 제거하는 것은 불산을 이용할 수 있다. 이어서 상부전극을 형성하기 위해 포토레지스트 패턴을 마스크로 불순물 방지막, 상부전극막, 및 유전막을 선택적으로 식각한 다음, 하부전극을 형성하기 위해 하부전극막을 선택적으로 식각한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3a 내지 도 3i는 본 발명에 따른 MIM 커패시터를 형성하는 방법을 나타내는 단면도이다.
본 발명의 실시예에 의한 MIM 커패시터를 제조하는 방법은 먼저 도 3a처럼 이미 형성된 다른 패턴과 전기적으로 차단하기 위한 유전막(도시하지 않음) 위에 하부전극막(32), 유전막(34) 및 상부전극막(36)을 순차적으로 형성한다. 하부전극막(32)은 도전물질을 이용하여 형성하며, 예컨대 알루미늄(Al)을 이용하여 형성할 수 있다. 유전막(34)은 질화막을 이용하여 형성할 수 있다. 또한, 상부전극막(36)은 티타늄-나이트라이드(TiN)를 이용하여 형성할 수 있다.
이어서, 도 3b처럼 상부전극막(36) 위에 불순물 방지막(38)을 형성한다. 불순물 방지막(38)은 산화막을 이용하여 형성한다. 이는 산화막은 상부전극막(36)이 식각된 후 제거되는 막으로 제거가 용이하며, 또한 MIM 커패시터의 제조가 완성된 다음 절연막의 일종으로 같은 물질인 산화막을 채우는 것을 고려하여 형성된다.
그리고 도 3c처럼 불순물 방지막(38) 위에는 제1 포토레지스트 물질(40)을 도포한다. 이러한 제1 포토레지스트 물질(40)을 패터닝하여 도 3d와 같은 제1 포토레지스트 패턴(40a)을 형성한다. 제1 포토레지스트 패턴(40a)은 상부전극을 형성하기 위해 상부전극막(36)을 식각하는 과정에서 필요한 마스크의 역할을 하는 것으로, 사진 공정을 통하여 형성한다. 사진공정은 제1 포토레지스트 물질(40)에 자외선 등의 광을 주사하여 제1 포토레지스트 물질(40)의 물성을 변화시키는 노광공정과, 광에 제1 포토레지스트 물질(40)의 물성이 변한 영역 또는 변하지 않은 영역을 구분하여 제1 포토레지스트 물질(40)을 제거하는 현상 공정을 포함한다. 이때, 제1 포토레지스트 물질(40)을 제거하는 과정에서 도 3e에서 보는 바와 같이 불순물(51)이 발생한다.
이러한 불순물 상부전극막(36) 위에 불순물 방지막(38)이 형성되어 있어서 상부전극막(36)에 잔존하지 않고 불순물 방지막(38) 상에 흡착된다.
이와 같은 불순물(51)을 제거하기 위하여 상부전극막(36)을 식각하기 이전에 제1 포토레지스트 패턴(40a)이 형성되지 않은 영역의 불순물 방지막(38)을 도 3f와 같이 제거한다. 불순물 방지막(38)은 불산(HF)을 이용하여 제거될 수 있다.
불순물 방지막(38)을 제거한 다음에는 제1 포토레지스트 패턴(40a)을 이용하여 상부전극막(36) 및 유전막(34)을 선택적으로 식각하여 도 3g와 같이 상부전극(36a) 및 유전막 패턴(34a)을 형성한다.
그리고 하부전극의 형성을 위해 도 3h와 같이 제2 포토레지스트 패턴(50)을 형성한다. 이러한 제2 포토레지스트 패턴(50)을 마스크로 하여 하부전극막(32)을 선택적으로 식각하여 도 3i와 같이 하부전극(32)을 형성함으로써 MIM 구조의 커패시터를 완성한다. MIM 구조의 커패시터를 완성한 다음에는 패턴간의 절연막 역할과, 갭필(gap fill)을 위해 도 3j와 같이 산화막(38b)을 형성한다.
지금까지 실시예를 통하여 설명한 바와 같이, 본 발명에 따른 MIM 커패시터의 제조 방법에 의하면 상부전극막이 식각되는 과정에서 불순물에 의해 상부전극막 이 식각되지 않고 남는 현상이 발생하여 불량을 야기하는 것을 방지할 수 있다. 이에 따라 반도체 소자의 수율을 높일 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 이를 위해 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (2)
- 하부전극막, 유전막, 상부전극막 및 불순물 방지막을 순차적으로 형성하는 제1 단계와;상기 불순물 방지막 위에 포토레지스트 패턴을 형성하는 제2 단계와,상기 포토레지스트 패턴이 형성되지 않은 영역의 불순물 방지막을 제거하는 제3 단계와,상기 포토레지스트 패턴을 마스크로 상기 불순물 방지막, 상부전극막, 및 유전막을 선택적으로 식각하는 제4 단계와,상기 하부전극막을 선택적으로 식각하여 하부전극을 형성하는 제5 단계를 포함하는 금속-절연체-금속 커패시터 제조 방법.
- 제1항에서,상기 제3 단계는 불산(HF)을 이용하는 것을 특징으로 하는 금속-절연체-금속 커패시터 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134829A KR100707676B1 (ko) | 2005-12-30 | 2005-12-30 | 금속-절연체-금속 커패시터의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134829A KR100707676B1 (ko) | 2005-12-30 | 2005-12-30 | 금속-절연체-금속 커패시터의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100707676B1 true KR100707676B1 (ko) | 2007-04-13 |
Family
ID=38161882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050134829A KR100707676B1 (ko) | 2005-12-30 | 2005-12-30 | 금속-절연체-금속 커패시터의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100707676B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000001907A (ko) * | 1998-06-15 | 2000-01-15 | 윤종용 | 금속막-절연막-금속막 구조의 커패시터 제조방법 |
KR20030086004A (ko) * | 2002-05-03 | 2003-11-07 | 동부전자 주식회사 | 반도체 소자의 mim형 커패시터 제조방법 |
-
2005
- 2005-12-30 KR KR1020050134829A patent/KR100707676B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000001907A (ko) * | 1998-06-15 | 2000-01-15 | 윤종용 | 금속막-절연막-금속막 구조의 커패시터 제조방법 |
KR20030086004A (ko) * | 2002-05-03 | 2003-11-07 | 동부전자 주식회사 | 반도체 소자의 mim형 커패시터 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100442104B1 (ko) | 커패시터를 갖는 반도체 소자의 제조방법 | |
US20060154437A1 (en) | Capacitor for semiconductor device and fabricating method thereof | |
KR19990079780A (ko) | 디램 셀 커패시터 및 그의 제조 방법 | |
US7183171B2 (en) | Pyramid-shaped capacitor structure | |
KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
KR100707676B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
KR100924879B1 (ko) | Mim 구조 커패시터 제조방법 | |
KR20100079081A (ko) | 엠아이엠 커패시터 및 그의 제조 방법 | |
US20080157277A1 (en) | Mim capacitor | |
KR100638983B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
KR100477541B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
KR20040057628A (ko) | 반도체소자의 캐패시터 제조방법 | |
TWI757857B (zh) | 半導體結構及其製造方法 | |
KR100472034B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
KR100557956B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR20060072420A (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
KR100818076B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
JP2004266005A (ja) | 半導体装置の製造方法 | |
KR101064287B1 (ko) | Mim 커패시터 제조방법 | |
KR100529624B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 | |
KR100579862B1 (ko) | 금속-절연체-금속 커패시터 및 그 제조 방법 | |
KR20030001857A (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP2004071840A (ja) | 半導体装置の製造方法 | |
KR100925092B1 (ko) | Mim 커패시터 및 mim 커패시터 제조 방법 | |
KR100688724B1 (ko) | 고용량 mim 구조 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |