KR100705287B1 - The Plasma Display Panel and Method of Manufacturing thereof - Google Patents

The Plasma Display Panel and Method of Manufacturing thereof Download PDF

Info

Publication number
KR100705287B1
KR100705287B1 KR1020050045419A KR20050045419A KR100705287B1 KR 100705287 B1 KR100705287 B1 KR 100705287B1 KR 1020050045419 A KR1020050045419 A KR 1020050045419A KR 20050045419 A KR20050045419 A KR 20050045419A KR 100705287 B1 KR100705287 B1 KR 100705287B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric layer
plasma display
upper dielectric
display panel
Prior art date
Application number
KR1020050045419A
Other languages
Korean (ko)
Other versions
KR20060123834A (en
Inventor
정진희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050045419A priority Critical patent/KR100705287B1/en
Publication of KR20060123834A publication Critical patent/KR20060123834A/en
Application granted granted Critical
Publication of KR100705287B1 publication Critical patent/KR100705287B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 전면 패널의 유전체층을 개선한 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.The present invention relates to a plasma display panel and a method of manufacturing the same, and more particularly, to a plasma display panel and a method of manufacturing the improved dielectric layer of the plasma display front panel.

이러한 본 발명에 따른 플라즈마 디스플레이 패널은 글라스에 형성되고, 버스전극과 투명전극을 구비한 복수개의 스캔 전극 및 서스테인 전극; 및 상기 복수개의 스캔 전극과 서스테인 전극을 덮도록 차등적인 두께로 형성된 상부 유전체층;을 포함하고, 상기 상부 유전체 층은, 상기 스캔 전극의 투명전극 및 상기 서스테인 전극의 투명전극에 대응하는 위치의 제 1 두께는 상기 스캔 전극과 상기 서스테인 전극이 이격된 사이에 대응하는 위치의 제 2 두께 및 상기 스캔 전극의 버스전극 및 상기 서스테인 전극의 버스전극에 대응하는 위치의 제 3 두께보다 두꺼운 것을 특징으로 한다.The plasma display panel according to the present invention includes a plurality of scan electrodes and sustain electrodes formed on a glass and having a bus electrode and a transparent electrode; And an upper dielectric layer formed to have a differential thickness to cover the plurality of scan electrodes and the sustain electrode, wherein the upper dielectric layer includes a first electrode at a position corresponding to the transparent electrode of the scan electrode and the transparent electrode of the sustain electrode; The thickness may be thicker than a second thickness at a position corresponding to the space between the scan electrode and the sustain electrode and a third thickness at a position corresponding to the bus electrode of the scan electrode and the bus electrode of the sustain electrode.

또한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 (a) 글라스에 복수개의 스캔 전극과 서스테인 전극을 형성하는 단계 (b) 상기 복수개의 스캔 전극과 서스테인 전극을 덮도록 제 1 상부유전체층을 형성하는 단계 및 (c) 제 1 상부유전체층 상부에 제 2 상부유전체층을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, according to the present invention, a method of manufacturing a plasma display panel includes (a) forming a plurality of scan electrodes and a sustain electrode on a glass, and (b) forming a first upper dielectric layer to cover the plurality of scan electrodes and the sustain electrode. And (c) forming a second upper dielectric layer over the first upper dielectric layer.

플라즈마 디스플레이 패널, 스캔 전극, 서스테인 전극, 차등 유전체층, 비방전영역  Plasma display panel, scan electrode, sustain electrode, differential dielectric layer, non-discharge area

Description

플라즈마 디스플레이 패널 및 그 제조방법{The Plasma Display Panel and Method of Manufacturing thereof}Plasma Display Panel and Method of Manufacturing

도 1은 종래의 플라즈마 디스플레이 패널의 구조를 개략적으로 나타낸 사시도.1 is a perspective view schematically showing the structure of a conventional plasma display panel.

도 2는 종래의 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도.2 is a flowchart sequentially illustrating a method of manufacturing a conventional plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널의 하나의 일예로 전면 패널 제조 공정을 순차적으로 나타낸 공정도.3 is a process diagram sequentially showing a front panel manufacturing process as one example of a conventional plasma display panel.

도 4는 종래의 플라즈마 디스플레이 패널의 하나의 일예로 차등적인 두께를 갖는 상부 유전체층을 설명하기 위한 도.4 is a view for explaining an upper dielectric layer having a differential thickness as one example of a conventional plasma display panel.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도.5 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel according to the present invention.

도 6a 및 도 6b는 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널 제조 공정을 순차적으로 나타낸 공정도.6A and 6B are flowcharts sequentially illustrating a front panel manufacturing process of a plasma display panel according to the present invention.

도 7은 도 6에 도시한 플라즈마 디스플레이 패널의 하나의 일예인 차등적인 유전체층을 설명하기 위한 도.FIG. 7 is a diagram for explaining a differential dielectric layer as one example of the plasma display panel shown in FIG. 6;

도 8은 본 발명에 따른 차등적인 두께를 갖는 플라즈마 디스플레이 패널의 방전효율을 보여주기 위한 도.8 is a view for showing the discharge efficiency of the plasma display panel having a differential thickness according to the present invention.

본 발명은 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 전면 패널의 유전체층을 개선한 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.The present invention relates to a plasma display panel and a method of manufacturing the same, and more particularly, to a plasma display panel and a method of manufacturing the improved dielectric layer of the plasma display front panel.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front substrate and a rear substrate to form a unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 사시도이다.1 is a perspective view showing the structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front substrate in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are formed on a front glass 101, which is a display surface on which an image is displayed. The rear substrate 110 having the plurality of address electrodes 113 arranged to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front substrate 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and to facilitate the discharge conditions on the upper dielectric layer 104 top surface. A protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear substrate 110 is arranged in such a manner that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear substrate 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이와같이, 전면 패널 제조 과정과 후면 패널 제조 과정을 거친후, 전술한 전면 패널과 후면 패널을 합착시키기 위한 실링공정을 통하여 플라즈마 디스플레이 패널의 제품이 완성된다. 여기서, 전면 패널과 후면 패널이 제조되는 과정을 더욱 자세하게 살펴보면 다음 도 2와 같다.As such, after the front panel manufacturing process and the rear panel manufacturing process, the product of the plasma display panel is completed through the sealing process for bonding the front panel and the rear panel. Here, the process of manufacturing the front panel and the rear panel will be described in more detail with reference to FIG. 2.

도 2는 종래의 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도이다.2 is a flowchart sequentially illustrating a method of manufacturing a conventional plasma display panel.

도 2에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 제조방법은 도 2의 좌측에 나열된 전면 패널 제조 과정과, 우측에 나열된 후면 패널 제조 과정 및 하측에 나열된 실링 과정등을 포함한 조립 과정을 포함한다.As shown in FIG. 2, a conventional method of manufacturing a plasma display panel includes an assembly process including a front panel manufacturing process listed on the left side of FIG. 2, a rear panel manufacturing process listed on the right side, and a sealing process listed below. .

먼저, 도 2의 좌측에 나열된 전면 패널 제조 과정을 설명하면 다음과 같다.First, a front panel manufacturing process listed on the left side of FIG. 2 will be described.

전면 패널은 먼저, 전면 글라스를 준비한 후(100), 전면 글라스 상부에 복수의 유지전극쌍이 형성된다(110). 이 후, 유지전극쌍 상부에 상부 유전체층이 형성되고(120), 상부 유전체층에 유지전극쌍을 보호하기 위한 MgO 물질로 이루어진 보호막이 형성된다(130).In the front panel, first, a front glass is prepared (100), and a plurality of sustain electrode pairs are formed on the front glass (110). Thereafter, an upper dielectric layer is formed on the sustain electrode pair 120, and a protective film made of MgO material for protecting the sustain electrode pair is formed 130 on the upper dielectric layer.

한편, 후면 패널은 도 2의 우측에 나열된 후면 패널 제조 과정을 살펴보면 다음과 같다.On the other hand, the rear panel looks at the rear panel manufacturing process listed on the right side of Figure 2 as follows.

후면 패널은 전면 패널과 마찬가지로 후면 글라스를 준비하고(200), 전면 패널에 형성된 유지전극쌍과 교차하여 대향되도록 복수의 어드레스전극이 후면 글라스에 형성된다(210). 이 후, 어드레스 전극을 덮도록 하부 유전체층이 형성되고(220), 하부 유전체층 상측면에 격벽이 형성되며(230), 격벽간의 방전공간에 형광층이 형성된다(240).Like the front panel, the rear panel prepares the rear glass (200), and a plurality of address electrodes are formed on the rear glass so as to face and cross the sustain electrode pair formed on the front panel (210). Thereafter, a lower dielectric layer is formed to cover the address electrode (220), a barrier rib is formed on the upper surface of the lower dielectric layer (230), and a fluorescent layer is formed in the discharge space between the barrier ribs (240).

이와같이 제조된 전면 패널과 후면 패널은 서로 합착되어(300) 플라즈마 디스플레이 패널(400)을 형성한다.The front panel and the rear panel manufactured as described above are bonded to each other (300) to form a plasma display panel (400).

여기서, 전술한 종래의 플라즈마 디스플레이 패널의 제조방법에 있어서, 전면 패널의 제조공정을 더욱 자세하게 살펴보면 다음 도 3과 같다.Here, in the above-described method of manufacturing a plasma display panel, the manufacturing process of the front panel will be described in more detail with reference to FIG. 3.

도 3은 종래의 플라즈마 디스플레이 패널의 전면 패널 제조공정을 순차적으 로 나타낸 공정도이다.3 is a process diagram sequentially illustrating a front panel manufacturing process of a conventional plasma display panel.

도 3에 도시된 바와 같이, (a) 단계에서는 전면 글라스(300) 상부에 산화인듐과 산화주석으로 이루어진 ITO(Indium Tin Oxide) 물질의 투명전극(301)을 형성한다.As shown in FIG. 3, in step (a), a transparent electrode 301 of indium tin oxide (ITO) material including indium oxide and tin oxide is formed on the front glass 300.

이러한 투명전극(301)의 형성 방법의 일례를 살펴보면, ITO 물질로 형성된 투명 전극막 상부에 드라이 필름 포토 레지스트(Dry Film Photo Resist: 이하 'DFR'이라 함.)를 라미네이팅하여 소정의 패턴이 형성된 포토 마스크(Photo Mask)의 패턴으로 노광한 후, 현상 및 에칭 공정을 거쳐 스캔용 투명전극(301a)과 서스테인용 투명전극(301b)을 형성한다.Looking at an example of a method of forming the transparent electrode 301, a dry film photoresist (hereinafter referred to as 'DFR') on the transparent electrode film formed of ITO material laminated by a predetermined pattern formed photo After exposing with a pattern of a photo mask, the transparent transparent electrode 301a and the sustained transparent electrode 301b are formed through a developing and etching process.

이 후, (b) 단계에서, 스캔용 투명전극(301a)과 서스테인용 투명전극(301b)이 형성된 전면 글라스(300) 상부에 블랙층(302)을 형성하기 위한 블랙 페이스트를 인쇄한 후 약 120℃정도로 건조하고, (c) 단계에서, 건조된 블랙 페이스트 상부에 소정의 패턴이 형성된 포토 마스크(305)를 올려놓고 자외선을 조사하여 건조한다. 이러한 공정을 노광공정(Photolithography)이라 한다.Thereafter, in step (b), after printing the black paste for forming the black layer 302 on the front glass 300 on which the scanning transparent electrode 301a and the sustain transparent electrode 301b are formed, about 120 It is dried to about ° C, and in step (c), a photo mask 305 having a predetermined pattern is formed on the dried black paste and irradiated with ultraviolet rays to dry it. This process is called photolithography.

노광공정을 거친 블랙층(302) 상부에 (d) 단계에서, 버스전극(303a, 303b)을 형성하기 위해 은(Ag) 페이스트를 도포하여 인쇄한 후 건조한다.In the step (d) on the black layer 302 subjected to the exposure process, silver (Ag) paste is coated and printed to form the bus electrodes 303a and 303b, followed by drying.

이 후, (e) 단계에서, 소정의 패턴이 형성된 포토 마스크(306)를 도포된 은(Ag) 페이스트 상부에 올려놓고 노광한다. 노광공정을 거친 이 후, (f) 단계에서, 경화되지 않은 부분을 현상한 후 약 550℃ 이상의 소성로(미도시)에서 약 3시간여 동안 소성함으로써 스캔용 버스전극(303a)과 서스테인용 버스전극(303b)이 형성된 다.Thereafter, in step (e), the photomask 306 having a predetermined pattern is placed on the coated silver (Ag) paste and exposed. After the exposure process, in step (f), the uncured portion is developed and then fired in a calcination furnace (not shown) for about 3 hours or longer, thereby scanning the bus electrode 303a and the sustain bus electrode. 303b is formed.

이 후, (g) 단계에서 스캔 전극(301a, 303a) 및 서스테인 전극(301b, 303b)이 형성된 전면 글라스(300) 상부에 상부 유전체층(307)을 형성한다. 이때, 전술한 상부 유전체층(307)은 차등 유전체층으로써, 스캔용 투명전극(301a) 및 서스테인용 투명전극(301b)간의 방전갭 부분에 유전체층(307)을 차등적으로 형성한다.Thereafter, in operation (g), the upper dielectric layer 307 is formed on the front glass 300 on which the scan electrodes 301a and 303a and the sustain electrodes 301b and 303b are formed. In this case, the upper dielectric layer 307 described above is a differential dielectric layer, and the dielectric layer 307 is differentially formed at the discharge gap portion between the scanning transparent electrode 301a and the sustain transparent electrode 301b.

이러한 차등적인 두께를 갖는 상부 유전체층(307)의 형성 방법의 일례를 살펴보면, 유전체 유리 페이스트를 도포하여 건조한 후, 약 500℃ ~ 600℃의 온도로 소성을 행하여 상부 유전체층을 형성한다.An example of a method of forming the upper dielectric layer 307 having such a differential thickness will be described. After applying and drying the dielectric glass paste, the upper dielectric layer is formed by baking at a temperature of about 500 ° C to 600 ° C.

마지막으로, (h) 단계에서, 상부 유전체층(307)의 표면상에 CVD법, 이온도금법이나 진공증착법 등을 이용하여 산화마그네슘(MgO)으로 이루어지는 보호막(308)이 형성되어 플라즈마 디스플레이 패널의 전면 패널이 완성된다.Lastly, in step (h), a protective film 308 made of magnesium oxide (MgO) is formed on the surface of the upper dielectric layer 307 by CVD, ion plating, or vacuum deposition, thereby forming the front panel of the plasma display panel. This is done.

여기서, 전술한 플라즈마 디스플레이 전면 패널의 하나의 일예인 차등적인 유전체층을 더욱 자세하게 살펴보면 다음 도 4와 같다.Here, the differential dielectric layer, which is one example of the aforementioned plasma display front panel, will be described in more detail with reference to FIG. 4.

도 4는 종래의 플라즈마 디스플레이 패널의 하나의 일예로 차등적인 두께를 갖는 상부 유전체층을 설명하기 위한 도이다. 도 4에 도시된 바와 같이, 종래의 플라즈마 디스플레이 전면 패널은 전면 글라스(400) 상부에 스캔 전극(401) 및 서스테인 전극(403)이 형성되고, 전술한 스캔 전극(401) 및 서스테인 전극(403)간의 방전전류를 제한하며, 전극 쌍 간을 절연시키기 위하여 상부 유전체층(407)이 형성된다. 또한, 전술한 상부 유전체층(407) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(408)이 형성된다.4 is a diagram for describing an upper dielectric layer having a differential thickness as one example of a conventional plasma display panel. As shown in FIG. 4, the conventional plasma display front panel includes a scan electrode 401 and a sustain electrode 403 formed on the front glass 400, and the scan electrode 401 and the sustain electrode 403 described above. An upper dielectric layer 407 is formed to limit the discharge current between the electrodes and to insulate the electrode pairs. In addition, a protective layer 408 on which magnesium oxide (MgO) is deposited is formed on the upper surface of the upper dielectric layer 407 described above to facilitate discharge conditions.

이때, 전술한 상부 유전체층(407)은 그 두께가 차등적으로 이루어지고, 그 형상은 방전셀내의 중심부에서 소정의 깊이로 함몰된 함몰부를 포함하는 구조를 갖는다. 이러한 유전체층을 차등 유전체층(407)이라 한다. 차등 유전체층(407)은 플라즈마 디스플레이 패널 구동시 발생하는 전기장의 세기를 크게하여 벽전하의 양을 더욱 많이 쌓을 수가 있으므로, 플라즈마 면방전시 방전개시전압을 낮출 수가 있어 방전효율을 향상시킬 수가 있게 된다.At this time, the above-described upper dielectric layer 407 is made of a differential thickness, the shape has a structure including a depression recessed to a predetermined depth in the center of the discharge cell. This dielectric layer is called the differential dielectric layer 407. Since the differential dielectric layer 407 can increase the amount of wall charges by increasing the intensity of the electric field generated when the plasma display panel is driven, the discharge start voltage can be lowered during plasma surface discharge, thereby improving the discharge efficiency.

그러나, 전술한 차등 유전체층을 적용한 플라즈마 디스플레이 패널은 구동시 발생하는 방전갭 부분의 방전 패스(path)의 길이 제한으로 인하여 전기장의 세기를 크게 하는데 한계가 따르게 된다.However, the plasma display panel to which the above-described differential dielectric layer is applied has a limitation in increasing the electric field intensity due to the limitation of the length of the discharge path of the discharge gap portion generated during driving.

전술한 문제점을 해결하기 위하여 본 발명은 플라즈마 디스플레이 패널중 전면 패널의 유전체층의 구조를 개선하여 방전개시전압을 낮춰 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널 및 그 제조방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to provide a plasma display panel and a method of manufacturing the same, which can improve the discharge efficiency by lowering the discharge start voltage by improving the structure of the dielectric layer of the front panel of the plasma display panel.

상술한 기술적 과제를 해결하기 위한 본 발명의 플라즈마 디스플레이 패널은 글라스에 형성되고, 버스전극과 투명전극을 구비한 복수개의 스캔 전극과 서스테인 전극; 및 상기 복수개의 스캔 전극과 서스테인 전극을 덮도록 차등적인 두께로 형성된 상부 유전체 층을 포함하고, 상기 상부 유전체 층은, 상기 스캔 전극의 투명전극 및 상기 서스테인 전극의 투명전극에 대응하는 위치의 제 1 두께는 상기 스캔 전극과 상기 서스테인 전극이 이격된 사이에 대응하는 위치의 제 2 두께 및 상기 스캔 전극의 버스전극 및 상기 서스테인 전극의 버스전극에 대응하는 위치의 제 3 두께보다 두꺼운 것을 특징으로 한다.The plasma display panel of the present invention for solving the above technical problem is formed in a glass, a plurality of scan electrodes and sustain electrodes having a bus electrode and a transparent electrode; And an upper dielectric layer formed at a differential thickness to cover the plurality of scan electrodes and the sustain electrode, wherein the upper dielectric layer comprises a first electrode at a position corresponding to the transparent electrode of the scan electrode and the transparent electrode of the sustain electrode; The thickness may be thicker than a second thickness at a position corresponding to the space between the scan electrode and the sustain electrode and a third thickness at a position corresponding to the bus electrode of the scan electrode and the bus electrode of the sustain electrode.

또한, 상기 상부 유전체 층의 상기 제 3 두께는 상기 제 2 두께보다 두꺼운 것을 특징으로 한다.
또한, 상기 상부 유전체 층의 상기 제 1 두께는 28㎛ 이상 32㎛ 이하인 것을 특징으로 한다.Further, the third thickness of the upper dielectric layer is thicker than the second thickness.
In addition, the first thickness of the upper dielectric layer is characterized in that more than 28㎛ 32㎛.

또한, 상기 상부 유전체 층의 상기 제 3 두께는 22㎛ 이상 24㎛ 이하인 것을 특징으로 한다.In addition, the third thickness of the upper dielectric layer is characterized in that the 22㎛ not more than 24㎛.

또한, 복수개의 스캔 전극과 서스테인 전극간의 거리가 180㎛ 이상 240㎛ 이하일 경우에 방전효율이 0.97㏐/W 이상 1.48㏐/W 이하인 것을 특징으로 한다.Further, when the distance between the plurality of scan electrodes and the sustain electrode is 180 µm or more and 240 µm or less, the discharge efficiency is 0.97 kW / W or more and 1.48 kW / W or less.

또한, (a) 글라스에 복수개의 스캔 전극과 서스테인 전극을 형성하는 단계(b) 복수개의 스캔 전극과 서스테인 전극을 덮도록 제 1 상부유전체층을 형성하는 단계 (c) 제 1 상부유전체층 상부에 제 2 상부유전체층을 형성하는 단계 및 (d) 제 2 상부유전체층 상부에 제 3 상부유전체층을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, (a) forming a plurality of scan electrodes and a sustain electrode on the glass (b) forming a first upper dielectric layer to cover the plurality of scan electrodes and the sustain electrode (c) a second on the first upper dielectric layer Forming an upper dielectric layer and (d) forming a third upper dielectric layer over the second upper dielectric layer.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 2에 도시한 것과 마찬가지로 순차적인 과정을 통하여 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법을 더욱 자세하게 살펴보면 다음 도 5와 같다.5 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel according to the present invention. First, a method of manufacturing a plasma display panel according to the present invention is formed through a sequential process as shown in FIG. 2. Such a method of manufacturing the plasma display panel according to the present invention will be described in more detail with reference to FIG. 5.

도 5에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 5의 좌측에 나열된 전면 패널 제조 과정과, 우측에 나열된 후면 패널 제조 과정 및 하측에 나열된 실링 과정등을 포함한 조립 과정을 포함한다.As shown in FIG. 5, a method of manufacturing a plasma display panel according to the present invention includes an assembly process including a front panel manufacturing process listed on the left side of FIG. 5, a rear panel manufacturing process listed on the right side, and a sealing process listed below. Include.

먼저, 도 5의 좌측에 나열된 전면 패널 제조 과정을 설명하면 다음과 같다.First, the front panel manufacturing process listed on the left side of FIG. 5 will be described.

전면 패널은 먼저, 전면 글라스를 준비한 후(100), 전면 글라스 상부에 복수의 유지전극쌍이 형성된다(110). 이 후, 유지전극쌍 상부에 상부 유전체층이 형성되고(120), 상부 유전체층에 유지전극쌍을 보호하기 위한 MgO 물질로 이루어진 보호막이 형성된다(130).In the front panel, first, a front glass is prepared (100), and a plurality of sustain electrode pairs are formed on the front glass (110). Thereafter, an upper dielectric layer is formed on the sustain electrode pair 120, and a protective film made of MgO material for protecting the sustain electrode pair is formed 130 on the upper dielectric layer.

한편, 후면 패널은 도 2의 우측에 나열된 후면 패널 제조 과정을 살펴보면 다음과 같다.On the other hand, the rear panel looks at the rear panel manufacturing process listed on the right side of Figure 2 as follows.

후면 패널은 전면 패널과 마찬가지로 후면 글라스를 준비하고(200), 전면 패널에 형성된 유지전극쌍과 교차하여 대향되도록 복수의 어드레스전극이 후면 글라스에 형성된다(210). 이 후, 어드레스 전극을 덮도록 하부 유전체층이 형성되고(220), 하부 유전체층 상측면에 격벽이 형성되며(230), 격벽간의 방전공간에 형광층이 형성된다(240).Like the front panel, the rear panel prepares the rear glass (200), and a plurality of address electrodes are formed on the rear glass so as to face and cross the sustain electrode pair formed on the front panel (210). Thereafter, a lower dielectric layer is formed to cover the address electrode (220), a barrier rib is formed on the upper surface of the lower dielectric layer (230), and a fluorescent layer is formed in the discharge space between the barrier ribs (240).

이와같이 제조된 전면 패널과 후면 패널은 서로 합착되어(300) 플라즈마 디스플레이 패널(400)을 형성한다.The front panel and the rear panel manufactured as described above are bonded to each other (300) to form a plasma display panel (400).

여기서, 전술한 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법에 있어서, 전면 패널의 제조공정을 더욱 자세하게 살펴보면 다음 도 6과 같다.Here, in the above-described method of manufacturing a plasma display panel, the manufacturing process of the front panel will be described in more detail with reference to FIG. 6.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널 제조 공정을 순차적으로 나타낸 공정도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 전면 패널의 상부 유전체층은 투명전극의 유효 일측면에 대응되게 형성된 부분의 제 1 두께는 소정의 두께로 두껍게 형성되고 비방전영역 방향으로 갈수록 즉, 스캔 전극의 버스전극 및 상기 서스테인 전극의 버스전극에 대응하는 위치의 제 3 두께가 더 얇도록 차이를 두어 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 전면 패널의 차등적인 높이 편차를 갖는 상부 유전체층을 살펴보면 다음 도 6과 같다.6 is a process diagram sequentially illustrating a front panel manufacturing process of a plasma display panel according to the present invention. First, the first dielectric layer of the upper dielectric layer of the plasma display front panel according to the present invention, which is formed to correspond to the effective one side of the transparent electrode, is thickly formed to a predetermined thickness, that is, the bus electrode of the scan electrode toward the non-discharge area. The third thicknesses at positions corresponding to the bus electrodes of the sustain electrodes are formed to be thinner. The upper dielectric layer having the differential height deviation of the plasma display front panel according to the present invention will be described with reference to FIG. 6.

도 6에 도시된 바와 같이, (a) 단계에서는 전면 글라스(600) 상부에 산화인듐과 산화주석으로 이루어진 ITO(Indium Tin Oxide) 물질의 투명전극(601)을 형성한다.As shown in FIG. 6, in step (a), a transparent electrode 601 of indium tin oxide (ITO) material including indium oxide and tin oxide is formed on the front glass 600.

이러한 투명전극(601)의 형성 방법의 일례를 살펴보면, ITO 물질로 형성된 투명 전극막 상부에 드라이 필름 포토 레지스트(Dry Film Photo Resist: 이하 'DFR'이라 함.)를 라미네이팅하여 소정의 패턴이 형성된 포토 마스크(Photo Mask)의 패턴으로 노광한 후, 현상 및 에칭 공정을 거쳐 스캔용 투명전극(601a)과 서스테인용 투명전극(601b)을 형성한다.Looking at an example of the method of forming the transparent electrode 601, a dry film photoresist (hereinafter referred to as 'DFR') on the transparent electrode film formed of ITO material laminated by a predetermined pattern formed photo After exposing with a pattern of a photo mask, the transparent transparent electrode 601a and the sustained transparent electrode 601b are formed through a developing and etching process.

이 후, (b) 단계에서, 스캔용 투명전극(601a)과 서스테인용 투명전극(601b)이 형성된 전면 글라스(600) 상부에 블랙층(602)을 형성하기 위한 블랙 페이스트를 인쇄한 후 약 120℃정도로 건조하고, (c) 단계에서, 건조된 블랙 페이스트 상부에 소정의 패턴이 형성된 포토 마스크(605)를 올려놓고 자외선을 조사하여 건조한다. 이러한 공정을 노광공정(Photolithography)이라 한다.Thereafter, in step (b), after printing the black paste for forming the black layer 602 on the front glass 600 on which the scan transparent electrode 601a and the sustain transparent electrode 601b are formed, about 120 It is dried to about ° C, and in step (c), a photo mask 605 having a predetermined pattern is placed on the dried black paste and irradiated with ultraviolet rays to dry it. This process is called photolithography.

노광공정을 거친 블랙층(602) 상부에 (d) 단계에서, 버스전극(603a, 603b)을 형성하기 위해 은(Ag) 페이스트를 도포하여 인쇄한 후 건조한다.In the step (d) on the black layer 602 subjected to the exposure process, silver (Ag) paste is coated and printed to form the bus electrodes 603a and 603b and then dried.

이 후, (e) 단계에서, 소정의 패턴이 형성된 포토 마스크(606)를 도포된 은(Ag) 페이스트 상부에 올려놓고 노광한다. 노광공정을 거친 이 후, (f) 단계에서, 경화되지 않은 부분을 현상한 후 약 550℃ 이상의 소성로(미도시)에서 약 3시간여 동안 소성함으로써 스캔용 버스전극(603a)과 서스테인용 버스전극(603b)이 형성된다.Thereafter, in step (e), the photomask 606 having a predetermined pattern is placed on the coated silver (Ag) paste and exposed. After the exposure process, in step (f), the uncured portion is developed and then fired in a firing furnace (not shown) for about 550 ° C. or more for about 3 hours to scan the bus electrode 603a and the sustain bus electrode. 603b is formed.

이 후, (g) 단계에서 스캔 전극(601a, 603a) 및 서스테인 전극(601b, 603b)이 형성된 전면 글라스(600) 상부에 제 1 상부유전체층(607a)을 형성한다. 이 후, (h) 단계에서 전술한 제 1 상부유전체층(607a) 상부에 소정의 패턴으로 제 2 상부유전체층(607b)을 형성한다. 이때, 전술한 제 2 상부유전체층(607b)은 차등 유전체층을 형성하게 되는데, 스캔 전극용 투명전극(601a) 및 서스테인 전극용 투명전극(601b)의 끝단간 즉, 스캔 전극의 투명전극(601a) 및 서스테인 전극의 투명전극(601b)이 이격된 사이에 대응하는 위치에는 형성되지 않도록 높이편차를 두어 형성된다.Thereafter, in step (g), a first upper dielectric layer 607a is formed on the front glass 600 on which the scan electrodes 601a and 603a and the sustain electrodes 601b and 603b are formed. Thereafter, a second upper dielectric layer 607b is formed on the first upper dielectric layer 607a described above in a predetermined pattern in step (h). In this case, the above-described second upper dielectric layer 607b forms a differential dielectric layer, which is between the ends of the transparent electrode 601a for the scan electrode and the transparent electrode 601b for the sustain electrode, that is, the transparent electrode 601a and the scan electrode. The transparent electrodes 601b of the sustain electrodes are formed with a height deviation so as not to be formed at positions corresponding to spaced apart from each other.

이 후, (i) 단계에서 전술한 제 2 상부유전체층(607b) 상부에 소정의 패턴으로 제 3 상부유전체층(607c)을 형성한다. 이때, 전술한 제 3 상부유전체층(607c)은 복수개의 스캔 전극용 투명전극(601a) 및 서스테인 전극용 투명전극(601b)의 유효일측면과 대응되는 지점에만 형성된다.Thereafter, the third upper dielectric layer 607c is formed on the second upper dielectric layer 607b described above in a predetermined pattern in step (i). In this case, the third upper dielectric layer 607c described above is formed only at a point corresponding to one effective side of the plurality of scan electrodes transparent electrode 601a and the sustain electrode transparent electrode 601b.

이러한 차등적인 두께를 갖는 상부 유전체층(607a, 607b, 607c)의 형성 방법의 일례를 살펴보면, 유전체 유리 페이스트를 도포하여 건조한 후, 약 500℃ ~ 600℃의 온도로 소성을 행하여 상부 유전체층을 형성한다.Looking at an example of a method of forming the upper dielectric layers 607a, 607b, and 607c having such a differential thickness, after applying and drying the dielectric glass paste, the upper dielectric layer is formed by firing at a temperature of about 500 ° C to 600 ° C.

마지막으로, (j) 단계에서, 제 3 상부유전체층(607c)의 표면상에 CVD법, 이 온도금법이나 진공증착법 등을 이용하여 산화마그네슘(MgO)으로 이루어지는 보호막(608)이 형성되어 플라즈마 디스플레이 패널의 전면 패널이 완성된다.Finally, in step (j), a protective film 608 made of magnesium oxide (MgO) is formed on the surface of the third upper dielectric layer 607c by using a CVD method, a temperature gold method, a vacuum deposition method, or the like. The front panel is complete.

여기서, 전술한 플라즈마 디스플레이 전면 패널의 하나의 일예인 차등적인 유전체층을 더욱 자세하게 살펴보면 다음 도 7과 같다.Here, the differential dielectric layer, which is one example of the aforementioned plasma display front panel, will be described in more detail with reference to FIG. 7.

도 7은 도 6에 도시한 플라즈마 디스플레이 패널의 하나의 일예인 차등적인 유전체층을 설명하기 위한 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널은 도 4에 도시한 것과 마찬가지로 형성된다. 다만, 본 발명에 따른 플라즈마 디스플레이 패널의 상부 유전체층은 투명전극의 유효 일측면과 대응되는 지점에 대응하는 제 1 두께가 소정의 두께로 두껍게 형성되고 비방전영역 방향으로 갈수록 즉, 스캔 전극의 버스전극 및 상기 서스테인 전극의 버스전극에 대응하는 위치의 제 3 두께가 더 얇도록 차이를 두어 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 패널의 차등적인 두께를 지니는 유전체층을 더욱 자세하게 살펴보면 다음 도 7과 같다.FIG. 7 is a diagram for describing a differential dielectric layer as one example of the plasma display panel illustrated in FIG. 6. First, the plasma display panel according to the present invention is formed in the same manner as shown in FIG. However, the upper dielectric layer of the plasma display panel according to the present invention may have a first thickness corresponding to a point corresponding to the effective one side of the transparent electrode to a predetermined thickness, that is, toward the non-discharge area, that is, the bus electrode of the scan electrode and The third thicknesses at positions corresponding to the bus electrodes of the sustain electrodes are formed to be thinner. Such a dielectric layer having a differential thickness of the plasma display panel according to the present invention will be described in more detail with reference to FIG. 7.

도 7에 도시된 바와 같이, 먼저 본 발명에 따른 플라즈마 디스플레이 전면 패널은 전면 글라스(700) 상부에 스캔 전극(701) 및 서스테인 전극(703)이 형성되고, 전술한 스캔 전극(701) 및 서스테인 전극(703)간의 방전전류를 제한하며, 전극 쌍 간을 절연시키기 위하여 차등적인 두께를 지니는 상부 유전체층(707)이 형성된다. 또한, 전술한 상부 유전체층(707) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(708)이 형성된다.As shown in FIG. 7, in the plasma display front panel according to the present invention, a scan electrode 701 and a sustain electrode 703 are formed on the front glass 700, and the scan electrode 701 and the sustain electrode described above are formed. An upper dielectric layer 707 having a differential thickness is formed to limit the discharge current between 703 and to insulate the electrode pairs. In addition, a protective layer 708 on which magnesium oxide (MgO) is deposited is formed on the upper surface of the upper dielectric layer 707 to facilitate discharge conditions.

이때, 전술한 차등적인 두께로 형성된 상부 유전체층(707a, 707b, 707c)은 투명전극(701a, 703a)에 대응하는 위치의 제 1 두께는 스캔 전극(701a)과 상기 서스테인 전극(703a)이 이격된 사이에 대응하는 위치의 제 2 두께보다 더 두껍도록 형성되고, 스캔 전극의 버스전극(701b) 및 서스테인 전극의 버스전극(703b)에 대응하는 위치의 제 3 두께보다 두껍게 형성되어 방전 개시 전압을 낮추면서도 방전 패스를 길게 가져가 방전 효율을 향상시킬 수 있다. 또한, 상부 유전체 층(707a, 707b, 707c)의 스캔 전극의 버스전극(701b) 및 상기 서스테인 전극의 버스전극(703b)에 대응하는 위치의 제 3 두께는 스캔 전극과 상기 서스테인 전극이 이격된 사이에 대응하는 위치의 제 2 두께보다 두껍게 형성되어 방전의 정확도를 향상시킬 수 있다.In this case, in the upper dielectric layers 707a, 707b, and 707c having the above-described differential thickness, a first thickness at a position corresponding to the transparent electrodes 701a and 703a may be spaced apart from the scan electrode 701a and the sustain electrode 703a. It is formed to be thicker than the second thickness of the corresponding position between, and formed thicker than the third thickness of the position corresponding to the bus electrode 701b of the scan electrode and the bus electrode 703b of the sustain electrode to lower the discharge start voltage In addition, it is possible to improve the discharge efficiency by having a long discharge path. In addition, a third thickness at a position corresponding to the bus electrode 701b of the scan electrode of the upper dielectric layers 707a, 707b, and 707c and the bus electrode 703b of the sustain electrode may be spaced apart from the scan electrode and the sustain electrode. It is formed thicker than the second thickness of the position corresponding to can improve the accuracy of the discharge.

여기서, 전술한 투명전극(701a, 703a)의 일측면에 대응하게 형성된 상부 유전체층(707b, 707c)의 제 1 두께는 28㎛ 이상 32㎛ 이하로 형성되고, 스캔 전극의 버스전극 및 서스테인 전극의 버스전극에 대응하는 위치에 형성된 상부 유전체층(707)의 제 3 두께는 22㎛ 이상 24㎛ 이하로 형성되는 것이 바람직하다. 이것은 플라즈마 디스플레이 패널의 구동시 고전압에 의한 유전체층의 절연파괴를 방지하면서 방전갭 부분의 방전 패스(path)의 길이가 도 4에 도시한 방전 패스(path)의 길이보다 길게 형성시킬 수 있으므로 전기장의 세기를 크게하여 벽전하의 양을 더욱 많이 쌓을 수가 있게 된다.Here, the first thicknesses of the upper dielectric layers 707b and 707c formed to correspond to one side of the transparent electrodes 701a and 703a are formed to be 28 µm or more and 32 µm or less, and the bus electrodes of the scan electrodes and the buses of the sustain electrodes are formed. Preferably, the third thickness of the upper dielectric layer 707 formed at a position corresponding to the electrode is formed to be 22 µm or more and 24 µm or less. This prevents the dielectric breakdown of the dielectric layer due to the high voltage during driving of the plasma display panel while the length of the discharge path of the discharge gap portion can be formed longer than the length of the discharge path shown in FIG. By increasing the amount of wall charge can be accumulated more.

또한, 도 8에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 유전체층 구조는 복수개의 스캔 전극과 서스테인 전극간의 거리가 180㎛ 이상 240㎛ 이하일 경우에 방전효율이 0.97㏐/W 이상 1.48㏐/W 이하로 나타나는 반면에, 도 4에 도시한 플라즈마 디스플레이 패널의 유전체층 구조는 170㎛ 이상 230㎛ 이하일 경우에 방전효율이 0.88㏐/W 이상 1.36㏐/W 이하로 나타나게 된다.8, the dielectric layer structure of the plasma display panel according to the present invention has a discharge efficiency of 0.97 mW / W or more and 1.48 mW / w when the distance between the plurality of scan electrodes and the sustain electrode is 180 m or more and 240 m or less. On the other hand, the dielectric layer structure of the plasma display panel shown in FIG. 4 has a discharge efficiency of 0.88 mW / W or more and 1.36 mW / W or less when the thickness is 170 m or more and 230 m or less.

따라서, 본 발명에 따른 플라즈마 디스플레이 패널은 플라즈마 면방전시 방전개시 전압을 낮춰 방전효율을 향상시킬 수가 있게 된다.Therefore, the plasma display panel according to the present invention can improve the discharge efficiency by reducing the discharge start voltage during plasma surface discharge.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이 며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

상술한 바와 같이, 본 발명은 플라즈마 디스플레이 패널중 전면 패널의 유전체층의 구조를 개선하여 방전개시전압을 낮춰 방전효율을 향상시킬 수 있는 효과가 있다.As described above, the present invention has the effect of improving the discharge efficiency by lowering the discharge start voltage by improving the structure of the dielectric layer of the front panel of the plasma display panel.

Claims (6)

글라스에 형성되고, 버스전극과 투명전극을 구비한 복수개의 스캔 전극과 서스테인 전극; 및A plurality of scan electrodes and sustain electrodes formed on the glass and having a bus electrode and a transparent electrode; And 상기 복수개의 스캔 전극과 서스테인 전극을 덮도록 차등적인 두께로 형성된 상부 유전체 층을 포함하고,An upper dielectric layer formed at a differential thickness to cover the plurality of scan electrodes and the sustain electrode, 상기 상부 유전체 층은, 상기 스캔 전극의 투명전극 및 상기 서스테인 전극의 투명전극에 대응하는 위치의 제 1 두께는 상기 스캔 전극과 상기 서스테인 전극이 이격된 사이에 대응하는 위치의 제 2 두께 및 상기 스캔 전극의 버스전극 및 상기 서스테인 전극의 버스전극에 대응하는 위치의 제 3 두께보다 두꺼운 것을 특징으로 하는 플라즈마 디스플레이 패널.The upper dielectric layer may include a first thickness at a position corresponding to the transparent electrode of the scan electrode and a transparent electrode of the sustain electrode, and a second thickness at the position corresponding to the space between the scan electrode and the sustain electrode, and the scan. And a third thickness at a position corresponding to the bus electrode of the electrode and the bus electrode of the sustain electrode. 제 1항에 있어서,The method of claim 1, 상기 상부 유전체 층의 상기 제 1 두께는 28㎛ 이상 32㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first thickness of the upper dielectric layer is 28 µm or more and 32 µm or less. 제 1항에 있어서,The method of claim 1, 상기 상부 유전체 층의 상기 제 3 두께는 22㎛ 이상 24㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.And the third thickness of the upper dielectric layer is 22 µm or more and 24 µm or less. 제 1항에 있어서,The method of claim 1, 상기 복수개의 스캔 전극과 서스테인 전극간의 거리가 180㎛ 이상 240㎛ 이하일 경우에 방전효율이 0.97㏐/W 이상 1.48㏐/W 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.And a discharge efficiency of 0.97 mW / W or more and 1.48 mW / W or less when the distance between the plurality of scan electrodes and the sustain electrode is 180 m or more and 240 m or less. 제 1항의 플라즈마 디스플레이 패널을 제조하는 방법에 있어서,In the method of manufacturing the plasma display panel of claim 1, (a) 글라스에 복수개의 스캔 전극과 서스테인 전극을 형성하는 단계;(a) forming a plurality of scan electrodes and sustain electrodes on the glass; (b) 상기 복수개의 스캔 전극과 서스테인 전극을 덮도록 제 1 상부유전체층을 형성하는 단계;(b) forming a first upper dielectric layer to cover the plurality of scan electrodes and the sustain electrode; (c) 상기 제 1 상부유전체층 상부에 제 2 상부유전체층을 형성하는 단계 및(c) forming a second upper dielectric layer on the first upper dielectric layer; (d) 상기 제 2 상부유전체층 상부에 제 3 상부유전체층을 형성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.(d) forming a third upper dielectric layer on the second upper dielectric layer. 제 1항에 있어서,The method of claim 1, 상기 상부 유전체 층의 상기 제 3 두께는 상기 제 2 두께보다 두꺼운 것을 특징으로 하는 플라즈마 디스플레이 패널.And the third thickness of the upper dielectric layer is thicker than the second thickness.
KR1020050045419A 2005-05-30 2005-05-30 The Plasma Display Panel and Method of Manufacturing thereof KR100705287B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050045419A KR100705287B1 (en) 2005-05-30 2005-05-30 The Plasma Display Panel and Method of Manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045419A KR100705287B1 (en) 2005-05-30 2005-05-30 The Plasma Display Panel and Method of Manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20060123834A KR20060123834A (en) 2006-12-05
KR100705287B1 true KR100705287B1 (en) 2007-04-09

Family

ID=37728661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045419A KR100705287B1 (en) 2005-05-30 2005-05-30 The Plasma Display Panel and Method of Manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100705287B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373589A (en) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd Gas discharge panel and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373589A (en) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd Gas discharge panel and its manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
14373589

Also Published As

Publication number Publication date
KR20060123834A (en) 2006-12-05

Similar Documents

Publication Publication Date Title
US6870314B2 (en) Panel assembly for PDP and manufacturing method thereof
JP2004273265A (en) Plasma display panel
KR100705287B1 (en) The Plasma Display Panel and Method of Manufacturing thereof
KR100705278B1 (en) The Plasma Display Panel and Method of Manufacturing thereof
KR100747218B1 (en) Plasma Display Panel
KR100726631B1 (en) Manufacturing Method of Plasma Display Panel
KR100726845B1 (en) The Plasma Display Panel and Method of Manufacturing thereof
KR100726643B1 (en) Plasma Display Panel and Manufacturing Method Thereof
KR100705288B1 (en) Plasma Display Panel and Manufacturing Method Thereof
JP3988826B2 (en) Method for manufacturing panel assembly for PDP
KR20060131572A (en) Plasma display panel
KR100726642B1 (en) Plasma Display Panel and Method of Manufacturing thereof
KR20060104204A (en) Multi tape casting apparatus for plasma display panel and method of manufacturing plasma display panel using the same
KR100670305B1 (en) Plasma display panel and method of manufacturing the same
KR100774962B1 (en) Plasma Display Panel and Making method thereof
KR100738221B1 (en) Plasma Display Panel and Manufacturing Method Thereof
JP2008166225A (en) Plasma display panel and its manufacturing method
KR20060131566A (en) Plasma display panel
KR20060129917A (en) The apparatus of ito pattern mask, the apparatus of align mark display for plasma display panel
KR20060117745A (en) Plasma display panel
KR20070055342A (en) Plasma display panel
EP1939921A1 (en) Plasma display panel and method of manufacturing the same
KR20060104215A (en) Method of manufacturing plasma display panel
KR20060104205A (en) Method of manufacturing plasma display panel
KR20060067028A (en) Manufacturing method of plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee