KR100704917B1 - Printed circuit board and the manufacturing method thereof - Google Patents

Printed circuit board and the manufacturing method thereof Download PDF

Info

Publication number
KR100704917B1
KR100704917B1 KR1020050106522A KR20050106522A KR100704917B1 KR 100704917 B1 KR100704917 B1 KR 100704917B1 KR 1020050106522 A KR1020050106522 A KR 1020050106522A KR 20050106522 A KR20050106522 A KR 20050106522A KR 100704917 B1 KR100704917 B1 KR 100704917B1
Authority
KR
South Korea
Prior art keywords
circuit
conductive paste
core substrate
circuit board
printed circuit
Prior art date
Application number
KR1020050106522A
Other languages
Korean (ko)
Inventor
김성용
박동진
목지수
김기환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050106522A priority Critical patent/KR100704917B1/en
Application granted granted Critical
Publication of KR100704917B1 publication Critical patent/KR100704917B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. (a) 표면에 금속층이 적층된 코어기판에 회로패턴에 대응하여 마스크 패턴을 형성하는 단계, (b) 회로패턴이 형성될 부분에 도전성 페이스트를 충전하는 단계, 및 (c) 코어기판의 표면에 잔존하는 마스크 패턴을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법은, 도금을 하지 않으므로 회로패턴의 두께를 얇게 할 수 있으며 이에 따라 미세 회로패턴의 구현이 가능해진다.A printed circuit board and a method of manufacturing the same are disclosed. (a) forming a mask pattern on a core substrate having a metal layer laminated on the surface corresponding to a circuit pattern, (b) filling a conductive paste in a portion where a circuit pattern is to be formed, and (c) on a surface of the core substrate In the method of manufacturing a printed circuit board including removing the remaining mask pattern, since the plating is not performed, the thickness of the circuit pattern may be reduced, thereby enabling the implementation of a fine circuit pattern.

인쇄회로기판, 도전성 페이스트 Printed Circuit Board, Conductive Paste

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and the manufacturing method thereof}Printed circuit board and the manufacturing method

도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.1 is a flow chart showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 2는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도.2 is a flowchart illustrating a manufacturing process of a printed circuit board according to a first exemplary embodiment of the present invention.

도 3은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도.Figure 3 is a flow chart showing a manufacturing process of a printed circuit board according to a second embodiment of the present invention.

도 4는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판을 나타낸 단면도.4 is a cross-sectional view showing a printed circuit board according to a first embodiment of the present invention.

도 5는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판을 나타낸 단면도.5 is a cross-sectional view showing a printed circuit board according to a second preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 코어기판 12 : 금속층10 core board 12 metal layer

13 : 마스크 패턴 14 : IVH13: mask pattern 14: IVH

20, 50 : 드라이 필름 30 : 내층회로20, 50: dry film 30: inner layer circuit

40 : 절연층 42 : BVH40: insulating layer 42: BVH

44 : 도금층 52 : 감광성 폴리머44 plating layer 52 photosensitive polymer

60, 62 : 외층회로60, 62: outer layer circuit

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a printed circuit board and a manufacturing method thereof.

최근 고주파(High Frequency) 제품에서 요구되는 패키지 인쇄회로기판의 회로패턴은 현재 20㎛ 수준으로 형성되고 있으나, 15㎛ 이하의 고밀도 회로패턴의 구현이 필요하며, 이에 대응하기 위하여 새로운 인쇄회로기판 제조방법이 요구되는 실정이다. Recently, the circuit pattern of the package printed circuit board which is required for high frequency products is currently formed at 20㎛ level, but it is necessary to implement a high density circuit pattern of 15㎛ or less, and to cope with this, a new printed circuit board manufacturing method This is required.

종래에는 고밀도 패키지 인쇄회로기판의 제조에 있어서는, 회로패턴을 형성하기 위해 절연재 위에 감광재료를 적층하고 마스크 패턴을 형성한 후 노광, 현상 공정을 진행한 후, 도금층을 형성하는 세미애디티브공법(Semi-Additive)에 의해 회로패턴을 형성했다.Conventionally, in the manufacture of high-density package printed circuit board, in order to form a circuit pattern, a semi-additive process of forming a plating layer after laminating a photosensitive material on an insulating material, forming a mask pattern, and then performing an exposure and development process (Semi) The circuit pattern was formed by (Additive).

즉, 종래기술에 따르면 동박적층판(CCL) 등의 코어기판에 드릴링에 의한 IVH(interstitial via hole)를 형성하고 IVH 및 코어기판의 표면에 도금층을 형성한 후, IVH를 충전하고 내층회로를 형성한다. 도금층은 무전해 도금 및 전해도금을 병행한다.That is, according to the prior art, after forming an interstitial via hole (IVH) by drilling in a core substrate such as a copper clad laminate (CCL) and forming a plating layer on the surface of the IVH and the core substrate, the IVH is filled and an inner layer circuit is formed. . The plating layer is a combination of electroless plating and electroplating.

내층회로가 형성된 코어기판에 1차 빌드업(build-up) 공정을 진행하고 내층회로의 위치에 대응하여 BVH(blind via hole)를 가공한다. BVH에 도금층을 형성하고 1차 외층회로를 형성한다.A first build-up process is performed on the core substrate on which the inner layer circuit is formed, and a blind via hole (BVH) is processed corresponding to the position of the inner layer circuit. A plating layer is formed on BVH and a primary outer layer circuit is formed.

1차 외층회로가 형성된 기판에 2차 빌드업 공정을 진행하고 1차 외층회로의 위치에 대응하여 BVH(blind via hole)를 가공한다. BVH에 도금층을 형성하고 2차 외층회로를 형성한다. 이와 같은 방식으로 외층회로를 적층하여 다층 인쇄회로기판이 형성되며, 그 용도에 상응하는 이후 공정이 진행되어 최종 제품이 제조된다.The secondary build-up process is performed on the substrate on which the first outer layer circuit is formed, and the blind via hole (BVH) is processed in correspondence with the position of the first outer layer circuit. A plating layer is formed on BVH and a secondary outer layer circuit is formed. In this manner, a multilayer printed circuit board is formed by stacking an outer layer circuit, and a final process corresponding to the use is performed to manufacture a final product.

그러나, 이와 같은 종래의 인쇄회로기판 제조방법은 도금층을 형성하여 회로패턴을 형성하기 때문에 오차가 발생할 수 있고, 도금의 두께로 인해 미세회로 형성이 곤란하다. 일반적으로는 도금에 의한 회로패턴은 40㎛ 정도가 한계인 것으로 알려져 있다.However, in the conventional method of manufacturing a printed circuit board, an error may occur because a circuit pattern is formed by forming a plating layer, and it is difficult to form a fine circuit due to the thickness of the plating. In general, it is known that the circuit pattern by plating is limited to about 40 μm.

또한, 도금층의 두께의 오차는 BVH를 형성하여 외층회로와의 전기적 연결의 신뢰성을 저하시키는 요인이 된다.In addition, an error in the thickness of the plating layer causes BVH to degrade the reliability of the electrical connection with the outer circuit.

본 발명은 인쇄회로기판의 내층코어 기판에 도금법 대신 도전성 페이스트를 사용하여 회로패턴을 형성함으로써, 회로패턴의 두께 및 그 오차를 줄여 미세 회로패턴을 형성할 수 있으며, BVH에 의한 회로패턴 간의 전기적 연결의 신뢰성을 향상시키며, 인쇄회로기판의 최종 표면의 평탄도를 증대시켜 SR 도포시 밀착력을 향상 시키는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention forms a circuit pattern by using a conductive paste instead of the plating method on the inner layer core substrate of the printed circuit board, thereby reducing the thickness and error of the circuit pattern to form a fine circuit pattern, the electrical connection between the circuit pattern by BVH It is to provide a printed circuit board and a manufacturing method for improving the reliability of the printed circuit board to improve the adhesion of the SR coating by increasing the flatness of the final surface of the printed circuit board.

본 발명의 일측면에 따르면, (a) 표면에 금속층이 적층된 코어기판에 회로패턴에 대응하여 마스크 패턴을 형성하는 단계, (b) 회로패턴이 형성될 부분에 도전성 페이스트를 충전하는 단계, 및 (c) 코어기판의 표면에 잔존하는 마스크 패턴을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.According to an aspect of the present invention, (a) forming a mask pattern corresponding to a circuit pattern on a core substrate having a metal layer laminated on the surface, (b) filling a conductive paste in a portion where the circuit pattern is to be formed, and (C) there is provided a method for manufacturing a printed circuit board comprising the step of removing the mask pattern remaining on the surface of the core substrate.

코어기판은 동박적층판(CCL)인 것이 바람직하다. 마스크 패턴은 회로패턴이 형성될 부분의 금속층을 제거하여 형성될 수 있다. 단계 (a)는 코어기판에 드라이 필름을 적층하고, 회로패턴 또는 마스크 패턴에 대응하여 노광, 현상, 에칭 공정을 순차적으로 적용하여 금속층을 제거하는 단계를 포함할 수 있다.It is preferable that a core board | substrate is a copper clad laminated board (CCL). The mask pattern may be formed by removing the metal layer of the portion where the circuit pattern is to be formed. Step (a) may include laminating a dry film on the core substrate, and sequentially removing the metal layer by sequentially applying an exposure, development, and etching process corresponding to the circuit pattern or the mask pattern.

단계 (a)는 코어기판에 IVH(interstitial via hole)를 형성하는 단계를 더 포함하며, 단계 (b)는 IVH에 도전성 페이스트를 충전하는 단계를 더 포함하는 것이 바람직하다.Step (a) further comprises the step of forming an interstitial via hole (IVH) in the core substrate, step (b) preferably further comprises the step of filling the conductive paste in the IVH.

단계 (b)는 스크린 프린팅에 의해 수행될 수 있다. 단계 (b)는 충전된 도전성 페이스트를 건조하는 단계를 더 포함할 수 있다. 단계 (c)에서 마스크 패턴은 에칭에 의해 제거될 수 있다.Step (b) may be performed by screen printing. Step (b) may further comprise the step of drying the filled conductive paste. In step (c) the mask pattern can be removed by etching.

단계 (c) 이후에, (d) 코어기판에 외층회로를 적층하는 단계를 더 포함할 수 있다. 단계 (d)는 코어기판에 절연제를 적층하고, BVH(blind via hole)를 형성한 후, 절연제의 표면에 도금층을 형성하는 단계를 포함할 수 있다. 단계 (d)는 코어기판에 수지코팅 동박층(RCC)을 적층하고, BVH를 형성하는 단계를 포함할 수 있 다.After step (c), (d) may further comprise the step of laminating an outer layer circuit on the core substrate. Step (d) may include laminating an insulation on the core substrate, forming a blind via hole (BVH), and then forming a plating layer on the surface of the insulation. Step (d) may include laminating a resin coated copper foil layer (RCC) on the core substrate and forming a BVH.

단계 (d)는, (e) 코어기판에 절연제를 적층하는 단계, (f) 절연제에 감광성 폴리머를 적층하는 단계, (g) 외층회로가 형성될 부분에 대응하여 감광성 폴리머의 일부를 제거하는 단계, (h) 외층회로가 형성될 부분에 도전성 페이스트를 충전하는 단계를 포함할 수 있다.Step (d) comprises the steps of (e) laminating the insulation on the core substrate, (f) laminating the photosensitive polymer on the insulation, and (g) removing a portion of the photosensitive polymer corresponding to the portion where the outer layer circuit is to be formed. And (h) filling the conductive paste in the portion where the outer layer circuit is to be formed.

단계 (e)는 절연제의 일부를 제거하여 BVH(blind via hole)를 형성하는 단계를 더 포함할 수 있다. BVH는 도전성 페이스트에 의해 충전될 수 있다.Step (e) may further comprise removing a portion of the insulation to form a blind via hole (BVH). BVH may be filled by a conductive paste.

또한, 코어기판과, 코어기판에 형성되는 IVH와, IVH에 충전되고, 코어기판의 표면에 인쇄되는 회로패턴을 포함하되, 회로패턴은 도전성 페이스트에 의해 형성되는 인쇄회로기판이 제공된다.Further, there is provided a printed circuit board comprising a core substrate, an IVH formed on the core substrate, and a circuit pattern filled in the IVH and printed on the surface of the core substrate, wherein the circuit pattern is formed by a conductive paste.

회로패턴은 코어기판의 표면에 마스크 패턴을 형성하고, 도전성 페이스트를 충전한 후, 마스크 패턴을 제거하여 형성될 수 있다. 코어기판은 동박적층판(CCL)인 것이 바람직하다. 마스크 패턴은 회로패턴이 형성될 부분의 동박층을 제거하여 형성될 수 있다. 마스크 패턴은 에칭에 의해 제거되는 것이 바람직하다.The circuit pattern may be formed by forming a mask pattern on the surface of the core substrate, filling the conductive paste, and then removing the mask pattern. It is preferable that a core board | substrate is a copper clad laminated board (CCL). The mask pattern may be formed by removing the copper foil layer of the portion where the circuit pattern is to be formed. The mask pattern is preferably removed by etching.

또한, 회로패턴을 커버하며, 코어기판에 적층되는 절연층과, 회로패턴의 위치에 대응하여 절연층의 일부를 제거하여 형성되는 BVH와, 절연층에 적층되는 외층회로를 더 포함할 수 있다.The semiconductor device may further include an insulating layer covering the circuit pattern, the insulating layer stacked on the core substrate, a BVH formed by removing a part of the insulating layer corresponding to the position of the circuit pattern, and an outer layer circuit stacked on the insulating layer.

외층회로는 절연층의 표면에 도전성 페이스트를 인쇄하여 형성될 수 있다. 외층회로는 절연층의 표면에 감광성 폴리머를 적층하고, 외층회로가 형성될 부분에 대응하여 감광성 폴리머의 일부를 제거하고, 도전성 페이스트를 충전하여 형성될 수 있다. BVH는 도전성 페이스트에 의해 충전되는 것이 바람직하다.The outer circuit can be formed by printing a conductive paste on the surface of the insulating layer. The outer layer circuit may be formed by stacking the photosensitive polymer on the surface of the insulating layer, removing a part of the photosensitive polymer corresponding to the portion where the outer layer circuit is to be formed, and filling the conductive paste. It is preferable that BVH is filled with an electrically conductive paste.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings, in the following description with reference to the accompanying drawings, the same or corresponding components regardless of reference numerals The same reference numerals will be given, and redundant description thereof will be omitted.

기존에는 동도금 등에 의해 도금층을 형성하여 회로패턴을 형성하였으나, 본 발명에서는 코어기판에 드라이 필름(Dry film)을 도포한 후 적층공법과 유사한 원리로 진행하며, 다만 이후 공정으로서 동도금 대신에 스크린 프린팅에 의해 도전성 페이스트를 인쇄한 후 에칭공정으로 잔존하는 동박층을 제거하여 회로패턴을 형성하는 것을 특징으로 한다.Conventionally, although a circuit pattern was formed by forming a plating layer by copper plating or the like, in the present invention, a dry film is applied to a core substrate, and then proceeds to a similar principle as the lamination method, but as a subsequent process, screen printing is used instead of copper plating. And after printing the conductive paste, the remaining copper foil layer is removed by an etching process to form a circuit pattern.

도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

먼저, (a) 표면에 금속층이 적층된 코어기판에 회로패턴이 형성될 부분에 대응하여 마스크 패턴을 형성한다(100). 종래에는 코어기판의 표면에 적층된 금속층의 일부를 제거하여 잔존하는 금속층으로 회로패턴을 형성하는 경우가 일반적이었으나, 본 발명에서는 이와 달리 금속층을 마스크 패턴으로 사용한다는 점에 특징이 있다.First, (a) a mask pattern is formed corresponding to a portion where a circuit pattern is to be formed on a core substrate having a metal layer laminated on the surface (100). Conventionally, a circuit pattern was formed of a metal layer remaining by removing a part of the metal layer laminated on the surface of the core substrate. However, in the present invention, the metal layer is used as a mask pattern.

코어기판은 동박적층판(CCL)인 것이 좋다. 별도의 금속층을 형성할 필요 없이 기존에 코어기판으로 사용하던 부재를 사용할 수 있다는 점에서 유리하고, 표면 의 동박층의 두께가 균일하므로 마스크 패턴을 형성한 후 도전성 페이스트를 충전하여 형성되는 회로패턴의 두께 또한 균일하게 확보할 수 있다.The core substrate is preferably a copper clad laminate (CCL). It is advantageous in that the member used as a core substrate can be used without forming a separate metal layer, and since the thickness of the copper foil layer on the surface is uniform, a circuit pattern formed by filling a conductive paste after forming a mask pattern The thickness can also be ensured uniformly.

마스크 패턴은 회로패턴이 형성될 부분의 금속층을 제거하고 회로패턴이 형성되지 않을 부분의 금속층을 잔존시켜 형성된다. 별도의 금속층으로서 마스크 패턴을 형성하는 것이 아니라 코어기판의 표면에 미리 적층되어 있는 금속층을 일부 제거하여 마스크 패턴을 형성하기 때문에 종래의 회로패턴 형성공정을 그대로 적용하여 마스크 패턴을 형성할 수 있다.The mask pattern is formed by removing the metal layer of the portion where the circuit pattern is to be formed and leaving the metal layer of the portion where the circuit pattern is not to be formed. Instead of forming a mask pattern as a separate metal layer, a mask pattern is formed by removing a part of a metal layer previously laminated on the surface of the core substrate, thereby forming a mask pattern by applying a conventional circuit pattern forming process.

즉, 마스크 패턴을 형성하기 위해 코어기판에 드라이 필름을 적층하고, 회로패턴 또는 마스크 패턴에 대응하여 노광, 현상, 에칭 공정을 순차적으로 적용하여 금속층의 일부를 제거한다. 이와 같이 회로패턴에 대응하여 노광, 현상, 에칭하는 공정은 종래의 서브트랙티브(subtractive) 공법을 그대로 적용할 수 있다. 다만, 회로패턴을 형성하는 것이 아니라 회로패턴이 형성될 부분을 제거하고 그 외의 부분을 잔존시킨 다는 점에서 차이가 있다.That is, a dry film is laminated on the core substrate to form a mask pattern, and a portion of the metal layer is removed by sequentially applying exposure, development, and etching processes in correspondence to the circuit pattern or the mask pattern. As described above, in the process of exposing, developing and etching corresponding to the circuit pattern, a conventional subtractive method can be applied as it is. However, there is a difference in that the circuit pattern is not formed but the portion in which the circuit pattern is to be formed is removed and other portions are left.

코어기판에 마스크 패턴을 형성하는 것과 병행하여 IVH(interstitial via hole)를 형성한다. 본 발명은 마스크 패턴에 도전성 페이스트를 충전하여 회로패턴을 형성하는 것이므로, 회로패턴 뿐만 아니라 미리 형성된 IVH에도 도전성 페이스트가 충전되도록 함으로써 IVH를 도금하는 공정을 생략할 수 있으며, 이를 위해 도전성 페이스트 충전 전에 미리 IVH를 형성하는 것이 좋다.In parallel with the formation of a mask pattern on the core substrate, an interstitial via hole (IVH) is formed. Since the present invention is to fill the mask pattern with a conductive paste to form a circuit pattern, the process of plating the IVH by omitting the conductive paste not only in the circuit pattern but also in the preformed IVH can be omitted. It is good to form IVH.

다음으로, 회로패턴이 형성될 부분에 도전성 페이스트를 충전한다(110). 본 발명의 도전성 페이스트는 은 페이스트(silver paste) 등 당업자에게 자명한 범위 내의 모든 종류를 포함한다. 도전성 페이스트는 기존의 스크린 프린팅 방법에 의해 인쇄된다. 다만, 본 발명이 도전성 페이스트의 충전방법에 한정되는 것은 아니며, 당업자에게 자명한 범위 내에서 다른 충전방법 또는 인쇄방법이 적용될 수 있음은 물론이다.Next, the conductive paste is filled in the portion where the circuit pattern is to be formed (110). The conductive paste of the present invention includes all kinds within a range apparent to those skilled in the art such as silver paste. The conductive paste is printed by conventional screen printing methods. However, the present invention is not limited to the method of filling the conductive paste, and other filling methods or printing methods may be applied within a range apparent to those skilled in the art.

전술한 바와 같이 코어기판에 IVH를 형성한 경우에는 IVH에도 도전성 페이스트를 충전한다. 마스크 패턴과 IVH가 형성된 코어기판에 하나의 공정으로 도전성 페이스트가 모두 충전되도록 할 수 있어 공정이 단축되고 비용이 절감된다.In the case where IVH is formed on the core substrate as described above, the IVH is also filled with the conductive paste. The core substrate on which the mask pattern and the IVH are formed can be filled with the conductive paste in one process, thereby shortening the process and reducing the cost.

도전성 페이스트를 충전한 후 이를 건조 또는 소결하여 회로패턴이 형성되도록 한다.After filling the conductive paste, it is dried or sintered to form a circuit pattern.

다음으로, 코어기판의 표면에 잔존하는 마스크 패턴을 제거한다(120). 이로써 코어기판의 표면에는 도전성 페이스트를 충전하여 형성된 회로패턴만 남게 된다. 마스크 패턴의 제거는 에칭 등 금속층 제거에 통상적으로 사용하는 방법이 사용될 수 있다.Next, the mask pattern remaining on the surface of the core substrate is removed (120). As a result, only the circuit pattern formed by filling the conductive paste remains on the surface of the core substrate. Removal of the mask pattern may be used a method commonly used for removing the metal layer, such as etching.

이와 같이 코어기판에 내층회로로서 회로패턴을 형성한 후에 필요에 따라 외층회로를 형성한다(130). 외층회로는 코어기판에 절연제를 적층하고, BVH(blind via hole)를 형성한 후, 절연제의 표면 및 BVH에 도금층을 형성하여 외층회로를 형성하고, 이를 내층회로와 전기적으로 연결시킨다.In this way, after forming a circuit pattern as an inner layer circuit on the core substrate, an outer layer circuit is formed as necessary (130). In the outer layer circuit, an insulation layer is laminated on a core substrate, a blind via hole (BVH) is formed, and then a plating layer is formed on the surface of the insulation layer and the BVH to form an outer layer circuit, which is electrically connected to the inner layer circuit.

또는, 코어기판에 수지코팅 동박층(RCC)을 적층하고, BVH를 형성한 후, BVH를 도금하는 등 기존의 빌드업 공법을 적용하여 순차적으로 외층회로를 형성할 수 있다.Alternatively, an outer layer circuit may be sequentially formed by applying a conventional build-up method such as laminating a resin coated copper layer (RCC) on a core substrate, forming a BVH, and then plating a BVH.

한편, 외층회로를 형성하는 과정에도 내층회로의 형성방법을 참조하며 코어기판에 절연제를 적층하고(132), 절연제에 감광성 폴리머를 적층하고(134), 외층회로가 형성될 부분의 감광성 폴리머를 제거하고(136), 외층회로가 형성될 부분, 즉 감광성 폴리머가 제거된 부분에 도전성 페이스트를 충전하여(138) 외층회로를 형성할 수 있다.Meanwhile, the process of forming the outer layer circuit is also referred to as a method of forming the inner layer circuit, and the insulation layer is laminated on the core substrate (132), the photosensitive polymer is laminated on the insulation (134), and the photosensitive polymer of the portion where the outer layer circuit is to be formed. The conductive layer may be filled (136), and the conductive layer may be filled in the portion where the outer layer circuit will be formed, that is, the portion where the photosensitive polymer is removed (138) to form the outer layer circuit.

즉, 내층회로의 형성과정과 마찬가지로 마스크 패턴을 형성하고 도전성 페이스를 충전하여 외층회로를 형성하는 것이다.That is, as in the process of forming the inner layer circuit, the mask pattern is formed and the conductive face is filled to form the outer layer circuit.

외층회로와 내층회로 같의 전기적 연결을 위해서는 코어기판에 절연제를 적층한 후 감광성 폴리머를 적층하기 전에 적층된 절연제의 일부를 제거하여 BVH를 형성한다. BVH는 도금을 통해 전기적 도통이 이루어지나, 외층회로의 형성과정에서 BVH 또한 도전성 페이스트를 충전하여 전기적 도통을 구현할 수 있다. 이는 도전성 페이스트를 충전하는 하나의 공정으로 외층회로 형성 및 층간 전기적 도통을 모두 구현할 수 있어 공정이 단축되는 효과가 있다.For electrical connection between the outer layer circuit and the inner layer circuit, an insulation layer is laminated on the core board, and before the photosensitive polymer is laminated, a part of the insulation layer is removed to form BVH. The electrical conduction of the BVH is achieved through plating, but in the process of forming the outer layer circuit, the BVH may also fill the conductive paste to realize electrical conduction. This is one process of filling the conductive paste can implement both the outer layer circuit formation and inter-layer electrical conduction has the effect of shortening the process.

도 2는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 2를 참조하면, 코어기판(10), 금속층(12), 마스크 패턴(13), IVH(14), 드라이 필름(20, 50), 내층회로(30), 절연층(40), BVH(42), 도금층(44), 외층회로(60)가 도시되어 있다.2 is a flowchart illustrating a manufacturing process of a printed circuit board according to a first exemplary embodiment of the present invention. Referring to FIG. 2, the core substrate 10, the metal layer 12, the mask pattern 13, the IVH 14, the dry films 20 and 50, the inner layer circuit 30, the insulating layer 40, and the BVH ( 42, the plating layer 44, and the outer circuit 60 are shown.

본 발명의 제1 실시예에 따른 다층 인쇄회로기판의 제조공정은, 도 2의 (a)와 같이 표면에 동박층이 적층되어 있는 동박적층판(CCL)에, 도 2의 (b)와 같이 드릴링 등에 의해 IVH(14)를 형성하고, 도 2의 (c)와 같이 마스크 패턴(13)을 형성하 기 위해 드라이 필름(20)을 적층한다In the manufacturing process of the multilayer printed circuit board according to the first embodiment of the present invention, drilling is performed on a copper clad laminate (CCL) in which a copper foil layer is laminated on the surface as shown in FIG. The IVH 14 is formed by, for example, and the dry film 20 is laminated to form the mask pattern 13 as shown in FIG.

드라이 필름(20)이 적층된 기판에 도 2의 (d)와 같이 노광, 현성, 에칭 공정을 순차적으로 적용하여 회로패턴이 형성될 부분의 금속층(12)을 제거하고, 그 이외의 부분에 마스크 패턴(13)을 형성한다. 도 2의 (e)와 같이 금속층(12)이 제거된 부분 및 IVH(14)에 도전성 페이스트를 충전하여 내층회로(30)를 형성한다. 이와 같이 본 발명은 하나의 공정으로 IVH(14)의 충전 및 회로패턴의 형성이 가능하다.The exposure, swelling, and etching processes are sequentially applied to the substrate on which the dry film 20 is laminated, to remove the metal layer 12 in the portion where the circuit pattern is to be formed, and to mask the other portions. The pattern 13 is formed. As shown in FIG. 2E, the conductive paste is filled in the portion where the metal layer 12 is removed and the IVH 14 to form the inner layer circuit 30. As such, the present invention enables the charging of the IVH 14 and the formation of a circuit pattern in one process.

도 2의 (f)와 같이 에칭 등의 공정을 적용하여 코어기판(10)의 표면에 잔존하는 금속층(12)을 제거하여 내층회로(30) 형성이 완료된다. 이후 공정은 기존의 빌드업 공법을 적용하여 외층회로(60)를 적층하는 것이다.The inner layer circuit 30 is completed by removing the metal layer 12 remaining on the surface of the core substrate 10 by applying a process such as etching as shown in FIG. Since the process is to laminate the outer layer circuit 60 by applying the existing build-up method.

즉, 도 2의 (g)와 같이 코어기판(10)에 절연제를 적층하여 절연층(40)을 형성하고, 내층회로(30)와의 전기적 연결을 위해 BVH(42)를 형성한 후, 표면에 무전해 도금에 의한 도금층(44)을 형성한다. 한편, 외층회로(60) 형성을 위해 코어기판(10)에 수지코팅 동박층(Resin coated copper foil)을 적층할 수도 있다.That is, as shown in (g) of FIG. 2, an insulating layer is laminated on the core substrate 10 to form an insulating layer 40, and after the BVH 42 is formed for electrical connection with the inner circuit 30, the surface is formed. The plating layer 44 by electroless plating is formed in the film. Meanwhile, a resin coated copper foil may be laminated on the core substrate 10 to form the outer circuit 60.

기존의 세미애디티브(Semi-additive)공법과 마찬가지로, 도 2의 (h)와 같이 a무전해 도금층(44)의 표면에 드라이 필름(50)을 적층하고, 노광, 현상 공정을 순차적으로 적용한 후, 도 2의 (i)와 같이 전해 도금 공정을 적용하여 외층회로(60)를 형성한다.As in the conventional semi-additive method, the dry film 50 is laminated on the surface of the electroless plating layer 44 as shown in FIG. 2 (h), and the exposure and development processes are sequentially applied. 2, the outer layer circuit 60 is formed by applying an electroplating process as shown in FIG.

필요에 따라서는 빌드업 공법을 계속적으로 적용하여 외층회로(60)를 더 형성할 수 있으며, 전술한 방법 외에도 당업자에게 자명한 범위 내에서 외층회로(60) 형성을 위한 빌드업 공법이 적용될 수 있음은 물론이다.If necessary, the build-up method may be continuously applied to form the outer layer circuit 60, and in addition to the above-described method, the build-up method for forming the outer layer circuit 60 may be applied within a range apparent to those skilled in the art. Of course.

도 3은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 코어기판(10), 금속층(12), 마스크 패턴(13), IVH(14), 드라이 필름(20), 내층회로(30), 절연층(40), BVH(42), 감광성 폴리머(52), 외층회로(62)가 도시되어 있다.3 is a flowchart illustrating a manufacturing process of a printed circuit board according to a second exemplary embodiment of the present invention. Referring to FIG. 3, the core substrate 10, the metal layer 12, the mask pattern 13, the IVH 14, the dry film 20, the inner layer circuit 30, the insulating layer 40, and the BVH 42 , A photosensitive polymer 52, an outer layer circuit 62 is shown.

제2 실시예는 외층회로 형성 공정에도 내층회로(30)를 형성 공정을 적용한 것으로, 마스크 패턴을 형성하고 도전성 페이스트를 충전하여 외층회로(62)를 형성한 점에 차이가 있다. 도 3의 (a) 내지 (f)는 제1 실시예와 동일하므로 이에 대한 상세한 설명은 생략한다.In the second embodiment, the inner circuit 30 is formed by applying the inner circuit 30 to the outer circuit, and the difference is that the outer circuit 62 is formed by forming a mask pattern and filling the conductive paste. 3 (a) to 3 (f) are the same as in the first embodiment, a detailed description thereof will be omitted.

도 3의 (g)와 같이 내층회로(30)가 형성된 코어기판(10)의 표면에 절연제를 적층하여 절연층(40)을 형성하고, 내층회로(30)와의 전기적 연결을 위한 BVH(42)를 형성한다. 제1 실시예와는 달리 절연층(40) 및 BVH(42)의 표면에 도금층(44)을 형성하지 않는다. 이는 후술하는 바와 같이 도전성 페이스트의 충전에 의해 외층회로(62) 및 회로의 층간 전기적 연결을 구현하기 때문에 도금층(44) 형성공정이 생략될 수 있는 것이다.As shown in FIG. 3G, an insulation layer is formed on the surface of the core substrate 10 on which the inner layer circuit 30 is formed to form an insulation layer 40, and the BVH 42 for electrical connection with the inner layer circuit 30 is formed. ). Unlike the first embodiment, the plating layer 44 is not formed on the surfaces of the insulating layer 40 and the BVH 42. As described later, since the electrical connection between the outer layer circuit 62 and the circuit layers is realized by the filling of the conductive paste, the plating layer 44 forming process may be omitted.

도 3의 (h)와 같이 절연층(40)에 감광성 폴리머(52)를 적층하고 노광, 현상 등의 공정을 적용하여 외층회로(62)가 형성될 부분의 감광성 폴리머(52)를 제거하고, 그 이외의 부분을 잔존시켜 마스트 패턴을 형성한다.As shown in FIG. 3H, the photosensitive polymer 52 is laminated on the insulating layer 40, and the photosensitive polymer 52 of the portion where the outer layer circuit 62 is to be formed is removed by applying a process such as exposure and development. The other part remains and a mast pattern is formed.

도 3의 (i)와 같이 감광성 폴리머(52)가 제거된 부분 및 BVH(42)에 도전성 페이스트를 충전하여 외층회로(62)를 형성하고 및 회로 층간의 전기적 연결을 구현한다. 제1 실시예에서와 마찬가지로 필요에 따라서는 빌드업 공법을 계속적으로 적 용하여 외층회로(62)를 더 형성할 수 있다.As shown in (i) of FIG. 3, the conductive paste is filled in the portion where the photosensitive polymer 52 has been removed and the BVH 42 to form the outer layer circuit 62, and implement electrical connection between the circuit layers. As in the first embodiment, if necessary, the outer layer circuit 62 may be further formed by continuously applying the build-up method.

도 4는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 4를 참조하면, 코어기판(10), 내층회로(30), 절연층(40), BVH(42), 도금층(44), 외층회로(60)가 도시되어 있다.4 is a cross-sectional view illustrating a printed circuit board according to a first exemplary embodiment of the present invention. Referring to FIG. 4, a core substrate 10, an inner layer circuit 30, an insulating layer 40, a BVH 42, a plating layer 44, and an outer layer circuit 60 are illustrated.

본 발명 인쇄회로기판 제조방법에 따라 제조되는 인쇄회로기판은 도전성 페이스트의 충전에 의해 회로패턴이 형성되는 것을 특징으로 한다.The printed circuit board manufactured by the method of manufacturing the printed circuit board of the present invention is characterized in that the circuit pattern is formed by the filling of the conductive paste.

즉, IVH(14)가 형성된 코어기판(10)에 있어서, 코어기판(10)의 표면에 도전성 페이스트를 인쇄함으로써 회로패턴이 형성되며, 또한 도전성 페이스트는 IVH(14)에 충전된다. 이와 같은 회로패턴은 코어기판(10)의 표면에 마스크 패턴(13)을 형성하고, 도전성 페이스트를 충전한 후, 마스크 패턴(13)을 제거함으로써 형성된다That is, in the core substrate 10 having the IVH 14 formed thereon, a circuit pattern is formed by printing a conductive paste on the surface of the core substrate 10, and the conductive paste is filled in the IVH 14. Such a circuit pattern is formed by forming the mask pattern 13 on the surface of the core substrate 10, filling the conductive paste, and then removing the mask pattern 13.

마스크 패턴(13)은 동박적층판(CCL)과 같은 코어기판(10)에서 회로패턴이 형성될 부분의 동박층을 제거함으로써 형성된다. 마스크 패턴(13)을 형성하고 도전성 페이스트를 충전한 후 에칭에 의해 잔존하는 마스크 패턴(13)을 제거함으로써 코어기판(10)의 표면에 내층회로(30)로서의 회로패턴이 형성된다.The mask pattern 13 is formed by removing the copper foil layer of the portion where the circuit pattern is to be formed in the core substrate 10 such as the copper clad laminate (CCL). After the mask pattern 13 is formed, the conductive paste is filled, and the remaining mask pattern 13 is removed by etching, the circuit pattern as the inner layer circuit 30 is formed on the surface of the core substrate 10.

코어기판(10)에 내층회로(30)를 형성한 후에 기존의 빌드업 공법을 적용하여 외층회로(60)를 형성할 수 있다. 즉, 외층회로(60)는 코어기판(10)에 형성된 내층회로(30)를 커버하여 절연층(40)을 적층하고, 내층회로(30)의 위치에 대응하여 절연층(40)의 일부를 제거함으로써 BVH(42)를 형성한 후, 절연층(40) 위에 기존의 적층공법 등을 적용하여 형성된다. 필요에 따라서는 빌드업 공법을 계속적으로 적 용하여 외층회로를 더 형성할 수 있다.After the inner circuit 30 is formed on the core substrate 10, the outer layer circuit 60 may be formed by applying an existing build-up method. That is, the outer layer circuit 60 covers the inner layer circuit 30 formed on the core substrate 10 to stack the insulating layer 40, and a portion of the insulating layer 40 is formed in correspondence with the position of the inner layer circuit 30. After removal, the BVH 42 is formed, and then, an existing lamination method or the like is applied on the insulating layer 40. If necessary, the build-up method may be continuously applied to form an outer layer circuit.

도 5는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 5를 참조하면, 코어기판(10), 내층회로(30), 절연층(40), BVH(42), 감광성 폴리머(52), 외층회로(62)가 도시되어 있다.5 is a cross-sectional view illustrating a printed circuit board according to a second exemplary embodiment of the present invention. Referring to FIG. 5, a core substrate 10, an inner layer circuit 30, an insulating layer 40, a BVH 42, a photosensitive polymer 52, and an outer layer circuit 62 are illustrated.

제2 실시예는 제1 실시예와 동일한 방법으로 내층회로(30)를 형성한 후, 외층회로를 적층하는 과정에서 기존의 적층공법을 적용하지 않고, 내층회로(30) 형성방법을 준용한 것이다.In the second embodiment, after the inner circuit 30 is formed in the same manner as in the first embodiment, the method of forming the inner circuit 30 is applied mutatis mutandis without applying the existing lamination method in the process of stacking the outer circuit. .

본 발명의 제2 실시예에서 외층회로(62)는 절연층(40)의 표면에 도전성 페이스트를 인쇄함으로써 형성된다. 즉, 내층회로(30)가 형성된 기판에 절연층(40)을 적층하고, 절연층(40)의 표면에 감광성 폴리머(52)를 적층하고, 외층회로(62)가 형성될 부분에 대응하여 감광성 폴리머(52)의 일부를 제거하여 마스크 패턴을 형성하고, 감광성 폴리머(52)가 제거된 부분에 도전성 페이스트를 충전하여 외층회로(62)가 형성된다. 이와 같이 도전성 페이스트를 인쇄하여 외층회로(62)를 형성할 경우 내층회로(30)를 형성할 때와 마찬가지로 회로패턴의 두께를 균일하게 조절할 수 있으며, 미세 회로패턴 구현에 보다 유리하다는 장점이 있다.In the second embodiment of the present invention, the outer layer circuit 62 is formed by printing a conductive paste on the surface of the insulating layer 40. That is, the insulating layer 40 is stacked on the substrate on which the inner layer circuit 30 is formed, the photosensitive polymer 52 is laminated on the surface of the insulating layer 40, and the photosensitive layer corresponding to the portion where the outer layer circuit 62 is to be formed. A portion of the polymer 52 is removed to form a mask pattern, and an outer layer circuit 62 is formed by filling a conductive paste in a portion where the photosensitive polymer 52 is removed. As described above, when the outer layer circuit 62 is formed by printing the conductive paste, the thickness of the circuit pattern can be uniformly adjusted as in the case where the inner layer circuit 30 is formed.

한편, 내층회로(30) 인쇄와 IVH(14)의 충전을 하나의 공정으로 진행한 것과 마찬가지로 외층회로(62)를 형성하는 과정에서 절연층(40)에 형성된 BVH(42)를 충전하여 공정을 단축하고, 회로 층간의 전기적 연결의 신뢰성을 높일 수 있다.Meanwhile, in the process of forming the outer layer circuit 62, the BVH 42 formed in the insulating layer 40 is charged in the same manner as the printing of the inner layer circuit 30 and the charging of the IVH 14 in one process. It can shorten and increase the reliability of the electrical connection between the circuit layers.

본 발명에 따른 인쇄회로기판 제조방법에 따라 다층 인쇄회로기판을 제조할 경우, RCC나 PPG를 적층하고 기존의 도금법을 이용하여 외층회로(60)를 구성할 수 있으며, 또한 감광성 폴리머(52)를 적층하고 도전성 페이스트를 충전하기 위한 마스크 패턴을 형성하여 외층회로(62)를 구성할 수 있다. 이와 같이 마스크 패턴을 형성하고 도전성 페이스트를 충전하여 회로패턴을 형성하게 되면, 적층 완료 후 최종 제품의 표면 처리 과정에서 표면의 평탄도가 우수하여 SR 도포시 좋은 밀착력을 확보할 수 있으며, 이로 인해 제품의 신뢰성이 향상된다.When manufacturing a multilayer printed circuit board according to the method of manufacturing a printed circuit board according to the present invention, it is possible to configure the outer layer circuit 60 by laminating RCC or PPG and using a conventional plating method, and also to form the photosensitive polymer 52. The outer layer circuit 62 can be formed by forming a mask pattern for laminating and filling the conductive paste. As such, when the mask pattern is formed and the conductive paste is filled to form the circuit pattern, the surface flatness of the final product after the lamination is completed, the surface flatness is excellent, thereby ensuring good adhesion when applying the SR. The reliability of the is improved.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.

이와 같은 구성을 갖는 본 발명에 의하면, 도금을 하지 않으므로 회로패턴의 두께를 얇게 할 수 있으며 이에 따라 미세 회로패턴의 구현이 가능해진다. 또한, 동박적층판의 동박층을 마스크 패턴으로 사용하기 때문에 도전성 페이스트를 충전하여 형성되는 회로패턴의 두께를 균일하게 하여 회로패턴의 두께 오차를 줄일 수 있다. 이와 같이 균일한 두께의 회로패턴은 미세 회로 구현에 보다 효과적이다.According to the present invention having such a configuration, since the plating is not performed, the thickness of the circuit pattern can be reduced, thereby enabling the implementation of a fine circuit pattern. In addition, since the copper foil layer of the copper-clad laminate is used as a mask pattern, the thickness error of the circuit pattern can be reduced by making the thickness of the circuit pattern formed by filling the conductive paste uniformly. As such, a circuit pattern having a uniform thickness is more effective for implementing a fine circuit.

또한, 동박적층판의 표면에 적층되어 있는 동박층을 도전성 페이스트를 충전하여 형성되는 회로패턴을 구현하기 위한 일종의 틀로 사용하기 때문에, 회로패턴의 두께를 용이하게 조절할 수 있다. 이는 BVH를 형성하여 내층회로와 외층회로 간의 전기적 연결에 있어서 신뢰성을 향상시킨다.In addition, since the copper foil layer laminated on the surface of the copper foil laminated plate is used as a kind of frame for implementing the circuit pattern formed by filling the conductive paste, the thickness of the circuit pattern can be easily adjusted. This forms a BVH to improve the reliability in the electrical connection between the inner layer circuit and the outer layer circuit.

Claims (23)

(a) 표면에 금속층이 적층된 코어기판에 회로패턴에 대응하여 마스크 패턴을 형성하는 단계;(a) forming a mask pattern on a core substrate having a metal layer laminated on a surface thereof corresponding to a circuit pattern; (b) 상기 회로패턴이 형성될 부분에 도전성 페이스트를 충전하는 단계; 및(b) filling a conductive paste in a portion where the circuit pattern is to be formed; And (c) 상기 코어기판의 표면에 잔존하는 상기 마스크 패턴을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법.(c) removing the mask pattern remaining on the surface of the core substrate. 제1항에 있어서,The method of claim 1, 상기 코어기판은 동박적층판(CCL)인 인쇄회로기판의 제조방법.The core substrate is a copper clad laminate (CCL) manufacturing method of a printed circuit board. 제1항에 있어서,The method of claim 1, 상기 마스크 패턴은 상기 회로패턴이 형성될 부분의 상기 금속층을 제거하여 형성되는 인쇄회로기판의 제조방법.The mask pattern is a manufacturing method of a printed circuit board is formed by removing the metal layer of the portion where the circuit pattern is to be formed. 제3항에 있어서,The method of claim 3, 상기 단계 (a)는 상기 코어기판에 드라이 필름을 적층하고, 상기 회로패턴 또는 상기 마스크 패턴에 대응하여 노광, 현상, 에칭 공정을 순차적으로 적용하여 상기 금속층을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법.The step (a) of the printed circuit board comprising the step of laminating a dry film on the core substrate, and sequentially applying the exposure, development, etching process corresponding to the circuit pattern or the mask pattern to remove the metal layer. Manufacturing method. 제1항에 있어서,The method of claim 1, 상기 단계 (a)는 상기 코어기판에 IVH(interstitial via hole)를 형성하는 단계를 더 포함하며, 상기 단계 (b)는 상기 IVH에 도전성 페이스트를 충전하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The step (a) further comprises the step of forming an interstitial via hole (IVH) in the core substrate, the step (b) further comprises the step of filling a conductive paste in the IVH. . 제1항에 있어서,The method of claim 1, 상기 단계 (b)는 스크린 프린팅에 의해 수행되는 인쇄회로기판의 제조방법.The step (b) is a method of manufacturing a printed circuit board carried out by screen printing. 제1항에 있어서,The method of claim 1, 상기 단계 (b)는 충전된 상기 도전성 페이스트를 건조하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The step (b) further comprises the step of drying the filled conductive paste. 제1항에 있어서,The method of claim 1, 상기 단계 (c)에서 상기 마스크 패턴은 에칭에 의해 제거되는 인쇄회로기판의 제조방법.And in the step (c), the mask pattern is removed by etching. 제1항에 있어서,The method of claim 1, 상기 단계 (c) 이후에,After step (c), (d) 상기 코어기판에 외층회로를 적층하는 단계를 더 포함하는 인쇄회로기판의 제조방법.(d) manufacturing a printed circuit board further comprising the step of laminating an outer layer circuit on the core substrate. 제9항에 있어서,The method of claim 9, 상기 단계 (d)는 상기 코어기판에 절연제를 적층하고, BVH(blind via hole)를 형성한 후, 상기 절연제의 표면에 도금층을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.The step (d) is a method for manufacturing a printed circuit board comprising laminating an insulation on the core substrate, forming a blind via hole (BVH), and then forming a plating layer on the surface of the insulation. 제9항에 있어서,The method of claim 9, 상기 단계 (d)는 상기 코어기판에 수지코팅 동박층(RCC)을 적층하고, BVH를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.The step (d) is a manufacturing method of a printed circuit board comprising the step of laminating a resin coated copper foil layer (RCC) on the core substrate, and forming a BVH. 제9항에 있어서,The method of claim 9, 상기 단계 (d)는,Step (d) is, (e) 상기 코어기판에 절연제를 적층하는 단계;(e) laminating an insulation to the core substrate; (f) 상기 절연제에 감광성 폴리머를 적층하는 단계;(f) laminating a photosensitive polymer on the insulation; (g) 상기 외층회로가 형성될 부분에 대응하여 상기 감광성 폴리머의 일부를 제거하는 단계;(g) removing a portion of the photosensitive polymer corresponding to the portion where the outer layer circuit is to be formed; (h) 상기 외층회로가 형성될 부분에 도전성 페이스트를 충전하는 단계를 포함하는 인쇄회로기판 제조방법(h) a method of manufacturing a printed circuit board comprising filling a conductive paste in a portion where the outer layer circuit is to be formed. 제12항에 있어서,The method of claim 12, 상기 단계 (e)는 상기 절연제의 일부를 제거하여 BVH(blind via hole)를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The step (e) further comprises the step of removing a portion of the insulation to form a blind via hole (BVH). 제10항 또는 제11항 또는 제13항에 있어서,The method according to claim 10 or 11 or 13, 상기 BVH는 도전성 페이스트에 의해 충전되는 인쇄회로기판의 제조방법.The BVH is a manufacturing method of a printed circuit board filled with a conductive paste. 표면에 동박층이 적층된 동박적층판과;Copper foil laminated board in which copper foil layer was laminated on the surface; 상기 동박층 중 회로패턴이 형성될 부분을 제거함으로써 형성되는 마스크 패턴과;A mask pattern formed by removing a portion of the copper foil layer in which a circuit pattern is to be formed; 상기 동박적층판의 일부를 천공하여 형성되는 IVH와;IVH formed by drilling a part of said copper-clad laminate; 상기 IVH 및 상기 회로패턴이 형성될 부분에 충전되는 도전성 페이스트를 포함하되,Conductive paste is filled in the portion where the IVH and the circuit pattern is to be formed, 상기 마스크 패턴은 에칭에 의해 제거되는 것을 특징으로 하는 인쇄회로기판.The mask pattern is removed by etching. 삭제delete 삭제delete 삭제delete 삭제delete 제15항에 있어서,The method of claim 15, 상기 도전성 페이스트를 커버하며, 상기 동박적층판에 적층되는 절연층과;An insulating layer covering said conductive paste and laminated on said copper-clad laminate; 상기 회로패턴의 위치에 대응하여 상기 절연층의 일부를 제거하여 형성되는 BVH와;A BVH formed by removing a part of the insulating layer corresponding to the position of the circuit pattern; 상기 절연층에 적층되는 외층회로를 더 포함하는 인쇄회로기판.The printed circuit board further comprises an outer layer circuit laminated on the insulating layer. 제20항에 있어서,The method of claim 20, 상기 외층회로는 상기 절연층의 표면에 도전성 페이스트를 인쇄하여 형성되는 인쇄회로기판.The outer layer circuit is formed by printing a conductive paste on the surface of the insulating layer. 제20항에 있어서,The method of claim 20, 상기 외층회로는 상기 절연층의 표면에 감광성 폴리머를 적층하고, 상기 외 층회로가 형성될 부분에 대응하여 상기 감광성 폴리머의 일부를 제거하고, 도전성 페이스트를 충전하여 형성되는 인쇄회로기판.And the outer layer circuit is formed by stacking a photosensitive polymer on a surface of the insulating layer, removing a portion of the photosensitive polymer corresponding to a portion where the outer layer circuit is to be formed, and filling a conductive paste. 제20항에 있어서,The method of claim 20, 상기 BVH는 도전성 페이스트에 의해 충전되는 인쇄회로기판.The BVH is a printed circuit board filled with a conductive paste.
KR1020050106522A 2005-11-08 2005-11-08 Printed circuit board and the manufacturing method thereof KR100704917B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050106522A KR100704917B1 (en) 2005-11-08 2005-11-08 Printed circuit board and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106522A KR100704917B1 (en) 2005-11-08 2005-11-08 Printed circuit board and the manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100704917B1 true KR100704917B1 (en) 2007-04-09

Family

ID=38161176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106522A KR100704917B1 (en) 2005-11-08 2005-11-08 Printed circuit board and the manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100704917B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018736B1 (en) 2009-01-06 2011-03-04 국방과학연구소 Electrode patterning method by micro molding of moldable material using stencil mask

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237063A (en) * 1993-02-12 1994-08-23 Mitsubishi Rayon Co Ltd Manufacture of printed wiring board
KR19990002580A (en) * 1997-06-20 1999-01-15 이형도 Method for forming via hole in multilayer printed circuit board
JP2003152309A (en) 2001-11-14 2003-05-23 Nippon Mektron Ltd Method of manufacturing double-sided flexible circuit board
KR20040065861A (en) * 2003-01-16 2004-07-23 삼성전기주식회사 Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof
JP2005033049A (en) 2003-07-08 2005-02-03 Nec Toppan Circuit Solutions Inc Wiring pattern formation method of printed wiring board and manufacturing method of printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237063A (en) * 1993-02-12 1994-08-23 Mitsubishi Rayon Co Ltd Manufacture of printed wiring board
KR19990002580A (en) * 1997-06-20 1999-01-15 이형도 Method for forming via hole in multilayer printed circuit board
JP2003152309A (en) 2001-11-14 2003-05-23 Nippon Mektron Ltd Method of manufacturing double-sided flexible circuit board
KR20040065861A (en) * 2003-01-16 2004-07-23 삼성전기주식회사 Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof
JP2005033049A (en) 2003-07-08 2005-02-03 Nec Toppan Circuit Solutions Inc Wiring pattern formation method of printed wiring board and manufacturing method of printed wiring board

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990002580 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018736B1 (en) 2009-01-06 2011-03-04 국방과학연구소 Electrode patterning method by micro molding of moldable material using stencil mask

Similar Documents

Publication Publication Date Title
KR100796983B1 (en) Printed circuit board and method for manufacturing thereof
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
US6426011B1 (en) Method of making a printed circuit board
US20100261348A1 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP2004335989A (en) Build-up printed circuit board with stack type via hole, and its manufacturing method
JP2007142403A (en) Printed board and manufacturing method of same
JP2009283739A (en) Wiring substrate and production method thereof
JP2006148038A (en) Method of manufacturing high density printed circuit board
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
KR100993342B1 (en) Printed circuit board and manufacturing method of the same
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
TWI586237B (en) Circuit board and method of manufacturing the same
JP2013106034A (en) Manufacturing method of printed circuit board
KR20150083424A (en) Method for manufacturing wiring board
KR20130031592A (en) Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method
JPH1187865A (en) Printed circuit board and its manufacture
KR100704917B1 (en) Printed circuit board and the manufacturing method thereof
KR20040061410A (en) PCB with the plated through holes filled with copper with copper and the fabricating method thereof
KR100658972B1 (en) Pcb and method of manufacturing thereof
JPH09232760A (en) Multilayered printed-wiring board and manufacture thereof
US5114518A (en) Method of making multilayer circuit boards having conformal Insulating layers
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
KR20060042723A (en) Method for manufacturing rigid-flexible printed circuit board
TWI792566B (en) Method of manufacturing a circuit board
JP2005108941A (en) Multilayer wiring board and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee