KR100701706B1 - 반도체 메모리 장치의 온도 감지 회로 - Google Patents

반도체 메모리 장치의 온도 감지 회로 Download PDF

Info

Publication number
KR100701706B1
KR100701706B1 KR1020060009449A KR20060009449A KR100701706B1 KR 100701706 B1 KR100701706 B1 KR 100701706B1 KR 1020060009449 A KR1020060009449 A KR 1020060009449A KR 20060009449 A KR20060009449 A KR 20060009449A KR 100701706 B1 KR100701706 B1 KR 100701706B1
Authority
KR
South Korea
Prior art keywords
signal
period
enabled
comparison
output
Prior art date
Application number
KR1020060009449A
Other languages
English (en)
Inventor
홍윤석
박상일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060009449A priority Critical patent/KR100701706B1/ko
Application granted granted Critical
Publication of KR100701706B1 publication Critical patent/KR100701706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 리프레쉬 동작시 현재 온도를 측정하여 리프레쉬 주기를 감소시키기 위한 반도체 메모리 장치의 온도 감지 회로를 개시한다. 이 회로는, 클럭 인에이블 신호(CKE)가 디스에이블, 즉, 로우 상태일 때, 일정 시간마다 펄스 신호(HTO)를 출력하는 펄스 발생부(100); 반도체 메모리 장치의 내부 소자를 초기화시키기 위한 파워 업 신호(PWR_UP)에 의해 초기화된 이후에 펄스 신호(HTO)를 입력받아서 비교 제어 신호(COMP_CTRL)를 생성한 후, 비교 제어 신호(COMP_CTRL)가 인에이블 상태일 때 온도 보상 리프레쉬 주기 신호(ATCSR)와 모드 레지스터 주기 신호(EMRS)의 주기를 비교하여서 주기 비교 신호(PRCOM1,PRCOM2)로 출력하는 주기 비교부(200); 비교 제어 신호(COMP_CTRL)를 입력받아서 온도 보상 리프레쉬 주기 발진부(400)를 동작시키기 위한 발진 인에이블 신호(OSC_EN1)와 모드 레지스터 주기 발진부(500)를 동작시키기 위한 발진 인에이블 신호(OSC_EN2)를 출력하는 발진 제어부(300); 발진 인에이블 신호(OSC_EN1)가 인에이블될 때에 동작하여서, 온도가 변할 때 주기가 변하는 온도 보상 리프레쉬 주기 신호(ATCSR)를 출력하는 온도 보상 리프레쉬 주기 발진부(400); 발진 인에이블 신호(OSC_EN2)가 인에이블될 때에 동작하여서, 온도가 변해도 주기가 일정한 모드 레지스터 주기 신호(EMRS)를 출력하는 모드 레지스터 주기 발진부(500); 파워 업 신호(PWR_UP)에 의해 초기화된 이후에 주기 비교 신호(PRCOM1,PRCOM2)를 입력받아서, 현재의 온도가 기준 온도 이상인지 이하인지 알 수 있는 온도 감지 신호(TEMS)로 출력하는 출력부(600);를 포함한다.

Description

반도체 메모리 장치의 온도 감지 회로{TEMPERATURE SENSING CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE}
도 1은 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로의 블럭도.
도 2a는 본 발명에 따른 온도 감지 회로에 구비된 주기 비교 신호 발생부(210)의 회로도.
도 2b는 본 발명에 따른 온도 감지 회로에 구비된 주기 비교 신호 발생부(220)의 회로도.
도 3a는 본 발명에 따른 온도 감지 회로에 구비된 온도 보상 리프레쉬 주기 발진 제어부(310)의 회로도.
도 3b는 본 발명에 따른 온도 감지 회로에 구비된 모드 리프레쉬 주기 발진 제어부(320)의 회로도.
도 4는 본 발명에 따른 온도 감지 회로에 구비된 출력부(600)의 회로도.
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는, 현재 온도를 감지하기 위한 반도체 메모리 장치의 온도 감지 회로에 관한 것이다.
일반적으로, 휴대폰(mobile phone)과 같은 장치에 사용되는 디램(dynamic random access memory)은 일반적인 디램과 마찬가지로 메모리 셀에 저장되어 있는 데이터를 안정적으로 유지시키기 위해, 일정한 주기로 데이터를 재충전하는 리프레쉬(refresh) 동작을 수행한다.
이러한 리프레쉬 동작은 메모리 장치의 구조나 제조 공정 조건과 같은 요인에 의해 조금씩 변화할 수 있지만, 주로 온도에 의해 변화하는 특성이 있다. 따라서, 컴퓨터에 사용되는 디램과 같은 경우는 쿨링팬(cooling fan)을 사용하여 온도의 상승에 따른 리프레쉬 특성의 변화를 최소화한다.
하지만, 휴대폰과 같은 장치에 사용되는 디램은 컴퓨터에 사용되는 디램과 달리 쿨링팬을 사용할 수 없으므로, 장시간 사용시 온도가 상승하여 리프레쉬 동작 오류가 발생할 수 있다.
따라서, 휴대폰과 같은 장치에 사용되는 디램은 이러한 온도 상승에 따른 리프레쉬 동작 오류로 인하여, 메모리 셀에 저장되어 있던 데이터들이 소실될 문제점이 있다.
따라서, 본 발명의 목적은 일정 온도 이상 상승할 경우 리프레쉬 주기를 줄이기 위해, 리프레쉬 동작에서 온도가 변할 때 주기가 감소하는 신호와 온도가 변할 때 주기가 일정한 신호의 주기를 비교하여서, 기준 온도보다 상승하는지 하강하는지 알 수 있도록 함에 있다.
상기한 바와 같은 목적을 달성하기 위한 반도체 메모리 장치의 온도 감지 회로는, 클럭 인에이블 신호가 인에이블될 때 동작하여서, 일정 시간마다 펄스 신호를 출력하는 펄스 발생부; 반도체 메모리 장치의 내부 소자를 초기화시키기 위한 파워 업 신호에 의해 초기화된 이후에 상기 펄스 신호를 입력받아서 비교 제어 신호를 생성한 후, 상기 비교 제어 신호가 인에이블 상태일 때 온도가 변할 때 주기가 변하는 상기 제 1 신호와 온도가 변할 때 주기가 일정하게 유지되는 상기 제 2 신호의 주기를 비교하여서 제 1 및 제 2 주기 비교 신호로 출력하는 비교 제어 수단; 상기 비교 제어 신호가 인에이블될 때 상기 제 1 및 제 2 신호를 출력하는 발진 수단; 및 상기 파워 업 신호에 의해 초기화된 이후에 상기 제 1 및 제 2 주기 비교 신호를 입력받아서 현재 온도와 기준 온도를 비교하기 위한 온도 감지 신호로 출력하는 출력부;를 포함함을 특징으로 한다.
상기 구성에서, 상기 비교 제어 수단은, 상기 파워 업 신호가 인에이블될 때 초기화된 이후에 상기 펄스 신호, 상기 제 1 신호, 및 상기 제 2 신호를 입력받아서 상기 비교 제어 신호를 생성한 후, 상기 비교 제어 신호가 인에이블된 상태에서 상기 제 1 신호의 주기가 상기 제 2 신호의 주기보다 짧을 때 인에이블된 상기 제 1 주기 비교 신호로 출력하는 제 1 주기 비교 신호 발생부; 상기 파워 업 신호가 인에이블될 때 초기화된 이후에 상기 펄스 신호, 상기 제 1 신호, 및 상기 제 2 신호를 입력받으며, 상기 비교 제어 신호가 인에이블된 상태에서 상기 제 2 신호의 주기가 상기 제 1 신호의 주기보다 짧을 때 인에이블된 상기 제 2 주기 비교 신호로 출력하는 제 2 주기 비교 신호 발생부; 및 상기 비교 제어 신호를 입력받아서 상기 발진 수단을 제어하기 위한 제 1 및 제 2 인에이블 신호를 출력하는 제어부;를 포함함이 바람직하다.
상기 구성에서, 상기 제 1 주기 비교 신호 발생부는, 상기 파워 업 신호가 인에이블될 때, 입력측 노드의 전위를 접지 레벨로 하강시키는 제 1 풀 다운 수단; 상기 펄스 신호가 디스에이블될 때, 상기 입력측 노드의 전위를 전원 레벨로 상승시키는 풀 업 수단; 상기 제 2 신호가 인에이블될 때, 상기 입력측 노드의 전위를 접지 레벨로 하강시키는 제 2 풀 다운 수단; 상기 입력측 노드의 전위를 래치한 후 반전하여서 상기 비교 제어 신호로 출력하는 래치 수단; 상기 제 1 신호를 반전하는 인버터 수단; 상기 제 1 발진 진입 신호와 상기 인버터에서 출력된 신호를 낸드 조합하는 제 1 조합 수단; 상기 제 1 발진 진입 신호를 지연 출력하는 지연 수단; 및 상기 지연 수단에서 출력된 신호와 상기 제 1 조합 수단에서 출력된 신호를 낸드 조합하여서 상기 제 1 주기 비교 신호로 출력하는 제 2 조합 수단;을 포함함이 바람직하다.
상기 구성에서, 상기 제 2 주기 비교 신호 발생부는, 상기 파워 업 신호가 인에이블될 때, 입력측 노드의 전위를 접지 레벨로 하강시키는 제 1 풀 다운 수단; 상기 펄스 신호가 디스에이블될 때, 상기 입력측 노드의 전위를 전원 레벨로 상승시키는 풀 업 수단; 상기 제 1 신호가 인에이블될 때, 상기 입력측 노드의 전위를 접지 레벨로 하강시키는 제 2 풀 다운 수단; 상기 입력측 노드의 전위를 래치한 후 반전하는 래치 수단; 상기 제 2 신호를 반전하는 인버터 수단; 상기 래치 수단에서 출력된 신호와 상기 인버터에서 출력된 신호를 낸드 조합하는 제 1 조합 수단; 상 기 래치 수단에서 출력된 신호를 지연 출력하는 지연 수단; 및 상기 지연 수단에서 출력된 신호와 상기 제 1 조합 수단에서 출력된 신호를 낸드 조합하여서 상기 제 2 주기 비교 신호로 출력하는 제 2 조합 수단;을 포함함이 바람직하다.
상기 구성에서, 상기 제어부는, 상기 비교 제어 신호를 입력받아서 상기 발진 수단의 제 1 신호를 제어하기 위한 제 1 인에이블 신호를 출력하는 제 1 제어 수단; 및 상기 비교 제어 신호와 상기 제 1 인에이블 신호를 입력받아서 상기 발진 수단의 제 2 신호를 제어하기 위한 제 2 인에이블 신호를 출력하는 제 2 제어 수단;을 포함함이 바람직하다.
상기 구성에서, 상기 제 1 제어 수단은 상기 비교 제어 신호가 인에이블될 때 인에이블 상태의 상기 제 1 인에이블 신호를 출력함이 바람직하다.
상기 구성에서, 상기 제 1 제어 수단은 셀프 리프레쉬 동작일 때 인에이블되는 셀프 리프레쉬 신호를 더 입력받아서, 상기 비교 제어 신호와 상기 셀프 리프레쉬 신호 중 최소한 하나가 인에이블될 때 인에이블 상태의 상기 제 1 인에이블 신호를 출력함이 바람직하다.
상기 구성에서, 상기 제 2 제어 수단은 상기 비교 제어 신호와 상기 제 1 인에이블 신호 중 최소한 하나가 인에이블될 때 인에이블 상태의 상기 제 2 인에이블 신호를 출력함이 바람직하다.
상기 구성에서, 상기 출력부는 상기 제 1 주기 비교 신호가 인에이블될 때 인에이블된 온도 감지 신호를 출력하여 기준 온도 이상임을 알 수 있고, 상기 제 2 주기 비교 신호가 인에이블될 때 디스에이블된 온도 감지 신호를 출력하여 기준 온 도 이하임을 알 수 있음이 바람직하다.
상기 구성에서, 상기 출력부는, 상기 파워 업 신호가 인에이블될 때, 입력측 노드의 전위를 접지 레벨로 하강시키는 제 1 풀 다운 수단; 상기 제 1 주기 비교 신호가 인에이블될 때, 상기 입력측 노드의 전위를 전원 레벨로 상승시키는 풀 업 수단; 상기 제 2 주기 비교 신호가 인에이블될 때, 상기 입력측 노드의 전위를 접지 레벨로 하강시키는 제 2 풀 다운 수단; 상기 입력측 노드의 전위를 래치하는 래치 수단; 및 상기 래치 수단에서 출력된 신호를 반전하여서 상기 온도 감지 신호로 출력하는 인버터 수단;을 포함함이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로의 블럭도로서, 리프레쉬 동작일 때 현재의 온도가 기준 온도(예컨데 85도) 이상인지 이하인지를 감지하기 위한 온도 감지 회로의 블럭도이다.
도시된 바와 같이, 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로는 펄스 발생부(100), 주기 비교부(200), 발진 제어부(300), 온도 보상 리프레쉬 주기 발진부(400), 모드 레지스터 주기 발진부(500), 및 출력부(600)를 포함한다.
펄스 발생부(100)는 클럭 인에이블 신호(CKE)가 디스에이블, 즉, 로우 상태일 때, 일정 시간마다 펄스 신호(HTO)를 출력한다.
주기 비교부(200)는 반도체 메모리 장치의 내부 소자를 초기화시키기 위한 파워 업 신호(PWR_UP)에 의해 초기화된 이후에 펄스 신호(HTO)를 입력받아서 비교 제어 신호(COMP_CTRL)를 생성한 후, 비교 제어 신호(COMP_CTRL)가 인에이블 상태일 때 온도 보상 리프레쉬 주기 신호(ATCSR)와 모드 레지스터 주기 신호(EMRS)의 주기를 비교하여서 주기 비교 신호(PRCOM1,PRCOM2)로 출력한다.
발진 제어부(300)는 비교 제어 신호(COMP_CTRL)를 입력받아서 온도 보상 리프레쉬 주기 발진부(400)를 동작시키기 위한 발진 인에이블 신호(OSC_EN1)와 모드 레지스터 주기 발진부(500)를 동작시키기 위한 발진 인에이블 신호(OSC_EN2)를 출력한다.
온도 보상 리프레쉬 주기 발진부(400)는 발진 인에이블 신호(OSC_EN1)가 인에이블될 때에 동작하여서, 온도가 변할 때 주기가 변하는 온도 보상 리프레쉬 주기 신호(ATCSR)를 출력한다.
모드 레지스터 주기 발진부(500)는 발진 인에이블 신호(OSC_EN2)가 인에이블될 때에 동작하여서, 온도가 변해도 주기가 일정한 모드 레지스터 주기 신호(EMRS)를 출력한다.
출력부(600)는 파워 업 신호(PWR_UP)에 의해 초기화된 이후에 주기 비교 신호(PRCOM1,PRCOM2)를 입력받아서, 현재의 온도가 기준 온도 이상인지 이하인지 알 수 있는 온도 감지 신호(TEMS)로 출력한다.
이와 같은 구성으로 이루어진 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로는 주기 비교부(200)를 통하여 온도 보상 리프레쉬 신호(ATCSR)와 모드 레지스터 신호(EMRS)의 첫 번째 주기를 서로 비교한 후, 비교된 값에 의해 현재의 온도가 기준 온도 이상인지 이하인지 알 수 있는 온도 감지 신호(TEMS)를 출력한다.
여기서, 주기 비교부(200)는 도 2a 및 도 2b로 구성될 수 있다. 즉, 도 2a에 도시된 바와 같이, 주기 비교부(200)는 펄스 신호(HTO), 파워 업 신호(PWR_UP), 온도 보상 리프레쉬 주기 신호(ATCSR), 및 모드 레지스터 주기 신호(EMRS)를 입력받아서 비교 제어 신호(COMP_CTRL)를 생성하며, 비교 제어 신호(COMP_CTRL)가 인에이블될 때 주기 비교 신호(PRCOM1)를 출력하는 주기 비교 신호 발생부(210)를 포함한다.
또한, 도 2b에 도시된 바와 같이, 주기 비교부(200)는 펄스 신호(HTO), 파워 업 신호(PWR_UP), 온도 보상 리프레쉬 주기 신호(ATCSR), 및 모드 레지스터 주기 신호(EMRS)를 입력받아서 비교 제어 신호(COMP_CTRL)가 인에이블될 때 주기 비교 신호(PRCOM2)로 출력하는 주기 비교 신호 발생부(220)를 포함한다.
이와 같이, 주기 비교부(200)는 주기 비교 신호 발생부(210,220)를 통하여 비교 제어 신호(COMP_CTRL)가 인에이블될 때 주기 비교 신호(PRCOM1,PRCOM2)를 출력하며, 온도 보상 리프레쉬 주기 신호(ATCSR)의 첫 번째 주기와 레지스터 주기 신호(EMRS)의 첫 번째 주기의 길이 차이에 따라 각각 다른 전위 레벨의 주기 비교 신호(PRCOM1,PRCOM2)를 출력한다.
이러한 주기 비교 신호 발생부(210,220)의 동작을 온도 보상 리프레쉬 주기 신호(ATCSR)의 첫 번째 주기가 모드 레지스터 주기 신호(EMRS)의 첫 번째 주기보다 짧을 때와 길 때로 나누어 상세히 살펴보기로 한다.
우선, 온도 보상 리프레쉬 주기 신호(ATCSR)의 첫 번째 주기가 모드 레지스터 주기 신호(EMRS)의 첫 번째 주기보다 짧을 때, 주기 비교 신호 발생부(210)의 동작을 살펴보면 아래와 같다.
주기 비교 신호 발생부(210)는 파워 업 신호(PWR_UP)가 인에이블될 때에 초기화된다. 다시 말해, NMOS 트랜지스터(N1)는 인에이블된 파워 업 신호(PWR_UP)를 입력받아서 입력측 노드(ND1)의 전위를 접지 레벨로 하강시킨다.
이어서, 주기 비교 신호 발생부(210)는 파워 업 신호(PWR_UP)가 디스에이블되고 펄스 신호(HTO)가 인에이블될 때, PMOS 트랜지스터(P1)를 통하여 입력측 노드(ND1)의 전위를 전원 레벨로 상승시킨다.
이어서, 주기 비교 신호 발생부(210)는 래치(LAT1)를 통하여 입력측 노드(ND1)의 전위를 래치한 후, 인버터(IV2)를 통하여 인에이블된 비교 제어 신호(COMP_CTRL)를 출력한다.
이때, 주기 비교 신호 발생부(210)는 비교 제어 신호(COMP_CTRL)가 인에이블되고, 온도 보상 리프레쉬 주기 신호(ATCSR)의 주기가 모드 레지스터 주기 신호(EMRS)의 주기보다 짧으므로, 인에이블된 온도 보상 리프레쉬 주기 신호(ATCSR)와 디스에이블된 모드 레지스터 주기 신호(EMRS)를 입력받는다.
이어서, 주기 비교 신호 발생부(210)는 인버터(IV3~IV5)를 통하여 인에이블된 온도 보상 리프레쉬 주기 신호(ATCSR)를 반전한 후, 낸드 게이트(NA1)를 통하여 낸드 조합된 신호와 인버터(IV6,IV7)를 통하여 지연된 발진 진입 신호(OSC_ON1)를 낸드 게이트(NA2)로 전달한다.
이어서, 주기 비교 신호 발생부(210)는 낸드 게이트(NA2)를 통하여 낸드 게이트(NA1)의 출력 신호와 인버터(IV7)의 출력 신호를 낸드 조합하여 인에이블된 주 기 비교 신호(PRCOM1)를 출력한다.
다음, 온도 보상 리프레쉬 주기 신호(ATCSR)의 첫 번째 주기가 모드 레지스터 주기 신호(EMRS)의 첫 번째 주기보다 짧을 때, 주기 비교 신호 발생부(220)의 동작을 살펴보면 아래와 같다.
이하 설명에서는 도 2a 및 도 2b에서 알 수 있듯이, 주기 비교 신호 발생부(220)는 온도 보상 리프레쉬 주기 신호(ATCSR)가 NMOS 트랜지스터(N4)로 인가되고 모드 레지스터 주기 신호(EMRS)가 인버터(IV9)로 인가되는 것을 제외하고, 주기 비교 신호 발생부(210)와 동일한 구성으로 이루어져 있으므로, 설명의 편의상 자세한 설명은 생략하기로 한다.
주기 비교 신호 발생부(220)는 파워 업 신호(PWR_UP)가 인에이블될 때에 초기화된 후, 파워 업 신호(PWR_UP)가 디스에이블되고 펄스 신호(HTO)가 인에이블될 때에 입력측 노드(ND2)의 전위를 전원 레벨로 상승시킨다.
이때, 발진 진입 신호(OSC_ON1)가 인에이블되지 않은 상태이므로, 래치(LAT2)는 입력측 노드(ND2)의 전위를 입력받아서 래치한다.
이후, 주기 비교 신호 발생부(220)는 모드 레지스터 주기 신호(EMRS)가 디스에이블된 상태이므로, 낸드 게이트(NA4)를 통하여 디스에이블된 주기 비교 신호(PRCOM2)를 출력한다.
다음, 주기 비교 신호 발생부(210,220)는 온도 보상 리프레쉬 주기 신호(ATCSR)의 첫 번째 주기가 모드 레지스터 신호(EMRS)의 첫 번째 주기보다 길 때, 디스에이블된 온도 보상 리프레쉬 주기 신호(ATCSR)와 인에이블된 모드 레지스터 주기 신호(EMRS)를 입력받는다.
따라서, 주기 비교 신호 발생부(210)는 디스에이블된 주기 비교 신호(PRCOM1)를 출력하고, 주기 비교 신호 발생부(220)는 인에이블된 주기 비교 신호(PRCOM2)를 출력한다.
이상에서 살펴본 바와 같이, 주기 비교 신호 발생부(210)는 비교 제어 신호(COMP_CTRL)를 인에이블시킨 후, 온도 보상 리프레쉬 주기 신호(ATCSR)의 주기가 모드 레지스터 주기 신호(EMRS)의 주기보다 짧을 때 주기 비교 신호(PRCOM1)를 인에이블시키고, 온도 보상 리프레쉬 주기 신호(ATCSR)의 주기가 모드 레지스터 주기 신호(EMRS)의 주기보다 길 때 주기 비교 신호(PRCOM1)를 디스에이블시킨다.
또한, 주기 비교 신호 발생부(220)는 온도 보상 리프레쉬 주기 신호(ATCSR)의 주기가 모드 레지스터 주기 신호(EMRS)의 주기보다 짧을 때 주기 비교 신호(PRCOM2)를 디스에이블시키고, 온도 보상 리프레쉬 주기 신호(ATCSR)의 주기가 모드 레지스터 주기 신호(EMRS)의 주기보다 길 때 주기 비교 신호(PRCOM2)를 인에이블시킨다.
이때, 주기 비교 신호 발생부(210)는 비교 제어 신호(COMP_CTRL)를 발진 제어부(300)에 포함된 온도 보상 리프레쉬 주기 발진 제어부(310)와 모드 리프레쉬 주기 발진 제어부(320)로 제공하며, 온도 보상 리프레쉬 주기 발진 제어부(310)와 모드 리프레쉬 주기 발진 제어부(320)는 비교 제어 신호(COMP_CTRL)가 인에이블될 때에 발진 인에이블 신호(OSC_EN1)와 발진 인에이블 신호(OSC_EN2)를 각각 출력한다.
이러한 발진 제어부(300)의 동작을 도 3a 및 도 3b를 참조하여 상세히 살펴보면, 온도 보상 리프레쉬 주기 발진 제어부(310)는 셀프 리프레쉬 신호(SREF)와 비교 제어 신호(COMP_CTRL) 중 최소한 하나가 인에이블될 때 인에이블된 발진 인에이블 신호(OSC_EN1)를 출력하고, 모드 리프레쉬 주기 발진 제어부(320)는 셀프 리프레쉬 신호(SREF), 비교 제어 신호(COMP_CTRL), 및 발진 인에이블 신호(OSC_EN1) 중 최소한 하나가 디스에이블될 때 인에이블된 발진 인에이블 신호(OSC_EN2)를 출력한다.
즉, 도 3a에 도시된 바와 같이, 온도 보상 리프레쉬 주기 발진 제어부(310)는 셀프 리프레쉬 신호(SREF)와 비교 제어 신호(COMP_CTRL) 중 최소한 하나가 인에이블될 때, 인버터(IV14,IV15)를 통하여 셀프 리프레쉬 신호(SREF)와 비교 제어 신호(COMP_CTRL)를 각각 반전시킨 후, 낸드 게이트(NA5)를 통하여 인버터(IV14,IV15)에서 출력된 신호를 낸드 조합하여 인에이블된 발진 인에이블 신호(OSC_EN1)를 출력한다.
그리고, 도 3b에 도시된 바와 같이, 모드 리프레쉬 주기 발진 제어부(320)는 셀프 리프레쉬 신호(SREF), 비교 제어 신호(COMP_CTRL), 및 발진 인에이블 신호(OSC_EN1) 중 최소한 하나가 디스에이블될 때 , 노아 게이트(NR1)를 통하여 셀프 리프레쉬 신호(SREF)와 발진 인에이블 신호(OSC_EN1)를 노아 조합한 후, 노아 게이트(NR2)를 통하여 비교 제어 신호(COMP_CTRL)와 노아 게이트(NR1)에서 출력된 신호를 노아 조합하여 인에이블된 발진 인에이블 신호(OSC_EN2)를 출력한다.
따라서, 발진 제어부(300)는 셀프 리프레쉬 동작일 때와, 주기 비교를 위해 비교 제어 신호(COMP_CTRL)가 인에이블 상태일 때만 발진 인에이블 신호(OSC_EN1)와 발진 인에이블 신호(OSC_EN2)를 출력하고, 이에 따라, 온도 보상 리프레쉬 주기 발진부(400)와 모드 레지스터 주기 발진부(500)가 각각 동작하기 시작한다.
여기서, 도 3a 및 도 3b에 입력되는 셀프 리프레쉬 신호(SREF)는 일 예로 나타낸 것이며, 셀프 리프레쉬 외에 다른 동작에 관련된 신호, 예를 들어, 오토 리프레쉬 신호 등이 입력될 수도 있다.
도 4는 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로에 구비된 출력부(600)의 회로도이다.
도시된 바와 같이, 출력부(600)는 파워 업 신호(PWR_UP)에 의해 초기화된 이후에 주기 비교 신호 발생부(210,220)에서 출력된 주기 비교 신호(PRCOM1,PRCOM2)를 입력받아서, 온도 감지 신호(TEMS)로 출력한다.
이러한 출력부(600)의 동작을 상세히 살펴보면, 출력부(600)는 파워 업 신호(PWR_UP)가 인에이블될 때에 초기화된다. 즉, NMOS 트랜지스터(N5)는 인에이블된 파워 업 신호(PWR_UP)를 입력받아서, 입력측 노드(ND3)의 전위를 접지 레벨로 하강시킨다.
그리고, 출력부(600)는 파워 업 신호(PWR_UP)와 주기 비교 신호(PRCOM2)가 디스에이블되고 주기 비교 신호(PRCOM1)가 인에이블될 때, 입력측 노드(ND3)의 전위를 전원 레벨로 상승시킨다. 따라서, 출력부(600)는 래치(LAT3)를 통하여 노드(ND3)의 전위를 래치한 후, 인버터(IV19)를 통하여 래치(LAT3)에서 출력된 신호를 반전하여서 인에이블된 온도 감지 신호(TEMS)를 출력한다.
또한, 출력부(600)는 파워 업 신호(PWR_UP)와 주기 비교 신호(PRCOM1)가 디스에이블되고 주기 비교 신호(PRCOM2)가 인에이블될 때, 인버터(IV16)에 의해 반전된 신호가 NMOS 트랜지스터(N6)를 턴 온시키므로, 입력측 노드(ND3)의 전위를 접지 레벨로 하강시킨다. 따라서, 출력부(600)는 디스에이블된 온도 감지 신호(TEMS)를 출력한다.
이와 같이, 출력부(600)는 주기 비교 신호(PRCOM2)가 디스에이블되고 주기 비교 신호(PRCOM1)가 인에이블될 때에 인에이블된 온도 감지 신호(TEMS)를 출력하고, 주기 비교 신호(PRCOM1)가 디스에이블되고 주기 비교 신호(PRCOM2)가 인에이블될 때에 디스에이블된 온도 감지 신호(TEMS)를 출력한다.
따라서, 출력부(600)에서 출력된 온도 감지 신호(TEMS)가 인에이블 상태인 경우, 현재 온도가 기준 온도보다 높다는 것을 알 수 있고, 출력부(600)에서 출력된 온도 감지 신호(TEMS)가 디스에이블 상태인 경우, 현재 온도가 기준 온도보다 낮다는 것을 알 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로는 온도가 상승할 때 주기가 감소하는 온도 보상 리프레쉬 주기 신호(ATCSR)와 온도가 변해도 주기가 일정한 모드 레지스터 주기 신호(EMRS)의 주기를 비교하여 온도 감지 신호(TEMS)를 출력한다.
그리고, 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로는 출력된 온도 감지 신호(TEMS)가 인에이블 상태인 경우, 현재 온도가 기준 온도보다 높다는 것을 알 수 있고, 출력된 온도 감지 신호(TEMS)가 디스에이블 상태인 경우, 현재 온도가 기준 온도보다 낮다는 것을 알 수 있다.
따라서, 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로는 메모리 장치의 리프레쉬 주기를 감소시켜서 정상적인 리프레쉬 동작을 수행할 필요가 있을 경우, 인에이블된 온도 감지 신호(TEMS)를 출력하여서 현재 온도가 기준 온도보다 높다는 것을 알 수 있는 효과가 있다.
본 발명에 상기한 바와 같은 구성에 따라, 반도체 메모리 장치의 온도 감지 회로에서, 온도가 상승할 때 주기가 감소하는 온도 보상 리프레쉬 주기 신호(ATCSR)와 온도가 변해도 주기가 일정한 모드 레지스터 주기 신호(EMRS)의 주기를 비교하여 현재 온도와 기준 온도의 차이를 알 수 있는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (10)

  1. 클럭 인에이블 신호가 인에이블될 때 동작하여서, 일정 시간마다 펄스 신호를 출력하는 펄스 발생부;
    반도체 메모리 장치의 내부 소자를 초기화시키기 위한 파워 업 신호에 의해 초기화된 이후에 상기 펄스 신호를 입력받아서 비교 제어 신호를 생성한 후, 상기 비교 제어 신호가 인에이블 상태일 때 온도가 변할 때 주기가 변하는 제 1 신호와 온도가 변할 때 주기가 일정하게 유지되는 제 2 신호의 주기를 비교하여서 제 1 및 제 2 주기 비교 신호로 출력하는 비교 제어 수단;
    상기 비교 제어 신호가 인에이블될 때 상기 제 1 및 제 2 신호를 출력하는 발진 수단; 및
    상기 파워 업 신호에 의해 초기화된 이후에 상기 제 1 및 제 2 주기 비교 신호를 입력받아서 현재 온도와 기준 온도를 비교하기 위한 온도 감지 신호로 출력하는 출력부;를 포함함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  2. 제 1 항에 있어서,
    상기 비교 제어 수단은,
    상기 파워 업 신호가 인에이블될 때 초기화된 이후에 상기 펄스 신호, 상기 제 1 신호, 및 상기 제 2 신호를 입력받아서 상기 비교 제어 신호를 생성한 후, 상기 비교 제어 신호가 인에이블된 상태에서 상기 제 1 신호의 주기가 상기 제 2 신 호의 주기보다 짧을 때 인에이블된 상기 제 1 주기 비교 신호로 출력하는 제 1 주기 비교 신호 발생부;
    상기 파워 업 신호가 인에이블될 때 초기화된 이후에 상기 펄스 신호, 상기 제 1 신호, 및 상기 제 2 신호를 입력받으며, 상기 비교 제어 신호가 인에이블된 상태에서 상기 제 2 신호의 주기가 상기 제 1 신호의 주기보다 짧을 때 인에이블된 상기 제 2 주기 비교 신호로 출력하는 제 2 주기 비교 신호 발생부; 및
    상기 비교 제어 신호를 입력받아서 상기 발진 수단을 제어하기 위한 제 1 및 제 2 인에이블 신호를 출력하는 제어부;를 포함함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  3. 제 2 항에 있어서,
    상기 제 1 주기 비교 신호 발생부는,
    상기 파워 업 신호가 인에이블될 때, 입력측 노드의 전위를 접지 레벨로 하강시키는 제 1 풀 다운 수단;
    상기 펄스 신호가 디스에이블될 때, 상기 입력측 노드의 전위를 전원 레벨로 상승시키는 풀 업 수단;
    상기 제 2 신호가 인에이블될 때, 상기 입력측 노드의 전위를 접지 레벨로 하강시키는 제 2 풀 다운 수단;
    상기 입력측 노드의 전위를 래치한 후 반전하여서 상기 비교 제어 신호로 출력하는 래치 수단;
    상기 제 1 신호를 반전하는 인버터 수단;
    상기 제 1 발진 진입 신호와 상기 인버터에서 출력된 신호를 낸드 조합하는 제 1 조합 수단;
    상기 제 1 발진 진입 신호를 지연 출력하는 지연 수단; 및
    상기 지연 수단에서 출력된 신호와 상기 제 1 조합 수단에서 출력된 신호를 낸드 조합하여서 상기 제 1 주기 비교 신호로 출력하는 제 2 조합 수단;을 포함함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  4. 제 2 항에 있어서,
    상기 제 2 주기 비교 신호 발생부는,
    상기 파워 업 신호가 인에이블될 때, 입력측 노드의 전위를 접지 레벨로 하강시키는 제 1 풀 다운 수단;
    상기 펄스 신호가 디스에이블될 때, 상기 입력측 노드의 전위를 전원 레벨로 상승시키는 풀 업 수단;
    상기 제 1 신호가 인에이블될 때, 상기 입력측 노드의 전위를 접지 레벨로 하강시키는 제 2 풀 다운 수단;
    상기 입력측 노드의 전위를 래치한 후 반전하는 래치 수단;
    상기 제 2 신호를 반전하는 인버터 수단;
    상기 래치 수단에서 출력된 신호와 상기 인버터에서 출력된 신호를 낸드 조합하는 제 1 조합 수단;
    상기 래치 수단에서 출력된 신호를 지연 출력하는 지연 수단; 및
    상기 지연 수단에서 출력된 신호와 상기 제 1 조합 수단에서 출력된 신호를 낸드 조합하여서 상기 제 2 주기 비교 신호로 출력하는 제 2 조합 수단;을 포함함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  5. 제 2 항에 있어서,
    상기 제어부는,
    상기 비교 제어 신호를 입력받아서 상기 발진 수단의 제 1 신호를 제어하기 위한 제 1 인에이블 신호를 출력하는 제 1 제어 수단; 및
    상기 비교 제어 신호와 상기 제 1 인에이블 신호를 입력받아서 상기 발진 수단의 제 2 신호를 제어하기 위한 제 2 인에이블 신호를 출력하는 제 2 제어 수단;을 포함함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  6. 제 5 항에 있어서,
    상기 제 1 제어 수단은 상기 비교 제어 신호가 인에이블될 때 인에이블 상태의 상기 제 1 인에이블 신호를 출력함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  7. 제 6 항에 있어서,
    상기 제 1 제어 수단은 셀프 리프레쉬 동작일 때 인에이블되는 셀프 리프레 쉬 신호를 더 입력받아서, 상기 비교 제어 신호와 상기 셀프 리프레쉬 신호 중 최소한 하나가 인에이블될 때 인에이블 상태의 상기 제 1 인에이블 신호를 출력함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  8. 제 5 항에 있어서,
    상기 제 2 제어 수단은 상기 비교 제어 신호와 상기 제 1 인에이블 신호 중 최소한 하나가 인에이블될 때 인에이블 상태의 상기 제 2 인에이블 신호를 출력함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  9. 제 1 항에 있어서,
    상기 출력부는 상기 제 1 주기 비교 신호가 인에이블될 때 인에이블된 온도 감지 신호를 출력하여 기준 온도 이상임을 알 수 있고, 상기 제 2 주기 비교 신호가 인에이블될 때 디스에이블된 온도 감지 신호를 출력하여 기준 온도 이하임을 알 수 있음을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  10. 제 9 항에 있어서,
    상기 출력부는,
    상기 파워 업 신호가 인에이블될 때, 입력측 노드의 전위를 접지 레벨로 하강시키는 제 1 풀 다운 수단;
    상기 제 1 주기 비교 신호가 인에이블될 때, 상기 입력측 노드의 전위를 전 원 레벨로 상승시키는 풀 업 수단;
    상기 제 2 주기 비교 신호가 인에이블될 때, 상기 입력측 노드의 전위를 접지 레벨로 하강시키는 제 2 풀 다운 수단;
    상기 입력측 노드의 전위를 래치하는 래치 수단; 및
    상기 래치 수단에서 출력된 신호를 반전하여서 상기 온도 감지 신호로 출력하는 인버터 수단;을 포함함을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
KR1020060009449A 2006-01-31 2006-01-31 반도체 메모리 장치의 온도 감지 회로 KR100701706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009449A KR100701706B1 (ko) 2006-01-31 2006-01-31 반도체 메모리 장치의 온도 감지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009449A KR100701706B1 (ko) 2006-01-31 2006-01-31 반도체 메모리 장치의 온도 감지 회로

Publications (1)

Publication Number Publication Date
KR100701706B1 true KR100701706B1 (ko) 2007-03-29

Family

ID=41565280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009449A KR100701706B1 (ko) 2006-01-31 2006-01-31 반도체 메모리 장치의 온도 감지 회로

Country Status (1)

Country Link
KR (1) KR100701706B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861374B1 (ko) 2007-06-27 2008-10-02 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
US8322922B2 (en) 2008-11-05 2012-12-04 Samsung Electronics Co., Ltd. Method of outputting temperature data in semiconductor device and temperature data output circuit therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004275A (ko) * 1993-07-14 1995-02-17 김광호 반도체 메모리장치의 셀프리프레시 주기조절회로
US5898343A (en) 1996-04-18 1999-04-27 Micron Technology, Inc. Voltage and temperature compensated ring oscillator for a memory device
JP2000163955A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd リフレッシュタイマー及びそのリフレッシュ周期の調整方法
KR20040019151A (ko) * 2002-08-26 2004-03-05 주식회사 하이닉스반도체 온도보상 셀프 리프레쉬 기본주기 발생회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004275A (ko) * 1993-07-14 1995-02-17 김광호 반도체 메모리장치의 셀프리프레시 주기조절회로
US5898343A (en) 1996-04-18 1999-04-27 Micron Technology, Inc. Voltage and temperature compensated ring oscillator for a memory device
JP2000163955A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd リフレッシュタイマー及びそのリフレッシュ周期の調整方法
KR20040019151A (ko) * 2002-08-26 2004-03-05 주식회사 하이닉스반도체 온도보상 셀프 리프레쉬 기본주기 발생회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861374B1 (ko) 2007-06-27 2008-10-02 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
US8322922B2 (en) 2008-11-05 2012-12-04 Samsung Electronics Co., Ltd. Method of outputting temperature data in semiconductor device and temperature data output circuit therefor

Similar Documents

Publication Publication Date Title
KR100813527B1 (ko) 반도체 메모리의 내부 전압 발생 장치
US6597614B2 (en) Self refresh circuit for semiconductor memory device
US6912169B2 (en) Synchronous semiconductor memory device
US7515495B2 (en) Active cycle control circuit and method for semiconductor memory apparatus
US7486583B2 (en) Self-refresh period measurement circuit of semiconductor device
JP2006004557A (ja) 半導体記憶装置及びリフレッシュ周期制御方法
US8299846B2 (en) Internal voltage generating circuit of semiconductor device
KR100649973B1 (ko) 내부 전압 발생 장치
KR100615413B1 (ko) 반도체 메모리
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
KR100626915B1 (ko) 온도 보상 셀프 리프레쉬 주기 제어 장치
KR100701706B1 (ko) 반도체 메모리 장치의 온도 감지 회로
JP4511898B2 (ja) 半導体メモリ素子
US10276257B2 (en) Semiconductor device and system relating to the reduction of test time in a ring oscillator burn-in test
KR100623601B1 (ko) 반도체 메모리 장치
US7447097B2 (en) TRAS adjusting circuit for self-refresh mode in a semiconductor device
KR100695512B1 (ko) 반도체 메모리 장치
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR100437607B1 (ko) 반도체 메모리 장치의 리프레쉬 발생회로
KR20140081349A (ko) 리프레쉬 주기 테스트 장치
KR100557572B1 (ko) 전력소모를 방지한 데이터 리프레쉬 입력장치
KR101190674B1 (ko) 반도체 메모리 장치의 주기 조절 회로
KR20160138616A (ko) 셀프 리프레쉬 장치
US9583172B1 (en) Self-refresh control device
KR19990080938A (ko) 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee