CN116759321A - 一种半导体芯片焊盘及其制作方法、芯片封装方法 - Google Patents
一种半导体芯片焊盘及其制作方法、芯片封装方法 Download PDFInfo
- Publication number
- CN116759321A CN116759321A CN202311053433.9A CN202311053433A CN116759321A CN 116759321 A CN116759321 A CN 116759321A CN 202311053433 A CN202311053433 A CN 202311053433A CN 116759321 A CN116759321 A CN 116759321A
- Authority
- CN
- China
- Prior art keywords
- groove
- bonding pad
- bump
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 57
- 238000001039 wet etching Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002513 implantation Methods 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 230000008602 contraction Effects 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000006355 external stress Effects 0.000 abstract description 12
- 230000035882 stress Effects 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000005728 strengthening Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 230000036642 wellbeing Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本申请涉及半导体芯片技术领域，具体提供了一种半导体芯片焊盘及其制作方法、芯片封装方法，该半导体芯片焊盘制作方法包括以下步骤：S11、在半导体芯片的焊盘上形成图形化掩膜；S12、基于湿法刻蚀工艺和图形化掩膜对焊盘进行刻蚀，以在焊盘上形成凹槽，凹槽的开口的面积小于凹槽内的最大横截面积；S13、基于植球工艺填充凹槽，以形成覆盖凹槽的凸点；该半导体芯片焊盘制作方法能够有效地解决由于现有技术仅在芯片的焊盘表面形成凸点而导致在芯片长时间使用或受到外部应力后焊盘与凸点的粘附性下降的问题，从而有效地解决由于焊盘与凸点的粘附性下降而导致凸点稳定性差、电气接触不良、芯片由封装基板上脱落、芯片失效等可靠性问题。
Description
技术领域
本申请涉及半导体芯片技术领域，具体而言，涉及一种半导体芯片焊盘及其制作方法、芯片封装方法。
背景技术
在半导体芯片封装技术领域中，封装工艺有球形触点（BGA）工艺、倒装芯片(Flip-chip)工艺和双列直插式封装（DIP）工艺等工艺。由于倒装芯片工艺具有优秀的电热学性能和封装尺寸减小等优势，因此倒装芯片工艺逐渐成为半导体芯片封装技术领域的主流封装工艺之一。
倒装芯片工艺的工艺流程为：先基于植球工艺在芯片（图2中的c）的焊盘（pad，图1和图2中的b）上形成凸点（图1和图2中的a），再将芯片翻转过来和使芯片与封装基板（图1和图2中的d）焊合。由于现有的倒装芯片工艺仅在芯片焊盘表面形成凸点，而焊盘与凸点的粘附性会随着芯片的使用时间增大而逐渐下降，因此现有的倒装芯片工艺存在由于在芯片长期使用或受到外部应力后焊盘与凸点的粘附性下降而导致凸点稳定性差、电气接触不良、芯片由封装基板上脱落、芯片失效等可靠性问题。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种半导体芯片焊盘及其制作方法、芯片封装方法，能够有效地解决由于现有技术仅在芯片的焊盘表面形成凸点而导致在芯片长时间使用或受到外部应力后焊盘与凸点的粘附性下降的问题，从而有效地解决由于焊盘与凸点的粘附性下降而导致凸点稳定性差、电气接触不良、芯片由封装基板上脱落、芯片失效等可靠性问题。
第一方面，本申请提供了一种半导体芯片焊盘制作方法，其包括以下步骤：
S11、在半导体芯片的焊盘上形成图形化掩膜；
S12、基于湿法刻蚀工艺和图形化掩膜对焊盘进行刻蚀，以在焊盘上形成凹槽，凹槽的开口的面积小于凹槽内的最大横截面积；
S13、基于植球工艺填充凹槽，以形成覆盖凹槽的凸点。
本申请提供的一种半导体芯片焊盘制作方法，先在半导体芯片的焊盘上形成图形化掩膜，再基于湿法刻蚀工艺和图形化掩膜在焊盘上形成凹槽，最后基于植球工艺形成覆盖凹槽的凸点，在凸点受到水平方向的应力时，由于凸点覆盖凹槽，即凸点与凹槽的侧壁相互抵触，凹槽的侧壁能够抵抗该水平方向的应力，因此该凹槽能够阻挡凸点横向移动，而在凸点受到竖直方向的应力时，由于凹槽的开口面积小于凹槽内的最大横截面积，凹槽的底部和开口能够抵抗该竖直方向的应力，且凹槽的开口能够阻挡凸点脱落，因此该凹槽能够阻挡凸点纵向移动，即该制作方法通过在焊盘上形成开口面积小于内部最大横截面积的凹槽和使凸点覆盖凹槽能够防止凸点沿横向或纵向移动，即使芯片长期使用或受到外部应力，该制作方法也不会发生凸点脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘表面形成凸点而导致在芯片长时间使用或受到外部应力后焊盘与凸点的粘附性下降的问题，进而有效地解决由于焊盘与凸点的粘附性下降而导致凸点稳定性差、电气接触不良、芯片由封装基板上脱落、芯片失效等可靠性问题。
可选地，图形化掩膜为图形化的光刻胶掩膜，步骤S12和步骤S13之间还包括步骤：
S14、去除图形化掩膜。
可选地，凸点的覆盖焊盘表面的面积大于凹槽的开口的面积。
由于该技术方案的凸点的覆盖面积大于凹槽的开口的面积，因此该技术方案相当于在焊盘上形成内外扣紧夹持的凸点，从而在后续的封装过程中，有效地增大凸点与封装基板的接触面积，进而有效地提高凸点与封装基板的粘附性。
可选地，图形化掩膜为硬质掩膜遮挡层，刻蚀剂对硬质掩膜遮挡层的刻蚀速率小于刻蚀剂对焊盘的刻蚀速率。
在凸点受到水平方向的应力时，由于凸点覆盖硬质掩膜遮挡层的通孔，即凸点与通孔的侧壁相互抵触，通孔的侧壁能够抵抗该水平方向的应力，因此图形化掩膜上的通孔能够阻挡凸点横向移动，即该技术方案的硬质掩膜遮挡层相当于凹槽的加强结构，从而进一步地防止在芯片长期使用或受到外部应力后发生凸点脱落的情况。
可选地，硬质掩膜遮挡层的材质为介质材料或金属材料。
可选地，焊盘的材质为铝铜合金，硬质掩膜遮挡层的材质为钨，对焊盘进行刻蚀时使用的刻蚀剂为浓度小于55%的硫酸溶液。
第二方面，本申请还提供了一种芯片封装方法，其包括以下步骤：
S21、在半导体芯片的焊盘上形成图形化掩膜；
S22、基于湿法刻蚀工艺和图形化掩膜对焊盘进行刻蚀，以在焊盘上形成凹槽，凹槽的开口的面积小于凹槽内的最大横截面积；
S23、基于植球工艺填充凹槽，以形成覆盖凹槽的凸点；
S24、基于倒装芯片工艺将包括覆盖凹槽的凸点的半导体芯片焊合在封装基板上。
本申请提供的一种芯片封装方法，先在半导体芯片的焊盘上形成图形化掩膜，再基于湿法刻蚀工艺和图形化掩膜在焊盘上形成凹槽，最后基于植球工艺形成覆盖凹槽的凸点和基于倒装芯片工艺将包括覆盖凹槽的凸点的半导体芯片焊合在封装基板上，在凸点受到水平方向的应力时，由于凸点覆盖凹槽，即凸点与凹槽的侧壁相互抵触，凹槽的侧壁能够抵抗该水平方向的应力，因此该凹槽能够阻挡凸点横向移动，而在凸点受到竖直方向的应力时，由于凹槽的开口面积小于凹槽内的最大横截面积，凹槽的底部和开口能够抵抗该竖直方向的应力，且凹槽的开口能够阻挡凸点脱落，因此该凹槽能够阻挡凸点纵向移动，即该封装方法通过在焊盘上形成开口面积小于内部最大横截面积的凹槽和使凸点覆盖凹槽能够防止凸点沿横向或纵向移动，即使芯片长期使用或受到外部应力，该封装方法也不会发生凸点脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘表面形成凸点而导致在芯片长时间使用或受到外部应力后焊盘与凸点的粘附性下降的问题，进而有效地解决由于焊盘与凸点的粘附性下降而导致凸点稳定性差、电气接触不良、芯片由封装基板上脱落、芯片失效等可靠性问题。
第三方面，本申请还提供了一种半导体芯片焊盘，半导体芯片焊盘包括凹槽和覆盖在凹槽上的凸点，凹槽的开口的面积小于凹槽内的最大横截面积，凸点的底部填充在凹槽内且覆盖凹槽。
本申请提供的一种半导体芯片焊盘，包括凹槽和覆盖在凹槽上的凸点，在凸点受到水平方向的应力时，由于凸点覆盖凹槽，即凸点与凹槽的侧壁相互抵触，凹槽的侧壁能够抵抗该水平方向的应力，因此该凹槽能够阻挡凸点横向移动，而在凸点受到竖直方向的应力时，由于凹槽的开口面积小于凹槽内的最大横截面积，凹槽的底部和开口能够抵抗该竖直方向的应力，且凹槽的开口能够阻挡凸点脱落，因此该凹槽能够阻挡凸点纵向移动，即该半导体芯片焊盘通过在焊盘上形成开口面积小于内部最大横截面积的凹槽和使凸点覆盖凹槽能够防止凸点沿横向或纵向移动，即使芯片长期使用或受到外部应力，该半导体芯片焊盘也不会发生凸点脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘表面形成凸点而导致在芯片长时间使用或受到外部应力后焊盘与凸点的粘附性下降的问题，进而有效地解决由于焊盘与凸点的粘附性下降而导致凸点稳定性差、电气接触不良、芯片由封装基板上脱落、芯片失效等可靠性问题。
可选地，半导体芯片焊盘表面覆盖有硬质掩膜遮挡层，硬质掩膜遮挡层具有露出凹槽的通孔，硬质掩膜遮挡层的通孔的面积小于凹槽的开口的面积。
在凸点受到水平方向的应力时，由于凸点覆盖通孔，即凸点与通孔的侧壁相互抵触，通孔的侧壁能够抵抗该水平方向的应力，因此图形化掩膜上的凹槽能够阻挡凸点横向移动，而在凸点受到竖直方向的应力，硬质掩膜遮挡层的通孔能抵抗竖直方向的应力，且由于硬质掩膜遮挡层的通孔的面积小于凹槽的开口的面积，即使凹槽的开口无法阻挡凸点脱落，该技术方案的硬质掩膜遮挡层也可以阻挡凸点脱落，因此该技术方案的硬质掩膜遮挡层相当于凹槽的加强结构，从而进一步地防止在芯片长期使用或受到外部应力后发生凸点脱落的情况。
可选地，凹槽包括沿凹槽开口到凹槽底部方向设置的扩张部和收缩部。
由上可知，本申请提供的一种半导体芯片焊盘及其制作方法、芯片封装方法，先在半导体芯片的焊盘上形成图形化掩膜，再基于湿法刻蚀工艺和图形化掩膜在焊盘上形成凹槽，最后基于植球工艺形成覆盖凹槽的凸点，在凸点受到水平方向的应力时，由于凸点覆盖凹槽，即凸点与凹槽的侧壁相互抵触，凹槽的侧壁能够抵抗该水平方向的应力，因此该凹槽能够阻挡凸点横向移动，而在凸点受到竖直方向的应力时，由于凹槽的开口面积小于凹槽内的最大横截面积，凹槽的底部和开口能够抵抗该竖直方向的应力，且凹槽的开口能够阻挡凸点脱落，因此该凹槽能够阻挡凸点纵向移动，即该制作方法通过在焊盘上形成开口面积小于内部最大横截面积的凹槽和使凸点覆盖凹槽能够防止凸点沿横向或纵向移动，即使芯片长期使用或受到外部应力，该制作方法也不会发生凸点脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘表面形成凸点而导致在芯片长时间使用或受到外部应力后焊盘与凸点的粘附性下降的问题，进而有效地解决由于焊盘与凸点的粘附性下降而导致凸点稳定性差、电气接触不良、芯片由封装基板上脱落、芯片失效等可靠性问题。
附图说明
图1为现有的焊盘和凸点的结构示意图。
图2为现有的倒装芯片工艺得到的封装结构的结构示意图。
图3为本申请实施例提供的一种半导体芯片焊盘制作方法的流程图。
图4为本申请实施例提供的在图形化掩膜为图形化的光刻胶掩膜时的半导体芯片焊盘制作方法的示意图。
图5为基于图4的半导体芯片焊盘制作方法得到的焊盘和凸点的俯视结构示意图。
图6为本申请实施例提供的在图形化掩膜为硬质掩膜遮挡层时的半导体芯片焊盘制作方法的示意图。
图7为本申请实施例提供的一种芯片封装方法的流程图。
图8为本申请实施例提供的在图形化掩膜为图形化的光刻胶掩膜时的芯片封装方法的示意图。
图9为本申请实施例提供的在图形化掩膜为硬质掩膜遮挡层时的芯片封装方法的示意图。
附图标记：1、焊盘；2、图形化掩膜；3、凹槽；4、凸点；5、半导体芯片；6、封装基板。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
第一方面，如图3-图6所示，本申请提供了一种半导体芯片焊盘制作方法，其包括以下步骤：
S11、在半导体芯片5的焊盘1上形成图形化掩膜2；
S12、基于湿法刻蚀工艺和图形化掩膜2对焊盘1进行刻蚀，以在焊盘1上形成凹槽3，凹槽3的开口的面积小于凹槽3内的最大横截面积；
S13、基于植球工艺填充凹槽3，以形成覆盖凹槽3的凸点4。
其中，步骤S11的图形化掩膜2为具有预设图案的掩膜，应当理解的是，由于步骤S12需要基于图形化掩膜2在焊盘1上形成凹槽3，因此步骤S11的图形化掩膜2为包括至少一个开孔的掩膜，即预设图案为开孔。步骤S11基于现有的掩膜制造工艺在半导体芯片5的焊盘1上形成图形化掩膜2（参考图4或图6中的A）。
步骤S12的湿法刻蚀工艺为利用刻蚀剂与被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的工艺，具体地，该实施例的被刻蚀物质为凹槽3所在的焊盘1（参考图4中的C或图6中的B）。现有的湿法刻蚀工艺可以分为有图形湿法刻蚀工艺和无图形湿法刻蚀工艺，由于图形化掩膜2在刻蚀时起到的作用为定义被刻蚀物质所在的区域，而有图形湿法刻蚀工艺为采用掩蔽层定义要刻蚀掉的表面材料区域，因此步骤S12属于有图形湿法刻蚀工艺。步骤S12基于湿法刻蚀工艺和图形化掩膜2对焊盘1进行刻蚀，以在焊盘1上形成凹槽3，具体地，凹槽3的开口的面积小于凹槽3内的最大横截面积，该凹槽3可以为棱台、球形和圆台形等横截面积发生改变的结构。应当理解的是，在湿法刻蚀工艺中，由于湿法刻蚀工艺具有各向同性特征，因此在刻蚀剂通过图形化掩膜2上的开孔与焊盘1接触时，刻蚀剂会沿各个方向对焊盘1进行刻蚀且各个方向的刻蚀速率相同，因此步骤S12在焊盘1上形成的凹槽3的开口的面积小于凹槽3内的最大横截面积。
步骤S13的植球工艺可以为现有的锡膏印刷植球工艺、激光植球工艺等能够在芯片焊盘1上形成凸点4的工艺，步骤S13基于植球工艺对焊盘1上的凹槽3进行填充，以形成覆盖该凹槽3的凸点4（参考图4中的D或图6中的C），具体地，该实施例的凸点4的材料为金属材料，该实施例的凸点4的材料优选为金、锡和铜中的任意一种或多种。应当理解的是，步骤S13执行完成后，凹槽3内充满金属，该实施例的凸点4为具有外露且完全覆盖凹槽3的开口的凸出部分。
该实施例的工作原理为：本申请提供的一种半导体芯片焊盘制作方法，先在半导体芯片5的焊盘1上形成图形化掩膜2，再基于湿法刻蚀工艺和图形化掩膜2在焊盘1上形成凹槽3，最后基于植球工艺形成覆盖凹槽3的凸点4，在凸点4受到水平方向的应力时，由于凸点4覆盖凹槽3，即凸点4与凹槽3的侧壁相互抵触，凹槽3的侧壁能够抵抗该水平方向的应力，因此该凹槽3能够阻挡凸点4横向移动，而在凸点4受到竖直方向的应力时，由于凹槽3的开口面积小于凹槽3内的最大横截面积，凹槽3的底部和开口能够抵抗该竖直方向的应力，且凹槽3的开口能够阻挡凸点4脱落，因此该凹槽3能够阻挡凸点4纵向移动，即该制作方法通过在焊盘1上形成开口面积小于内部最大横截面积的凹槽3和使凸点4覆盖凹槽3能够防止凸点4沿横向或纵向移动，即使芯片长期使用或受到外部应力，该制作方法也不会发生凸点4脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘1表面形成凸点4而导致在芯片长时间使用或受到外部应力后焊盘1与凸点4的粘附性下降的问题，进而有效地解决由于焊盘1与凸点4的粘附性下降而导致凸点4稳定性差、电气接触不良、芯片由封装基板6上脱落、芯片失效等可靠性问题。
在一些实施例中，图形化掩膜2为图形化的光刻胶掩膜，步骤S12和步骤S13之间还包括步骤：
S14、去除图形化掩膜2。
该实施例的图形化掩膜2为图形化的光刻胶掩膜，具体地，该实施例的图形化掩膜2的形成流程（即步骤S11）可以为:先在半导体芯片5的焊盘1上旋涂并烘干光刻胶，以在焊盘1上形成光刻胶层，再基于具有预设图案的掩膜板通过人工或利用现有的显影***对光刻胶层进行曝光和显影，以形成图形化掩膜2。具体地，该实施例的步骤S12需要根据焊盘1的材质配置对应的刻蚀剂，以焊盘1的材质为铝铜合金为例，该实施例的刻蚀剂为包括磷酸、硝酸和醋酸的混合溶液。步骤S14利用现有的光刻胶去除方法将图形化掩膜2由焊盘1上去除（参考图4中的C）。应当理解的是，若图形化掩膜2没有被去除，则步骤S13填充的金属会有一个过渡收窄的区域，以形成截面为工字型的凸点4，该工字型的凸点4具有更加好的稳定性能，即保留图形化掩膜2能够提高凸点4的稳定性；若图形化掩膜2被去除，则半导体芯片5与封装基板6的距离最小，以减小半导体芯片5的封装体积，即去除图形化掩膜2能够减小半导体芯片5的封装体积。
在一些实施例中，凸点4的覆盖焊盘1表面的面积大于凹槽3的开口的面积。步骤S13基于植球工艺向凹槽3内填充金属，在金属充满凹槽3后，金属会由凹槽3的开口外溢到焊盘1的表面，且外溢的金属的宽度大于凹槽3的开口的宽度。由于该实施例的凸点4的覆盖面积大于凹槽3的开口的面积，因此该实施例相当于在焊盘1上形成内外扣紧夹持的凸点4，从而在后续的封装过程中，有效地增大凸点4与封装基板6的接触面积，进而有效地提高凸点4与封装基板6的粘附性。优选地，该实施例的位于凹槽3外的凸点4的最大横截面积大于凹槽3内的最大横截面积，即外溢的金属的宽度大于凹槽内的最大宽度。
在一些实施例中，图形化掩膜2为硬质掩膜遮挡层，刻蚀剂对硬质掩膜遮挡层的刻蚀速率远小于刻蚀剂对焊盘1的刻蚀速率。该实施例将硬质掩膜遮挡层作为图形化掩膜2，由于硬刻蚀剂对硬质掩膜遮挡层的刻蚀速率远小于刻蚀剂对焊盘1的刻蚀速率，因此在执行步骤S12时，刻蚀剂几乎不会对硬质掩膜遮挡层进行刻蚀，并对焊盘1进行大量刻蚀，从而使硬质掩膜遮挡层的通孔的面积小于凹槽3的开口的面积。由于该实施例的硬质掩膜遮挡层在步骤S12执行完成后没有被去除，而硬质掩膜遮挡层上具有用于定义凹槽3所在区域的通孔，因此该实施例的步骤S13为基于植球工艺填充凹槽3和通孔，以形成覆盖凹槽3和通孔的凸点4。在凸点4受到水平方向的应力时，由于凸点4覆盖硬质掩膜遮挡层的通孔，即凸点4与通孔的侧壁相互抵触，通孔的侧壁能够抵抗该水平方向的应力，因此图形化掩膜2上的通孔能够阻挡凸点4横向移动，即该实施例的硬质掩膜遮挡层相当于凹槽3的加强结构，从而进一步地防止在芯片长期使用或受到外部应力后发生凸点4脱落的情况。优选地，该实施例的通孔的面积小于凹槽3的开口的面积，在凸点4受到竖直方向的应力，凹槽3的开口和硬质掩膜遮挡层的通孔均能抵抗竖直方向的应力，且凹槽3的开口和硬质掩膜遮挡层的通孔均能阻挡凸点4脱落，因此该实施例能够进一步地防止在芯片长期使用或受到外部应力后发生凸点4脱落的情况，应当理解的是，由于硬质掩膜遮挡层的通孔的面积小于凹槽3的开口的面积，因此即使凹槽3的开口无法阻挡凸点4脱落，该实施例的硬质掩膜遮挡层也可以阻挡凸点4脱落。优选地，该实施例的凹槽3的深度与硬质掩膜遮挡层的厚度的比例为1：0.5-1:1，在凹槽3的深度与硬质掩膜遮挡层的厚度的比例为1：0.5-1:1时，硬质掩膜遮挡层的通孔被填充足够多的金属，从而有效地提高凸点的结构稳定性。
在一些实施例中，硬质掩膜遮挡层的材质为介质材料或金属材料。该实施例的硬质掩膜遮挡层的材质可以为介质材料（例如二氧化硅和氮化硅），该实施例的硬质掩膜遮挡层的材质也可以为金属材料。
在一些实施例中，焊盘1的材质为铝铜合金，硬质掩膜遮挡层的材质为钨，对焊盘1进行刻蚀时使用的刻蚀剂为浓度小于55%的硫酸溶液。
在一些实施例中，凹槽3的横截面为圆形，凹槽3的深度与焊盘1的厚度的比例为2:5-3:5，凹槽3的开口的直径与焊盘的长度的比例为3:10-9:20。该实施例的凹槽3的横截面为圆形，由于在焊合后，凸点4会沿各个方向散延展开，而在凹槽3的深度与焊盘1的厚度的比例为2:5-3:5，凹槽3的开口的直径与焊盘的长度的比例为3:10-9:20时，半导体芯片5与封装基板6的焊合面积足够大，且不会发生凸点4的金属溢出焊盘1外的情况，因此该实施例相当于在保证焊合结构的结构稳定性的前提下避免出现由于金属溢出焊盘外而导致该金属被浪费的情况。
在拉推力试验中，现有技术在植球工艺后形成的凸点的推拉力通常在30g-40g这一范围内，而本申请在植球工艺后形成的凸点的推拉力可达42.5g以上。
由上可知，本申请提供的一种半导体芯片焊盘制作方法，先在半导体芯片5的焊盘1上形成图形化掩膜2，再基于湿法刻蚀工艺和图形化掩膜2在焊盘1上形成凹槽3，最后基于植球工艺形成覆盖凹槽3的凸点4，在凸点4受到水平方向的应力时，由于凸点4覆盖凹槽3，即凸点4与凹槽3的侧壁相互抵触，凹槽3的侧壁能够抵抗该水平方向的应力，因此该凹槽3能够阻挡凸点4横向移动，而在凸点4受到竖直方向的应力时，由于凹槽3的开口面积小于凹槽3内的最大横截面积，凹槽3的底部和开口能够抵抗该竖直方向的应力，且凹槽3的开口能够阻挡凸点4脱落，因此该凹槽3能够阻挡凸点4纵向移动，即该制作方法通过在焊盘1上形成开口面积小于内部最大横截面积的凹槽3和使凸点4覆盖凹槽3能够防止凸点4沿横向或纵向移动，即使芯片长期使用或受到外部应力，该制作方法也不会发生凸点4脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘1表面形成凸点4而导致在芯片长时间使用或受到外部应力后焊盘1与凸点4的粘附性下降的问题，进而有效地解决由于焊盘1与凸点4的粘附性下降而导致凸点4稳定性差、电气接触不良、芯片由封装基板6上脱落、芯片失效等可靠性问题。
第二方面，如图7-图9所示，本申请还提供了一种芯片封装方法，其包括以下步骤：
S21、在半导体芯片5的焊盘1上形成图形化掩膜2（参考图8或图9中的A）；
S22、基于湿法刻蚀工艺和图形化掩膜2对焊盘1进行刻蚀，以在焊盘1上形成凹槽3，凹槽3的开口的面积小于凹槽3内的最大横截面积（参考图8中的C或图9中的B）；
S23、基于植球工艺填充凹槽3，以形成覆盖凹槽3的凸点4（参考图8中的D或图9中的C）；
S24、基于倒装芯片工艺将包括覆盖凹槽3的凸点4的半导体芯片5焊合在封装基板6上（参考图8中的E或图9中的D）。
其中，本申请实施例提供了一种芯片封装方法，该实施例的步骤S21-步骤S23与上述实施例的步骤S11-S13相同，即该实施例的芯片封装方法应用了上述第一方面提供的一种半导体芯片焊盘制作方法，步骤S21-S23的工作原理与上述实施例的步骤S11-S13的工作原理相同，此处不再进行详细论述。步骤S24的具体工作流程为：将包括覆盖凹槽3的凸点4的半导体芯片5翻转，并将该半导体芯片5与封装基板6焊合。应当理解的是，在半导体芯片5与封装基板6焊合后，凸点4会向四周散延展开。
在一些实施例中，图形化掩膜2为图形化的光刻胶掩膜，步骤S22和步骤S23之间还包括步骤：
S25、去除图形化掩膜2（参考图8中的C）。
本申请提供的一种芯片封装方法，先在半导体芯片5的焊盘1上形成图形化掩膜2，再基于湿法刻蚀工艺和图形化掩膜2在焊盘1上形成凹槽3，最后基于植球工艺形成覆盖凹槽3的凸点4和基于倒装芯片工艺将包括覆盖凹槽3的凸点4的半导体芯片5焊合在封装基板6上，在凸点4受到水平方向的应力时，由于凸点4覆盖凹槽3，即凸点4与凹槽3的侧壁相互抵触，凹槽3的侧壁能够抵抗该水平方向的应力，因此该凹槽3能够阻挡凸点4横向移动，而在凸点4受到竖直方向的应力时，由于凹槽3的开口面积小于凹槽3内的最大横截面积，凹槽3的底部和开口能够抵抗该竖直方向的应力，且凹槽3的开口能够阻挡凸点4脱落，因此该凹槽3能够阻挡凸点4纵向移动，即该封装方法通过在焊盘1上形成开口面积小于内部最大横截面积的凹槽3和使凸点4覆盖凹槽3能够防止凸点4沿横向或纵向移动，即使芯片长期使用或受到外部应力，该封装方法也不会发生凸点4脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘1表面形成凸点4而导致在芯片长时间使用或受到外部应力后焊盘1与凸点4的粘附性下降的问题，进而有效地解决由于焊盘1与凸点4的粘附性下降而导致凸点4稳定性差、电气接触不良、芯片由封装基板6上脱落、芯片失效等可靠性问题。
第三方面，本申请还提供了一种半导体芯片焊盘，半导体芯片焊盘包括凹槽3和覆盖在凹槽3上的凸点4，凹槽3的开口的面积小于凹槽3内的最大横截面积，凸点4的底部填充在凹槽3内且覆盖凹槽3。
本申请实施例提供了一种半导体芯片焊盘，该半导体芯片焊盘优选由第一方面提供的一种半导体芯片焊盘制作方法制作而成。
该实施例的工作原理为：本申请提供的一种半导体芯片焊盘，包括凹槽3和覆盖在凹槽3上的凸点4，在凸点4受到水平方向的应力时，由于凸点4覆盖凹槽3，即凸点4与凹槽3的侧壁相互抵触，凹槽3的侧壁能够抵抗该水平方向的应力，因此该凹槽3能够阻挡凸点4横向移动，而在凸点4受到竖直方向的应力时，由于凹槽3的开口面积小于凹槽3内的最大横截面积，凹槽3的底部和开口能够抵抗该竖直方向的应力，且凹槽3的开口能够阻挡凸点4脱落，因此该凹槽3能够阻挡凸点4纵向移动，即该半导体芯片焊盘通过在焊盘1上形成开口面积小于内部最大横截面积的凹槽3和使凸点4覆盖凹槽3能够防止凸点4沿横向或纵向移动，即使芯片长期使用或受到外部应力，该半导体芯片焊盘也不会发生凸点4脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘1表面形成凸点4而导致在芯片长时间使用或受到外部应力后焊盘1与凸点4的粘附性下降的问题，进而有效地解决由于焊盘1与凸点4的粘附性下降而导致凸点4稳定性差、电气接触不良、芯片由封装基板6上脱落、芯片失效等可靠性问题。
在一些实施例中，半导体芯片焊盘表面覆盖有硬质掩膜遮挡层，硬质掩膜遮挡层具有露出凹槽3的通孔，硬质掩膜遮挡层的通孔的面积小于凹槽3的开口的面积。在凸点4受到水平方向的应力时，由于凸点4覆盖通孔，即凸点4与通孔的侧壁相互抵触，通孔的侧壁能够抵抗该水平方向的应力，因此硬质掩膜遮挡层的通孔能够阻挡凸点4横向移动，而在凸点4受到竖直方向的应力，硬质掩膜遮挡层的通孔能抵抗竖直方向的应力，且由于硬质掩膜遮挡层的通孔的面积小于凹槽3的开口的面积，即使凹槽3的开口无法阻挡凸点4脱落，该实施例的硬质掩膜遮挡层也可以阻挡凸点4脱落，因此该实施例的硬质掩膜遮挡层相当于凹槽3的加强结构，从而进一步地防止在芯片长期使用或受到外部应力后发生凸点4脱落的情况。
在一些实施例中，凹槽3包括沿凹槽3开口到凹槽3底部方向设置的扩张部和收缩部。由于凹槽3包括沿凹槽3开口到凹槽3底部方向设置的扩张部和收缩部，因此该实施例的凹槽3的横截面积沿凹槽3的中心向凹槽3的开口或底部逐渐减小，即扩张部与收缩部的交界处的横截面积最大。而由于扩张部与凹槽3的开口的最小距离小于收缩部与凹槽3的开口的最小距离，因此相较于收缩部，扩张部更靠近焊盘1的表面。优选地，该实施例的扩张部与收缩部平滑过渡。
由上可知，本申请提供的一种半导体芯片焊盘，包括凹槽3和覆盖在凹槽3上的凸点4，在凸点4受到水平方向的应力时，由于凸点4覆盖凹槽3，即凸点4与凹槽3的侧壁相互抵触，凹槽3的侧壁能够抵抗该水平方向的应力，因此该凹槽3能够阻挡凸点4横向移动，而在凸点4受到竖直方向的应力时，由于凹槽3的开口面积小于凹槽3内的最大横截面积，凹槽3的底部和开口能够抵抗该竖直方向的应力，且凹槽3的开口能够阻挡凸点4脱落，因此该凹槽3能够阻挡凸点4纵向移动，即该半导体芯片焊盘通过在焊盘1上形成开口面积小于内部最大横截面积的凹槽3和使凸点4覆盖凹槽3能够防止凸点4沿横向或纵向移动，即使芯片长期使用或受到外部应力，该半导体芯片焊盘也不会发生凸点4脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘1表面形成凸点4而导致在芯片长时间使用或受到外部应力后焊盘1与凸点4的粘附性下降的问题，进而有效地解决由于焊盘1与凸点4的粘附性下降而导致凸点4稳定性差、电气接触不良、芯片由封装基板6上脱落、芯片失效等可靠性问题。
由上可知，本申请提供的一种半导体芯片焊盘及其制作方法、芯片封装方法，先在半导体芯片5的焊盘1上形成图形化掩膜2，再基于湿法刻蚀工艺和图形化掩膜2在焊盘1上形成凹槽3，最后基于植球工艺形成覆盖凹槽3的凸点4，在凸点4受到水平方向的应力时，由于凸点4覆盖凹槽3，即凸点4与凹槽3的侧壁相互抵触，凹槽3的侧壁能够抵抗该水平方向的应力，因此该凹槽3能够阻挡凸点4横向移动，而在凸点4受到竖直方向的应力时，由于凹槽3的开口面积小于凹槽3内的最大横截面积，凹槽3的底部和开口能够抵抗该竖直方向的应力，且凹槽3的开口能够阻挡凸点4脱落，因此该凹槽3能够阻挡凸点4纵向移动，即该制作方法通过在焊盘1上形成开口面积小于内部最大横截面积的凹槽3和使凸点4覆盖凹槽3能够防止凸点4沿横向或纵向移动，即使芯片长期使用或受到外部应力，该制作方法也不会发生凸点4脱落的情况，从而有效地解决由于现有技术仅在芯片的焊盘1表面形成凸点4而导致在芯片长时间使用或受到外部应力后焊盘1与凸点4的粘附性下降的问题，进而有效地解决由于焊盘1与凸点4的粘附性下降而导致凸点4稳定性差、电气接触不良、芯片由封装基板6上脱落、芯片失效等可靠性问题。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种半导体芯片焊盘制作方法，其特征在于，所述半导体芯片焊盘制作方法包括以下步骤：
S11、在半导体芯片的焊盘上形成图形化掩膜；
S12、基于湿法刻蚀工艺和所述图形化掩膜对所述焊盘进行刻蚀，以在所述焊盘上形成凹槽，所述凹槽的开口的面积小于所述凹槽内的最大横截面积；
S13、基于植球工艺填充所述凹槽，以形成覆盖所述凹槽的凸点。
2.根据权利要求1所述的半导体芯片焊盘制作方法，其特征在于，所述图形化掩膜为图形化的光刻胶掩膜，步骤S12和步骤S13之间还包括步骤：
S14、去除所述图形化掩膜。
3.根据权利要求1所述的半导体芯片焊盘制作方法，其特征在于，所述凸点的覆盖所述焊盘表面的面积大于所述凹槽的开口的面积。
4.根据权利要求1所述的半导体芯片焊盘制作方法，其特征在于，所述图形化掩膜为硬质掩膜遮挡层，刻蚀剂对所述硬质掩膜遮挡层的刻蚀速率远小于所述刻蚀剂对所述焊盘的刻蚀速率。
5.根据权利要求4所述的半导体芯片焊盘制作方法，其特征在于，所述硬质掩膜遮挡层的材质为介质材料或金属材料。
6.根据权利要求4所述的半导体芯片焊盘制作方法，其特征在于，所述焊盘的材质为铝铜合金，所述硬质掩膜遮挡层的材质为钨，对所述焊盘进行刻蚀时使用的刻蚀剂为浓度小于55%的硫酸溶液。
7.一种芯片封装方法，其特征在于，所述芯片封装方法包括以下步骤：
S21、在半导体芯片的焊盘上形成图形化掩膜；
S22、基于湿法刻蚀工艺和所述图形化掩膜对所述焊盘进行刻蚀，以在所述焊盘上形成凹槽，所述凹槽的开口的面积小于所述凹槽内的最大横截面积；
S23、基于植球工艺填充所述凹槽，以形成覆盖所述凹槽的凸点；
S24、基于倒装芯片工艺将包括覆盖所述凹槽的凸点的半导体芯片焊合在封装基板上。
8.一种半导体芯片焊盘，其特征在于，所述半导体芯片焊盘由权利要求1-6任一项所述的一种半导体芯片焊盘制作方法制作而成，所述半导体芯片焊盘包括凹槽和覆盖在凹槽上的凸点，所述凹槽的开口的面积小于所述凹槽内的最大横截面积，所述凸点的底部填充在所述凹槽内且覆盖所述凹槽。
9.根据权利要求8所述的半导体芯片焊盘，其特征在于，所述半导体芯片焊盘表面覆盖有硬质掩膜遮挡层，所述硬质掩膜遮挡层具有露出所述凹槽的通孔，所述硬质掩膜遮挡层的通孔的面积小于所述凹槽的开口的面积。
10.根据权利要求8所述的半导体芯片焊盘，其特征在于，所述凹槽包括沿所述凹槽开口到所述凹槽底部方向设置的扩张部和收缩部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311053433.9A CN116759321A (zh) | 2023-08-21 | 2023-08-21 | 一种半导体芯片焊盘及其制作方法、芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311053433.9A CN116759321A (zh) | 2023-08-21 | 2023-08-21 | 一种半导体芯片焊盘及其制作方法、芯片封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116759321A true CN116759321A (zh) | 2023-09-15 |
Family
ID=87951946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311053433.9A Pending CN116759321A (zh) | 2023-08-21 | 2023-08-21 | 一种半导体芯片焊盘及其制作方法、芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116759321A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133763A (ja) * | 1998-10-26 | 2000-05-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材およびその製造方法 |
| CN1453863A (zh) * | 2002-04-26 | 2003-11-05 | 夏普株式会社 | 连接端子及其制造方法以及半导体装置及其制造方法 |
| KR20040080602A (ko) * | 2003-03-12 | 2004-09-20 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 제조방법 |
| US20060035453A1 (en) * | 2004-08-14 | 2006-02-16 | Seung-Woo Kim | Method of forming a solder ball on a board and the board |
| KR20070052518A (ko) * | 2005-11-17 | 2007-05-22 | 삼성전기주식회사 | 플립칩 패키지 기판 및 그의 제조방법 |
| US20070170556A1 (en) * | 2006-01-20 | 2007-07-26 | Samsung Electronics Co., Ltd. | Semiconductor device having flange structure |
| US20080257595A1 (en) * | 2007-04-18 | 2008-10-23 | Phoenix Precision Technology Corporation | Packaging substrate and method for manufacturing the same |
| US20090032942A1 (en) * | 2006-02-20 | 2009-02-05 | Nepes Corporation | Semiconductor chip with solder bump and method of fabricating the same |
| JP2011086854A (ja) * | 2009-10-19 | 2011-04-28 | Renesas Electronics Corp | 半導体装置 |
| CN113517209A (zh) * | 2020-04-10 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2023
- 2023-08-21 CN CN202311053433.9A patent/CN116759321A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133763A (ja) * | 1998-10-26 | 2000-05-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用の回路部材およびその製造方法 |
| CN1453863A (zh) * | 2002-04-26 | 2003-11-05 | 夏普株式会社 | 连接端子及其制造方法以及半导体装置及其制造方法 |
| KR20040080602A (ko) * | 2003-03-12 | 2004-09-20 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 제조방법 |
| US20060035453A1 (en) * | 2004-08-14 | 2006-02-16 | Seung-Woo Kim | Method of forming a solder ball on a board and the board |
| KR20070052518A (ko) * | 2005-11-17 | 2007-05-22 | 삼성전기주식회사 | 플립칩 패키지 기판 및 그의 제조방법 |
| US20070170556A1 (en) * | 2006-01-20 | 2007-07-26 | Samsung Electronics Co., Ltd. | Semiconductor device having flange structure |
| US20090032942A1 (en) * | 2006-02-20 | 2009-02-05 | Nepes Corporation | Semiconductor chip with solder bump and method of fabricating the same |
| US20080257595A1 (en) * | 2007-04-18 | 2008-10-23 | Phoenix Precision Technology Corporation | Packaging substrate and method for manufacturing the same |
| JP2011086854A (ja) * | 2009-10-19 | 2011-04-28 | Renesas Electronics Corp | 半導体装置 |
| CN113517209A (zh) * | 2020-04-10 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417089B1 (en) | Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM) | |
| KR0186061B1 (ko) | 땜납 돌출전극 제조방법과 상호연결시스템 | |
| US8227295B2 (en) | IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV | |
| KR101971279B1 (ko) | 범프 구조물 및 그 형성 방법 | |
| KR100630736B1 (ko) | 반도체 소자의 범프 및 제조 방법 | |
| US6555296B2 (en) | Fine pitch wafer bumping process | |
| US20060125113A1 (en) | Flip chip package with anti-floating structure | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| JP2005327816A (ja) | 半導体装置及びその製造方法 | |
| US20080142968A1 (en) | Structure for controlled collapse chip connection with a captured pad geometry | |
| CN102254876A (zh) | 半导体装置及半导体装置单元 | |
| US6720243B2 (en) | Bump fabrication method | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US10510643B2 (en) | Semiconductor package with lead frame and recessed solder terminals | |
| US7091121B2 (en) | Bumping process | |
| US20090179333A1 (en) | Solder contacts and methods of forming same | |
| CN116759321A (zh) | 一种半导体芯片焊盘及其制作方法、芯片封装方法 | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US20060275951A1 (en) | Microelectronic assemblies having low profile connections | |
| US7112523B2 (en) | Bumping process | |
| US7015130B2 (en) | Method for making UBM pads and bumps on wafer | |
| KR20070006110A (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
| TWI380425B (en) | Fine pitch bump structure and its manufacturing process | |
| US20040188378A1 (en) | Bumping process | |
| US7041590B2 (en) | Formation method for conductive bump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |