KR100695004B1 - 반도체 소자의 산화막 형성 방법 - Google Patents

반도체 소자의 산화막 형성 방법 Download PDF

Info

Publication number
KR100695004B1
KR100695004B1 KR1020050104012A KR20050104012A KR100695004B1 KR 100695004 B1 KR100695004 B1 KR 100695004B1 KR 1020050104012 A KR1020050104012 A KR 1020050104012A KR 20050104012 A KR20050104012 A KR 20050104012A KR 100695004 B1 KR100695004 B1 KR 100695004B1
Authority
KR
South Korea
Prior art keywords
oxide film
gas
annealing
radical oxidation
radical
Prior art date
Application number
KR1020050104012A
Other languages
English (en)
Inventor
동차덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050104012A priority Critical patent/KR100695004B1/ko
Priority to US11/480,325 priority patent/US20070099434A1/en
Application granted granted Critical
Publication of KR100695004B1 publication Critical patent/KR100695004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 산화막 형성 방법에 관한 것으로, 래디컬 산화 방식으로 산화막을 형성하고, NO 가스를 이용한 어닐 공정으로 산화막 내에 질소를 유입시킨 후 O2 및 N2의 혼합 가스를 이용한 어닐 공정으로 산화막과 반도체 기판의 계면에 응집된 질소를 재분포시켜 트랩 밀도를 낮추고, 균일한 질소 농도 분포를 확보할 수 있어 산화막의 특성을 향상시킬 수 있기 때문에 사이클링 특성 및 리텐션 특성을 개선시킬 수 있는 반도체 소자의 산화막 형성 방법이 제시된다.
래디컬 산화, NO 어닐, 산소 및 질소 혼합 어닐, 인시투

Description

반도체 소자의 산화막 형성 방법{Method of forming an oxide film in a semiconductor device}
도 1은 래디컬 산화 공정 후 익스시투 퍼니스 N2O 어닐 공정과 인시투 N2O 어닐 공정의 질소 농도 비교 그래프.
도 2는 산화 퍼니스에서 N2O 어닐을 진행한 경우와 래디컬 산화 장치에서 인시투 NO 어닐을 수행한 경우의 질소 농도 비교 그래프.
도 3은 본 발명의 일 실시 예에 따른 반도체 소자의 산화막 형성 방법을 설명하기 위한 공정 레시피도.
도 4는 래디컬 산화 장치에서 인시투로 NO 어닐을 수행하였을 경우와 래디컬 산화 장치에서 NO 어닐 및 O2와 N2의 혼합 가스를 이용한 어닐을 인시투로 실시하였을 경우의 질소 농도 비교 그래프.
본 발명은 반도체 소자의 산화막 형성 방법에 관한 것으로, 특히 래디컬 산화(radical oxidation) 방법을 이용한 반도체 소자의 산화막 형성 방법에 관한 것이다.
플래쉬 메모리 소자의 제조 공정에서 산화막, 특히 터널 산화막은 최근에 래디컬 산화(radical oxidation) 방식을 이용하여 형성하고 있다. 래디컬 산화 방식은 H2와 O2의 래디컬(radical)기를 형성하여 산화막을 증착하는 방법으로, 기존의 산화 공정이 H2O 수증기를 이용하는 방법에 대비된다.
래디컬 산화 방식으로 형성된 터널 산화막의 특성을 개선하기 위해 N2O 가스를 이용한 어닐 공정으로 터널 산화막에 질소를 함유시킨다. 이렇게 하면 트랩 밀도(trap density)를 감소시키고, SILC 및 C-V 특성을 개선하여 사이클링(cycling) 및 리텐션(retention) 특성을 향상시킬 수 있다. 그런데, 래디컬 산화 방식으로 터널 산화막을 형성한 후 동일 장비에서 인시투(in-situ)로 N2O 가스를 이용한 어닐을 실시하면 래디컬 산화 방식으로 터널 산화막을 형성한 후 익스시투(ex-situ)로 퍼니스를 이용한 N2O 어닐과는 달리 터널 산화막내에 충분한 질소 농도가 확보되지 않는다. 이에 대한 그래프가 도 1에 도시되어 있는데, 래디컬 산화 공정 후 익스시투로 퍼니스를 이용한 N2O 어닐 공정을 실시한 경우(A10)는 2.88at% 정도의 질소가 터널 산화막 및 반도체 기판 계면에서 확인된다. 그러나, 래디컬 산화 공정 후 인시 투로 N2O 어닐 공정을 실시한 경우(A20) 0.91at% 정도의 질소가 터널 산화막과 반도체 기판의 계면에서 확인된다.
이러한 결과는 래디컬 산화 장비가 기존의 퍼니스와는 달리 낮은 압력을 유지하면서 공정을 진행하고, 튜브 구조 및 배관 등에서 약간의 차이를 가지기 때문에 발생하는 것이다. 따라서, 인시투 공정이 익스시투 공정과 동일한 질소 농도를 확보하도록 하기 위해서는 많은 양의 N2O 가스를 유입시키거나 온도, 어닐 시간등을 매우 증가시켜야 하는데, 이렇게 하더라도 원하는 질소 농도의 약 80% 밖에 확보되지 않는다.
이에 대한 해결책으로 N2O 가스 대신에 훨씬 반응성이 좋은 NO 가스를 이용한 어닐을 수행하여 산화막내에 질소를 유입시키려고 시도하였다. 그러나, NO 어닐을 이용하여 질소를 유입시킬 경우 산화막내에 질소 프로파일의 변화 및 가스 변경에 따른 터널 산화막 특성 열화가 수반되어 적절한 해결책이 되지 못하고 있다. 도 2에 도시된 바와 같이 기존의 산화 퍼니스에서 N2O 어닐을 진행한 경우의 질소 농도 프로파일(B10)과 래디컬 산화 장치에서 인시투로 NO 어닐을 수행한 경우의 질소 농도 프로파일(B20)을 비교해 보면 전체적인 질소 농도는 비슷함에도 NO 어닐의 경우 계면에서 질소 농도 피크가 더 크고 곡선의 폭이 좁게 나타난다. 이러한 질소 농도 프로파일을 갖는 터널 산화막은 기존의 N2O 어닐을 수행했을 때에 비해 트랩 밀도가 증가하고 Vfb 쉬프트 현상이 심화되어 특성의 열화를 가져오게 된다. 이는 계면에 응집된 질소가 터널 산화막의 특성을 열화시키기 때문인 것으로 분석되고 있다.
본 발명의 목적은 래디컬 산화 공정 및 NO 어닐을 이용하여 질소가 함유된 산화막 형성 공정에서 질소의 응집에 의한 산화막의 특성 열화를 방지할 수 있는 반도체 소자의 산화막 형성 방법을 제공하는데 있다.
본 발명에서는 래디컬 산화 공정으로 산화막을 형성하고 NO 어닐 및 O2 및 N2의 혼합 가스를 이용한 어닐을 인시투로 실시하여 반도체 기판을 추가로 산화시키면서 산화막과 반도체 기판의 계면의 질소를 재분포시켜 트랩 밀도를 줄이고 터널 산화막 특성을 개선한다.
본 발명의 일 실시 예에 따른 반도체 소자의 산화막 형성 방법은 래디컬 산화 공정을 실시하여 소정의 구조가 형성된 반도체 기판 상부에 산화막을 형성하는 단계; 질소를 포함한 가스를 이용한 1차 어닐 공정으로 상기 산화막에 질소를 유입시키는 단계; 및 2차 어닐 공정으로 상기 산화막내의 질소를 재분포시키는 단계를 포함한다.
상기 래디컬 산화, 1차 어닐 및 2차 어닐은 동일 장비에서 인시투로 실시한 다.
상기 래디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3torr의 압력에서 O2 및 H2 가스를 이용하여 실시한다.
상기 O2와 H2은 9:1 내지 6:4의 비율이 되고, 총유량이 1 내지 10slm 되도록 유입시킨다.
상기 1차 어닐 공정은 NO 가스를 이용하여 750 내지 1000℃의 온도와 대기압에서 5 내지 60분 정도 실시한다.
상기 2차 어닐 공정은 O2와 N2의 혼합 가스를 이용하여 대기압에서 5 내지 60분 정도 실시한다.
상기 O2 및 N2의 혼합 가스는 O2:N2의 비가 1:20 내지 5:5를 유지하고, 총 유량이 1 내지 20slm 정도 되도록 유입시킨다.
상기 래디컬 산화, 1차 어닐 및 2차 어닐에 의해 형성된 산화막은 1.0 내지 5.0at%의 질소 농도를 유지한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 산화막 형성 방법은 소정의 구조가 형성된 반도체 기판이 차지된 보우트를 래디컬 산화 장치에 로딩한 후 상기 래디컬 산화 장치를 안정화시키는 단계; 상기 래디컬 산화 장치를 진공 분위기로 만든 후 소정의 온도로 램프업시키는 단계; 래디컬 산화 공정을 실시하여 상기 반도체 기판 상부에 산화막을 형성하는 단계; 상기 래디컬 산화 장치를 진공 분위기 로 만들어 잔존하는 가스를 제거한 후 상기 래디컬 산화 장치를 상압으로 높이기 위한 백필을 실시하는 단계; NO 가스를 이용한 1차 어닐을 실시하여 상기 산화막내에 질소를 유입시키는 단계; O2와 N2의 혼합 가스를 이용한 2차 어닐 공정을 실시하여 상기 산화막내의 상기 질소를 재분포시키는 단계; 퍼지 작업을 실시하여 상기 래디컬 산화 장치에 잔존하는 가스를 완전히 제거하고 상기 래디컬 산화 장치의 온도를 소정의 온도로 램프다운시킨 후 상기 보우트를 언로딩시키는 단계를 포함한다.
상기 보우트의 로딩시 상기 래디컬 산화 장치는 300 내지 600℃의 온도를 유지한다.
상기 래디컬 산화 장치의 안정화동안 상기 보우트를 1 내지 2rpm의 속도로 회전시킨다.
상기 래디컬 산화 장치의 안정화동안 오존 처리를 실시한다.
상기 오존은 100 내지 200g/N㎥의 밀도를 유지한다.
상기 래디컬 산화 장치의 램프업은 50torr 내지 대기압의 압력을 유지하며 50 내지 100℃/min 속도로 램프업시킨다.
상기 래디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3torr의 압력에서 O2 및 H2 가스를 이용하여 실시한다.
상기 O2 가스와 H2 가스는 9:1 내지 6:4의 비율을 유지하며 총 유입량이 1 내지 10slm 정도로 유입시킨다.
상기 NO 가스를 이용한 어닐은 750 내지 1000℃의 온도에서 NO 및 N2의 혼합 가스를 이용하여 대기압에서 5 내지 60분 동안 실시한다.
상기 O2 및 N2의 혼합 가스를 이용한 어닐은 O2:N2의 비가 1:20 내지 5:5을 유지하며 상기 혼합 가스의 총 유입량을 1 내지 20slm 정도로 유입하여 대기압에서 5 내지 60분 정도 실시한다.
상기 산화막은 1.0 내지 5.0at%의 질소 농도를 유지한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 반도체 소자의 산화막 형성 방법을 설명하기 위한 공정 레시피이다.
소정의 구조, 예컨데 웰이 형성된 반도체 기판을 보우트에 차지한 후 래디컬 산화 장치에 로딩한다(10). 로딩시에는 약 1% 정도의 미량의 산소를 유입하고, 래디컬 산화 장치는 300∼600℃의 온도를 유지하도록 한다.
보우트가 로딩된 후 래디컬 산화 장치를 소정 시간동안 안정화시킨다(20). 이때, 보우트를 회전(rotation)시키는데, 이는 두께 균일성을 개선하기 위한 것으로 1∼2rpm 정도의 속도로 회전시킨다. 또한, 보우트 로딩시 반도체 기판 상부에 흡착된 유기 오염원을 제거하기 위해 오존 처리를 실시하기도 한다. 이때, 오존은 100∼200g/N㎥의 밀도를 유지하도록 한다.
래디컬 산화 장치가 진공 분위기를 유지하도록 한다(30). 이는 낮은 압력에서 실시되는 래디컬 산화 공정의 압력 조건을 조절하기 위한 것이다.
래디컬 산화 장치의 온도를 래디컬 산화 온도까지 램프업시키는데(40), 빠른 램프업이 가능한 장치의 경우 최고 50∼100℃/min 속도로 램프업시킨다. 그런데, 고온의 경우 2단계로 램프업시키고, 승온 분위기를 50torr∼대기압(760torr)의 압력으로 유지하여 보우트와 웨이퍼간의 열팽창 계수 차이로 생기는 미끄러짐(slip) 현상으로 인해 반도체 기판 백사이드에 스크래치가 생기고 이로 인해 발생디는 결함 생성을 억제한다.
래디컬 산화 공정을 실시하여 원하는 두께의 산화막이 형성되도록 한다(50). 래디컬 산화 공정은 일정한 압력에서 O2 및 H2를 유입시켜 래디컬을 형성하여 반도체 기판을 산화시켜 산화막을 형성한다. 일예로서, 래디컬 산화 공정은 750∼950℃의 온도와 0.1∼3 torr 이하의 압력에서 O2 및 H2 가스를 이용하여 실시하는데, 이때의 O2:H2은 9:1∼6:4의 비율로 H2 함량을 10∼40% 수준으로 유지하며, 산소 및 수소 가스의 총 유입량은 1∼10slm 수준으로 한다.
래디컬 산화 공정을 실시한 후 장치내에 잔존하는 가스를 제거하기 위해 장치를 진공 상태로 만든다(60).
장치의 압력을 상압으로 높이기 위한 백필(backfill)을 실시한다(70). 이는 NO 어닐 공정이 NO 가스의 분압을 높이기 위하여 상압에서 실시하기 때문에 장치의 압력을 상압으로 높이는 것이다.
NO 가스를 이용한 어닐을 실시하여 산화막과 반도체 기판 사이의 계면에 원하는 만큼의 질소를 주입한다(80). NO 가스를 이용한 어닐은 750∼1000℃의 온도에서 NO 및 N2의 혼합 가스를 이용하여 실시하는데, NO 가스 분압(partial pressure)를 충분히 높이기 위해 대기압(750∼770torr)에서 진행하거나 NO 가스 단독으로 10∼740torr의 저압 분위기에서 5 내지 60분 정도 진행한다.
O2와 N2의 혼합 가스를 이용한 어닐 공정을 실시한다(90). 이에 의해 반도체 기판이 약하게 산화되며, NO 어닐을 실시한 후에 산화막과 반도체 기판 사이 계면에 응집되어 있는 질소가 재분포되어 산화막 전면에 걸쳐 분포되도록 한다. 여기서, O2 및 N2의 혼합 가스를 이용한 어닐은 반도체 기판의 지나친 산화로 인하여 산화막의 두께 제어가 용이하지 않게 되는 것을 방지하기 위해 O2:N2의 비가 1:20∼5:5 수준으로 유지하며, 혼합 가스의 전체 유량을 1∼20slm 정도로 하여 대기압(750∼770torr)에서 5 내지 60분 정도 실시한다.
장치내에 잔존하는 가스를 모두 제거하기 위한 퍼지 작업을 사이클 방식으로 수회 실시하는데(100), 래디컬 산화 공정과 O2 및 N2의 혼합 가스를 이용한 어닐을 실시한 후에는 반드시 진공 또는 사이클 퍼지 방식으로 장치내의 잔존하는 가스를 제거하여 터널 산화막의 두께가 증가되지 않도록 한다.
이후 보우트를 장치내에서 언로딩시킬 수 있는 온도까지 장치내의 온도를 램프다운시킨 후(110) 보우트를 언로딩시킨다.
한편, 래디컬 산화, NO 가스를 이용한 어닐 및 O2와 N2의 혼합 가스를 이용한 어닐 공정에 의해 형성된 산화막은 1.0∼5.0at%의 질소 농도를 유지하도록 한다.
도 4는 기존의 래디컬 산화 장치에서 인시투로 NO 어닐을 수행하였을 경우의 질소 농도 프로파일(C10)과 동일한 공정으로 형성된 막에 인시투 O2 및 N2의 혼합 가스를 이용한 어닐 공정을 추가로 실시한 경우의 질소 농도 프로파일(C20)을 비교한 그래프이다. O2 및 N2 혼합 가스를 이용하여 추가 어닐을 수행한 결과 피크는 낮아지고 곡선의 전체적인 폭이 증가하여 퍼니스에서 N2O 어닐을 수행했을 경우와 거의 동일한 프로파일을 가지게 됨을 확인할 수 있다. 이는 계면의 응집된 질소의 재분포를 의미하여 이로 인하여 기존의 NO 어닐만 가지로 터널 산화막 특성을 확보할 수 없었던 문제점을 해결할 수 있게 된다.
한편, 상기에서는 반도체 기판 상부에 산화막을 형성하는 방법에 대해 기술하였지만, 래디컬 산화 공정은 얇은 산화막을 형성하는데 적합한 기술이므로 ONO 구조의 유전체막의 산화막을 15∼20Å 정도로 얇게 형성할 경우에도 적용할 수 있다. 열산화막보다 우수한 특성의 래디컬 산화막을 유전체막의 산화막으로 이용하면 셀 동작과 관련하여 우수한 프로그램 및 소거 특성이 기대된다
상술한 바와 같이 본 발명에 의하면 래디컬 산화 방식으로 산화막을 형성하고, NO 가스를 이용한 어닐 공정으로 산화막 내에 질소를 유입시킨 후 O2 및 N2의 혼합 가스를 이용한 어닐 공정으로 산화막과 반도체 기판의 계면에 응집된 질소를 재분포시킨다.
이에 따라 트랩 밀도를 낮추고 기존의 퍼니스를 이용한 N2O 어닐을 수행시와 동일한 수준의 질소 농도 분포를 확보할 수 있어 터널 산화막 특성 확보가 가능해진다. 또한, 래디컬 산화 장치에서 산화 공정, NO 어닐 및 O2과 N2의 혼합 가스를 이용한 어닐이 인시투로 가능하게 되므로 장비의 추가 소요없이 두가지의 특징있는 공정을 한번에 진행할 수 있어 원가 절감에 효율적이다.
따라서, 플랫 본드 전압 쉬프트 특성 및 차지 트랩 밀도를 개선함으로써 사이클링 특성 및 리텐션 특성을 개선시킬 수 있다.

Claims (21)

  1. 래디컬 산화 공정을 실시하여 소정의 구조가 형성된 반도체 기판 상부에 산화막을 형성하는 단계;
    질소를 포함한 가스를 이용한 1차 어닐 공정으로 상기 산화막에 질소를 유입시키는 단계; 및
    2차 어닐 공정으로 상기 산화막내의 질소를 재분포시키는 단계를 포함하는 반도체 소자의 산화막 형성 방법.
  2. 제 1 항에 있어서, 상기 래디컬 산화, 1차 어닐 및 2차 어닐은 동일 장비에서 인시투로 실시하는 반도체 소자의 산화막 형성 방법.
  3. 제 1 항에 있어서, 상기 래디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3torr의 압력에서 O2 및 H2 가스를 이용하여 실시하는 반도체 소자의 산화막 형성 방법.
  4. 제 3 항에 있어서, 상기 O2와 H2은 9:1 내지 6:4의 비율이 되고, 총유량이 1 내지 10slm 되도록 유입시키는 반도체 소자의 산화막 형성 방법.
  5. 제 1 항에 있어서, 상기 1차 어닐 공정은 NO 가스를 이용하여 750 내지 1000℃의 온도와 대기압에서 5 내지 60분 정도 실시하는 반도체 소자의 산화막 형성 방법.
  6. 제 1 항에 있어서, 상기 1차 어닐 공정은 NO와 N2의 혼합 가스를 이용하여 10 내지 750 torr의 압력에서 5 내지 60분 정도 실시하는 반도체 소자의 산화막 형성 방법.
  7. 제 1 항에 있어서, 상기 2차 어닐 공정은 O2와 N2의 혼합 가스를 이용하여 대기압에서 5 내지 60분 정도 실시하는 반도체 소자의 산화막 형성 방법.
  8. 제 7 항에 있어서, 상기 O2 및 N2의 혼합 가스는 O2:N2의 비가 1:20 내지 5:5 를 유지하고, 총 유량이 1 내지 20slm 정도 되도록 유입시키는 반도체 소자의 산화막 형성 방법.
  9. 제 1 항에 있어서, 상기 래디컬 산화, 1차 어닐 및 2차 어닐에 의해 형성된 산화막은 1.0 내지 5.0at%의 질소 농도를 유지하는 반도체 소자의 산화막 형성 방법.
  10. 소정의 구조가 형성된 반도체 기판이 차지된 보우트를 래디컬 산화 장치에 로딩한 후 상기 래디컬 산화 장치를 안정화시키는 단계;
    상기 래디컬 산화 장치를 진공 분위기로 만든 후 소정의 온도로 램프업시키는 단계;
    래디컬 산화 공정을 실시하여 상기 반도체 기판 상부에 산화막을 형성하는 단계;
    상기 래디컬 산화 장치를 진공 분위기로 만들어 잔존하는 가스를 제거한 후 상기 래디컬 산화 장치를 상압으로 높이기 위한 백필을 실시하는 단계;
    NO 가스를 이용한 1차 어닐을 실시하여 상기 산화막내에 질소를 유입시키는 단계;
    O2와 N2의 혼합 가스를 이용한 2차 어닐 공정을 실시하여 상기 산화막내의 상기 질소를 재분포시키는 단계;
    퍼지 작업을 실시하여 상기 래디컬 산화 장치에 잔존하는 가스를 완전히 제거하고 상기 래디컬 산화 장치의 온도를 소정의 온도로 램프다운시킨 후 상기 보우트를 언로딩시키는 단계를 포함하는 반도체 소자의 산화막 형성 방법.
  11. 제 10 항에 있어서, 상기 보우트의 로딩시 상기 래디컬 산화 장치는 300 내지 600℃의 온도를 유지하는 반도체 소자의 산화막 형성 방법.
  12. 제 10 항에 있어서, 상기 래디컬 산화 장치의 안정화동안 상기 보우트를 1 내지 2rpm의 속도로 회전시키는 반도체 소자의 산화막 형성 방법.
  13. 제 10 항에 있어서, 상기 래디컬 산화 장치의 안정화동안 오존 처리를 실시하는 반도체 소자의 산화막 형성 방법.
  14. 제 13 항에 있어서, 상기 오존은 100 내지 200g/N㎥의 밀도를 유지하는 반도체 소자의 산화막 형성 방법.
  15. 제 10 항에 있어서, 상기 래디컬 산화 장치의 램프업은 50torr 내지 대기압의 압력을 유지하며 50 내지 100℃/min 속도로 램프업시키는 반도체 소자의 산화막 형성 방법.
  16. 제 10 항에 있어서, 상기 래디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3torr의 압력에서 O2 및 H2 가스를 이용하여 실시하는 반도체 소자의 산화막 형성 방법.
  17. 제 16 항에 있어서, 상기 O2 가스와 H2 가스는 9:1 내지 6:4의 비율을 유지하며 총 유입량이 1 내지 10slm 정도로 유입시키는 반도체 소자의 산화막 형성 방법.
  18. 제 10 항에 있어서, 상기 NO 가스를 이용한 어닐은 NO 가스를 이용하여 750 내지 1000℃의 온도와 대기압에서 5 내지 60분 정도 실시하는 반도체 소자의 산화막 형성 방법.
  19. 제 10 항에 있어서, 상기 1차 어닐 공정은 NO와 N2의 혼합 가스를 이용하여 10 내지 750 torr의 압력에서 5 내지 60분 정도 실시하는 반도체 소자의 산화막 형성 방법.
  20. 제 10 항에 있어서, 상기 O2 및 N2의 혼합 가스를 이용한 어닐은 O2:N2의 비가 1:20 내지 5:5을 유지하며 상기 혼합 가스의 총 유입량을 1 내지 20slm 정도로 유입하여 대기압에서 5 내지 60분 정도 실시하는 반도체 소자의 산화막 형성 방법.
  21. 제 10 항에 있어서, 상기 산화막은 1.0 내지 5.0at%의 질소 농도를 유지하는 반도체 소자의 산화막 형성 방법.
KR1020050104012A 2005-11-01 2005-11-01 반도체 소자의 산화막 형성 방법 KR100695004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050104012A KR100695004B1 (ko) 2005-11-01 2005-11-01 반도체 소자의 산화막 형성 방법
US11/480,325 US20070099434A1 (en) 2005-11-01 2006-06-30 Method of forming oxide film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104012A KR100695004B1 (ko) 2005-11-01 2005-11-01 반도체 소자의 산화막 형성 방법

Publications (1)

Publication Number Publication Date
KR100695004B1 true KR100695004B1 (ko) 2007-03-13

Family

ID=37996985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104012A KR100695004B1 (ko) 2005-11-01 2005-11-01 반도체 소자의 산화막 형성 방법

Country Status (2)

Country Link
US (1) US20070099434A1 (ko)
KR (1) KR100695004B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110184655B (zh) * 2019-04-25 2022-01-11 上海新傲科技股份有限公司 晶圆的表面氧化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010788A (ko) * 1990-11-28 1992-06-27 정몽헌 고저항용 다결정 실리콘의 저항치 유지방법
JPH07335657A (ja) * 1994-06-03 1995-12-22 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法およびシリコンウェーハ
KR960026432A (ko) * 1994-12-21 1996-07-22 김주용 게이트 산화막 형성 방법
KR20030002888A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 유동성 절연막의 열처리 방법
KR20050002008A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 2단계 산화공정에 의한 듀얼 게이트 산화막 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US6509230B1 (en) * 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
KR100537554B1 (ko) * 2004-02-23 2005-12-16 주식회사 하이닉스반도체 반도체 소자의 산화막 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010788A (ko) * 1990-11-28 1992-06-27 정몽헌 고저항용 다결정 실리콘의 저항치 유지방법
JPH07335657A (ja) * 1994-06-03 1995-12-22 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法およびシリコンウェーハ
KR960026432A (ko) * 1994-12-21 1996-07-22 김주용 게이트 산화막 형성 방법
KR20030002888A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 유동성 절연막의 열처리 방법
KR20050002008A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 2단계 산화공정에 의한 듀얼 게이트 산화막 형성방법

Also Published As

Publication number Publication date
US20070099434A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
US5891809A (en) Manufacturable dielectric formed using multiple oxidation and anneal steps
US20140235068A1 (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
US9082747B2 (en) Method, apparatus, and non-transitory computer readable recording medium for manufacturing a semiconductor device with an amorphous oxide film
JP6836551B2 (ja) 半導体基板のための反応性硬化プロセス
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
US20190304791A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
US7867918B1 (en) Semiconductor topography including a thin oxide-nitride stack and method for making the same
KR100695004B1 (ko) 반도체 소자의 산화막 형성 방법
US7160818B2 (en) Semiconductor device and method for fabricating same
US6649537B1 (en) Intermittent pulsed oxidation process
JP2008078253A (ja) 半導体装置の製造方法
US5208189A (en) Process for plugging defects in a dielectric layer of a semiconductor device
US20210202232A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6843298B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
US10985017B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US7358198B2 (en) Semiconductor device and method for fabricating same
TW202136544A (zh) 鈍化膜之製造方法
JP2011066187A (ja) 成膜方法及び処理システム
US20060240678A1 (en) Method of forming a LP-CVD oxide film without oxidizing an underlying metal film
KR100274351B1 (ko) 반도체소자의게이트산화막형성방법
KR100332129B1 (ko) 반도체소자의산화막형성방법
KR100399907B1 (ko) 반도체 소자의 산화막 형성 방법
JP2006511713A (ja) 超低水分ｏリングおよびその準備のための方法
JP3264909B2 (ja) 熱処理装置、熱処理方法及び半導体装置製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee