KR100694383B1 - 표면 실장형 서미스터 - Google Patents

Abstract

본 발명에 따른 서미스터는, 박판 저항소자의 양면에 각각 분리되어 형성되는 전극의 패턴을, 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상이 되게 한다. 따라서, 구조적 비대칭성에 의해 생기는 툼스톤 현상을 근원적으로 방지할 수 있다. 또한, 서미스터의 양측면에 홈을 형성하고, 서미스터의 양면에 형성된 전극을 서로 전기적으로 연결하는 연결부를, 이 홈 안쪽을 통하여 또는 이 홈을 제외한 측면부를 통하여 형성한다. 따라서, 연결부에 균열이 생기더라도 균열이 서미스터의 측면을 따라 연결부 전체로 전파되는 것을 방지할 수 있다.

서미스터, PTC(Positive Temperature Coefficient), 툼스톤(Tombstone) 현상, 대칭, 균열

Description

표면 실장형 서미스터{Surface Mounted Type Thermistor}

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.

도 1a는 본 발명의 일 실시예에 따른 서미스터의 사시도이다.

도 1b는 도 1a에 도시된 서미스터의 전극 패턴을 도시한 평면도이다.

도 2a는 본 발명의 다른 실시예에 따른 서미스터의 사시도이다.

도 2b는 도 3에 도시된 서미스터의 B-B선 단면도이다.

도 3은 본 발명의 또 다른 실시예에 따른 서미스터의 전극 패턴을 도시한 평면도이다.

도 4a 내지 도 4c는 본 발명의 실시예들에 적용되는 전극 패턴의 예를 도시한 평면도들이다.

도 5a 및 도 5b는 도 4a의 5-5선 단면도이다.

도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 서미스터의 제조방법을 설명하기 위한 평면도 및 부분 단면 사시도이다.

도 7은 본 발명의 다른 실시예에 따른 서미스터의 제조방법을 설명하기 위한 평면도이다.

도 8은 본 발명의 또 다른 실시예에 따른 서미스터의 제조방법을 설명하기 위한 평면도이다.

<도면 주요 참조부호에 대한 간단한 설명>

10...저항소자 14...비전도성 갭

20...전극 30...연결부

40...솔더 레지스트 50...솔더

72...홈 100...서미스터

본 발명은 온도에 따라 저항값이 변화하는 서미스터(thermistor)에 관한 것으로, 더욱 상세하게는 인쇄회로기판에 장착되어 다른 회로소자를 보호하는 기능을 가지는 표면실장형 서미스터에 관한 것이다.

전도성 물질 중에는 그 고유저항이 온도에 따라 변화하는 것이 있다. 이를 이용하여 만든 저항소자를 통상적으로 서미스터라고 부르며, 대표적으로 온도 상승과 함께 저항치가 감소하는 NTC(Negative Temperature Coefficient) 저항소자와 온도 상승과 함께 저항치가 증가하는 PTC(Positive Temperature Coefficient) 저항소자로 구분된다.

특히 PTC 저항소자는 상온과 같은 낮은 온도에서는 저항이 낮아 전류를 통과시키지만, 주위의 온도가 상승하거나 과전류로 인해 물질의 온도가 상승하게 되면 저항이 처음상태보다 약 1000 ~ 10000배 이상으로 증가하여 전류를 차단하기 때문에, 회로기판에 실장되어 과전류를 억제하여 다른 회로소자를 보호하는 소자로서 이용된다.

한편, 인쇄회로기판(printed circuit board; 이하 PCB)은 여러 회로소자들이 그 위에 장착되기 때문에 현대와 같이 경박단소의 추세에서는, 서미스터의 실장 위치나 실장 구조는 많은 제약을 받는다. 이를 간단히 설명하면 다음과 같다

서미스터는 일반적으로 박판상의 PTC 물질층의 상하면에 각각 전극을 라미네이트한 구조를 취한다. 이러한 구조의 서미스터는 서미스터의 하면에 형성된 전극을 PCB 표면에 미리 형성된 전극 패드에 납땜함으로써 실장하게 되는데, 이때 서미스터의 상면에 형성된 전극과 PCB 상의 전극 패드를 연결하기 위해서는 별도의 와이어를 필요로 하게 되고 이는 그 만큼의 공정과 PCB 상에서의 공간을 필요로 하게 된다. 따라서, 이를 회피하기 위해서 서미스터의 하면에 형성되는 전극을 하면의 전영역이 아닌 일부를 제외한 영역에 걸쳐 형성하고, 이 제외된 영역에는 하면 전극과 분리된 금속 패턴을 형성한다. 이 금속 패턴과 상면 전극은 PTC 물질층의 측면을 통하여 전기적으로 연결된다. 그러면, 서미스터를 PCB에 실장할 때 서미스터 하면의 전극 및 금속 패턴을 PCB 상의 각각 대응하는 전극 패드와 납땜함으로써 실장할 수 있어 별도의 와이어나 공간을 필요로 하지 않게 된다.

그러나 이러한 구조의 서미스터는 다음과 같은 문제가 있다.

먼저, 이른바 툼스톤(Tombstone) 현상 또는 맨하탄(Manhattan) 현상이라 불리우는 현상이 일어난다. 통상 서미스터를 PCB에 실장할 때는, 미리 서미스터의 하면 전극과 금속 패턴에 솔더 코팅을 한 서미스터를 PCB의 전극 패드에 정렬시켜 놓은 후, 가열하여 솔더를 리플로우시킴으로써 실장하게 된다. 그런데, 이때 가해지는 열에 의해 서미스터의 PTC 물질과 전극 물질은 팽창하게 되는데, 이들의 열팽창계수는 서로 다르고, 특히 위와 같이 하면의 금속 패턴과 상면의 전극을 PTC 물질층의 측면을 통하여 연결한 구조의 서미스터는 구조적으로 비대칭 형상을 가지기 때문에, 좌우의 응력분포가 일정하지 않아 PCB 평면상에서 기울어지게 된다. 그 결과 납땜의 물리적, 전기적 신뢰도가 현저히 떨어진다. 이러한 문제를 저감시키기 위해 미국특허 제6,380,839호는 상하면의 전극에 열응력 방출 영역(thermal stress relief area)을 형성한 구조를 제안하고 있으나, 이러한 문제를 근원적으로 해결하지는 못한다.

또한, PTC 물질층의 측면을 통한 상면 전극과 하면의 금속 패턴의 연결은 물리적, 전기적인 신뢰도를 떨어뜨린다. 즉, PTC 물질층의 측면은 위의 솔더 리플로우시 가해지는 열 또는 서미스터 사용시의 온도 상승에 의해 PTC 물질의 팽창압력을 많이 받는 부위이고, 이러한 응력에 의해 PTC 물질층의 측면에 형성된 연결부에 균열이 생기게 되면 이러한 균열은 PTC 물질층의 측면을 타고 전파되어 전기적인 연결이 끊어질 수도 있다.

한편, 위의 미국특허를 비롯한 종래 기술에 있어서, 서미스터를 제조하는 방법은 다음과 같다. 즉, PTC 물질층의 양면에 알루미늄 포일과 같은 금속막이 입혀 진 시트에, 복수의 긴 슬릿을 서로 평행하게 형성하고, 이 슬릿을 통하여 상하면의 전극 또는 금속 패턴을 전기적으로 연결한다(즉 이 슬릿이 상술한 PTC 물질층의 측면이 된다). 슬릿과 슬릿 사이에는 원하는 전극 패턴을 형성하고 솔더 레지스트 코팅, 솔더 코팅 등의 공정을 행함으로써 슬릿 사이에 다수개의 서미스터를 연속적으로 형성한다. 마지막으로 슬릿과 직교하는 방향으로 시트를 절단함으로써 동일한 서미스터를 대량으로 생산할 수 있다.

그러나 이렇게 시트에 긴 슬릿을 형성하면, 제조과정 중에 슬릿의 중간부위가 중력에 의해 밑으로 처지거나 공정 중 열에 의해 뒤틀리게 된다. 그 결과 전극 패터닝이나 솔더 레지스트 코팅시 패턴이 정확히 형성되지 않는 등 불량률이 증가하는 문제가 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 물리적, 전기적 신뢰성이 우수하고 상온에서 전류의 흐름이 원할한 서미스터를 제공하는 데에 그 목적이 있다.

또한, 본 발명은 전술한 툼스톤 현상을 근본적으로 해소할 수 있고, 서미스터 물질층의 측면을 통한 상하면 전극의 연결부가 균열에 대하여 잘 견딜 수 있는 구조의 서미스터를 제공하는 데에 목적이 있다.

또한, 본 발명은 제조과정에서 뒤틀리거나 불량이 발생하지 않으면서도 대량생산이 가능한 서미스터의 제조방법을 제공하는 데에 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 서미스터는, 박판 저항소자의 양면에 각각 분리되어 형성되는 전극의 패턴을, 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상이 되게 함으로써, 구조적 비대칭성에 의해 생기는 툼스톤 현상을 근원적으로 방지한다.

즉, 본 발명의 일태양에 따른 서미스터는, 온도에 따라 저항이 변화하는 박판 저항소자; 이 박판 저항소자의 일면에 전기적으로 분리되어 형성된 제1전극과 제2전극; 상기 박판 저항소자의 상기 일면과 대향하는 타면에 전기적으로 분리되어 형성된 제3전극과 제4전극; 상기 제1전극과 제3전극을 전기적으로 연결하는 제1연결부; 및 상기 제2전극과 제4전극을 전기적으로 연결하는 제2연결부;를 포함하고, 상기 제1전극과 제2전극이 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상을 가지고, 상기 제3전극과 제4전극이 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상을 가진다.

부가적으로, 본 발명에 따른 서미스터는 서미스터를 뒤집었을 때 표면에 나타나는 전극 패턴이 동일하도록, 제1전극과 제2전극의 패턴은 상기 제3전극과 제4전극의 패턴과 회전대칭일 수 있다.

또한, 상기 제1전극과 제2전극 사이의 비전도성 갭 및 상기 제3전극과 제4전극 사이의 비전도성 갭은, 그 형상이 크랭크형, "ㄹ"자형(사각요철 패턴), 지그재그형, 또는 파형 등 다양하게 할 수 있다.

한편, 본 발명의 다른 태양에 따른 서미스터는, 박판 저항소자의 양면중 일면 상에 형성된 전극을 위와 같이 대칭적으로 맞물린 형상으로 하고, 양면의 전극 을 연결하는 연결부를 박판 저항소자의 측면 모두가 아닌 일부만을 감싸면서 연결함으로써, 연결부에 생길 수 있는 균열이 전파되는 것을 막는다.

즉, 본 발명의 다른 태양에 따른 서미스터는, 일측면 및 이 일측면에 대향하는 타측면에 각각 홈이 형성되어 있고, 온도에 따라 저항이 변화하는 박판 저항소자; 이 박판 저항소자의 일면 상에 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상을 가지고 형성된 제1전극과 제2전극; 상기 박판 저항소자의 상기 일면과 대향하는 타면 상에 전기적으로 분리되어 형성된 제3전극과 제4전극; 상기 박판 저항소자에 형성된 홈을 제외한 상기 일측면을 감싸면서 상기 제1전극과 제3전극을 전기적으로 연결하는 제1연결부; 및 상기 저항소자의 홈을 제외한 상기 타측면을 감싸면서 상기 제2전극과 제4전극을 전기적으로 연결하는 제2연결부;를 포함한다.

한편, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 서미스터의 제조방법에서는, 박판 저항 시트에 장공상의 쓰루홀을 다수개 매트릭스 상으로 형성하여 이 쓰루홀 사이의 영역마다 하나씩의 서미스터를 형성한다. 따라서, 긴 슬릿을 형성하였을 때 나타나는 시트의 뒤틀림이나 불량이 현저하게 줄어든다.

즉, 본 발명의 일 태양에 따른 서미스터의 제조방법은, 온도에 따라 저항이 변화하는 박판 저항소자의 양면에 금속막이 적층된 시트를 준비하는 단계; 상기 시트에 소정 폭과 이 폭보다 큰 길이를 가지는 쓰루홀을 매트릭스 상으로 다수개 형성하는 단계; 상기 쓰루홀의 측벽을 통하여 상기 시트의 양면에 적층된 금속막을 전기적으로 연결하는 단계; 상기 금속막을 패터닝하여 전극 패턴을 형성하는 단계; 및 상기 쓰루홀의 폭 방향으로 인접한 각 쓰루홀 사이의 영역이 하나의 단위가 되 도록 상기 전극 패턴이 형성된 시트를 절단하는 단계;를 포함한다.

또한, 본 발명의 목적은, 박판 저항시트에 원형 또는 타원형의 쓰루홀을 형성하고, 이 쓰루홀을 통하여 양면의 전극을 전기적으로 연결하며, 상하 양면의 전극 패턴이 회전 대칭이 되도록 함으로써도 달성될 수 있다.

즉, 본 발명의 다른 태양에 따른 서미스터의 제조방법은, 온도에 따라 저항이 변화하는 박판 저항소자의 양면에 금속막이 적층된 시트를 준비하는 단계; 상기 시트에 원형 또는 타원형의 쓰루홀을 매트릭스 상으로 다수개 형성하는 단계; 상기 쓰루홀의 측벽을 통하여 상기 시트의 양면에 적층된 금속막을 전기적으로 연결하는 단계; 상기 금속막을 패터닝하여 전극 패턴을 형성하는 단계; 및 상기 쓰루홀이 배열된 일 방향으로 인접한 각 쓰루홀 사이의 영역이 하나의 단위가 되도록 상기 전극 패턴이 형성된 시트를 절단하는 단계;를 포함하고, 상기 전극 패턴을 형성하는 단계는, 상기 시트의 양면에 형성된 금속막의 각각에 대하여, 상기 일 방향으로 인접한 각 쓰루홀 사이의 영역마다, 서로 대칭으로 맞물리면서 분리된 두 개의 전극 패턴이 되고, 또한 상기 시트를 뒤집었을 때 동일한 패턴이 되도록 상기 금속막을 제거한다.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 1a는 본 발명의 일 실시예에 따른 서미스터의 구조를 나타낸 사시도이고, 도 1b는 도 1a에 도시된 서미스터(100)의 전극(20) 패턴을 나타낸 평면도이다.

이 도면들을 참조하면, 본 실시예의 서미스터는 온도에 따라 저항값이 변화하는 박판 저항소자(10), 저항소자의 상하면에 소정 패턴으로 각각 적층되어 있는 전극(20), 상하면의 전극들을 서로 전기적으로 연결하는 연결부(30), 서미스터의 상하면을 덮는 솔더 레지스트(40), 및 서미스터의 양측면을 감싸면서 형성된 솔더(50)를 포함한다.

좀 더 상세히 설명하면, 저항소자(10)는 전도성 입자들이 내부에 분산되어 전기적으로 PTC 또는 NTC의 성질을 가지는 폴리머로 이루어진다. 상기 폴리머에는 폴리에칠렌, 폴리프로필렌, 에칠렌/프로필렌 중합체 등이 사용될 수 있으며, 전도성 입자로는 카본 블랙 또는 기타 금속재의 입자들이 사용될 수 있다.

저항소자(10)의 상하면에 형성된 전극(20)은 저항소자(10)의 양면에 알루미늄이나 구리 또는 구리 합금과 같은 금속으로 이루어지고 소정의 패턴으로 패터닝되어 있다. 저항소자(10)의 상면에 형성된 전극 패턴은 도 1b에 도시된 바와 같이, 크랭크 모양의 비전도성 갭을 사이에 두고 서로 맞물리는 형상으로 분리되어 있고, 저항소자(10)의 하면에도 동일하게 크랭크 모양의 비전도성 갭을 사이에 두고 서로 맞물리는 형상으로 분리되어 있다. 즉, 본 실시예의 전극 패턴은, 서미스터(100)를 뒤집었을 때에 동일한 형상이 되도록 회전대칭인 패턴으로 형성되어 있다. 따라서, 툼스톤 현상이 근원적으로 해소되고, 아울러 PCB에 본 실시예의 서미스터를 실장할 때 상하면을 구분할 필요가 없어 실장이 한결 용이해진다.

연결부(30)는 구리나 구리 합금 등의 금속으로 이루어지며, 저항소자(10)의 상하면에 형성된 전극(20) 패턴과 동일하게 형성되어 전극(20)을 덮고, 아울러 서미스터(100)의 측면을 감싸면서 상하면의 전극들을 서로 전기적으로 연결한다.

솔더 레지스트(40)는, 비전도성 갭(14)을 포함하여 서미스터(100)의 상하면 중앙부분의 전극 패턴 위에 형성되어 있어, 후술하는 솔더 형성 공정에서 이 솔더 레지스트(40)가 형성된 부분에는 솔더(50)가 형성되지 않도록 하는 역할을 한다. 한편, 도 1a의 사시도는 이해를 돕기 위하여, 솔더 레지스트(40)를 일부 절개하여 그 밑에 형성된 전극(20) 및 연결부(30)의 일부가 보이도록 나타내었다.

통상 Sn/Pb 도금으로 이루어지는 솔더(50)는 서미스터(100)의 측면부를 감싸면서 연결부(30)와 접촉하여 형성되어 있다. 솔더(50)는 PCB에 서미스터(100)를 실장할 때 PCB 상에 형성된 전극 패드와 접촉하여 납땜됨으로써 서미스터의 전극(20)에 전류가 공급되도록 하는 터미널의 역할을 한다.

한편, 서미스터(100)의 양측면에는, 그 형상이 특히 한정되지는 않지만, 대략 반원형의 홈(72)이 형성되어 있고, 이 홈으로 저항소자(10), 전극(20), 연결부(30)가 노출되어 있다. 즉, 서미스터(100)의 측면 전부가 아닌 홈(72)을 제외한 부분에만 연결부(30)가 형성된다. 따라서, 솔더 리플로우 공정 등과 같이 열 이 가해지는 공정 또는 서미스터의 사용 중에 서미스터(100) 측면의 연결부(30)에 균열이 발생하더라도 측면 전부를 통해 전파되는 것을 막을 수 있다. 또한, 이 홈(72)은 연결부의 불량을 검사하는 데에 유용하게 사용될 수 있다. 즉, 비전(vision) 기기를 통하여 검사할 때 빛에 대한 콘트래스트(contrast)가 큰 통전부위와 비통전부위가 한 면에 위치하여 검사가 용이하다.

한편, 도 1b에 도시된 전극 패턴은 크랭크 형상의 비전도성 갭(14)을 사이에 두고 서로 맞물린 형상을 하고 있으나, 본 실시예의 전극 패턴은 이에 한하지 않는다. 예컨대, 도 4a 내지 도 4c에 도시된 바와 같이, "ㄹ"자형(사각요철 패턴), 지그재그형(삼각파형), 파형 등 다양하게 할 수 있다.

여기서, 전극 패턴은 좌우대칭, 회전대칭을 유지하면서, 비전도성 갭의 폭을 저항소자의 두께보다 좁게 하는 것이 중요하다. 이는, 좌우대칭 및 회전대칭 구조를 취함으로써 툼스톤 현상을 근원적으로 해소하고, 비전도성 갭의 폭을 좁게 함으로써 저항소자의 상면 또는 하면 상의 인접하는 전극 패턴으로 전류(도 5a 및 도 5b에서 Ig)가 원활하게 흐르게 하여 상온(정상동작)에서 충분한 전류가 흐르게 하기 위함이다.

결국 전극 패턴은 비전도성 갭(14)을 경계면으로 하여 인접하는 제1전극(22a)과 제2전극(22b)을 맞물리게 구성함으로서, 서로 다른 전압이 인가되는 인접 전극과 내부의 저항소자가 일종의 저항체를 형성하게 된다. 또한, 제1전극과 제2전극은 경계면을 중심으로 엇갈리게 배치되어 있으므로, 전체적으로 볼 때는 극성이 교차하는 저항체 복수 개를 병렬로 형성한 구조를 가지게 되어 전체 저항이 감소된다.

또한, 저항소자(10)의 상면에 형성된 전극(20)과 하면에 형성된 전극(20)을 전기적으로 연결하는 연결부(30)의 연결방식이 어떻게 되느냐에 따라 상온에서 서미스터를 통과하여 흐르는 전류의 양이 달라진다. 즉, 연결부(30)는 상술한 바와 같이, 저항소자(10)의 측면을 통하여 형성되는데, 예컨대, 연결부(30)가, 도 4a에 도시된 바와 같은 전극 패턴에 대하여, 도면의 좌우측면에서 저항소자의 상하면에 형성된 전극을 각각 연결하는 경우와, 도면의 상하측면에서 저항소자의 상하면에 형성된 전극을 각각 연결하는 경우를 살펴보기로 한다.

도 5a 및 도 5b는 이 경우들의 전류의 흐름을 모식적으로 나타낸 단면도이다. 도 5a는, 연결부(30)가 도 4a의 좌우측면에서, 저항소자(10)의 상면에 형성된 제1전극(22a)과 하면에 형성된 제3전극(22c), 및 상면에 형성된 제2전극(22b)과 하면에 형성된 제4전극(22d)을 각각 연결하는 구조이다. 이 경우에 제1전극(22a)과 제2전극(22b)(엄밀하게는, PCB에 탑재되는 서미스터의 하면에 형성된 제3전극(22c)과 제4전극(22d))에 전압을 인가하면, 도 5a에 도시된 바와 같이, 저항소자(10)의 상하면에 형성된 인접하는 전극 사이(비전도성 갭)의 저항소자의 표층을 통하여 전류(Ig)가 흐름과 동시에, 저항소자(10)를 사이에 두고 상하로 대향하는 전극간에도 저항소자(10)의 두께 방향으로 전류(Ir)가 흐르게 된다.

도 5b는, 연결부(30)가 도 4a의 상하측면에서, 저항소자(10)의 상면에 형성된 제1전극(22a)과 하면에 형성된 제4전극(22d), 및 상면에 형성된 제2전극(22b)과 하면에 형성된 제3전극(22c)을 각각 연결하는 구조이다. 이 경우에 제1전극(22a)과 제2전극(22b)(엄밀하게는, PCB에 탑재되는 서미스터의 하면에 형성된 제4전극(22d)과 제3전극(22c))에 전압을 인가하면, 도 5b에 도시된 바와 같이, 저항소자(10)의 상하면에 형성된 인접하는 전극 사이(비전도성 갭)에서는 저항소자의 표층을 통하여 전류(Ig)가 흐르지만, 저항소자(10)를 사이에 두고 상하로 대향하는 전극은 이미 연결부(30)를 통해 전기적으로 연결되어 있으므로 동 극성이 되어, 저항소자(10)의 두께 방향으로는 전류가 흐르지 않게 된다. 따라서, 도 5a에 도시된 연결구조에 비해 전류가 흐를 수 있는 경로가 제한된다.

도 2a는 본 발명의 다른 실시예에 따른 서미스터를 도시한 사시도이고, 도 2b는 도 2a의 B-B선 단면도이다. 이 도면들을 참조하여 본 발명의 다른 실시예에 따른 서미스터(200)의 구조를, 전술한 일 실시예의 서미스터(100)와의 차이점을 중심으로 설명하면 다음과 같다.

본 실시예의 서미스터(200)는, 측면 및 연결부(32)의 구조가 전술한 일 실시예와 다르다. 즉, 전술한 일 실시예에서는, 연결부(30)가 서미스터(100)의 측면에 형성된 홈(72)을 제외한 측면부를 통해 상하면에 형성된 전극(20)을 서로 전기적으로 연결하였지만, 본 실시예에서는, 연결부(32)가 서미스터(200)의 측면에 형성된 홈(72)을 통하여 상하면에 형성된 전극(20)을 서로 전기적으로 연결하고 있다. 또한, 이에 따라 솔더(52) 역시 홈(72)에만 형성되어 있다. 측면을 제외한 나머지 부분의 구조 및 각 구성요소의 재질은 전술한 일 실시예와 마찬가지이다.

본 실시예에 따르면, 전술한 일 실시예와 마찬가지로, 서미스터(200)의 상하면이 회전 대칭이고 동일한 형상이기 때문에 툼스톤 현상이 근원적으로 해소되고, PCB에 실장할 때에 상하면을 구분할 필요가 없어진다.

또한, 연결부(32)가 곡면인 홈(72) 안쪽에 형성되므로 균열이 발생되더라도 균열이 전파되기 어렵고, 통전부위와 비통전부위가 한쪽 면에 모두 나타나므로 연결부의 불량 검사가 용이하다.

한편, 전술한 실시예들의 서미스터의 구조는 다양하게 변형이 가능하다. 예컨대, 전술한 실시예들에서는 저항소자(10)의 상면에 형성된 전극과 하면에 형성된 전극의 패턴이 뒤집었을 때 동일한 패턴이 되도록 상하가 동일한 패턴인 것으로 설명하였으나, 상하면에 형성된 전극 패턴이 서로 다를 수도 있다. 또한, PCB에 실장되는 하면의 전극 패턴은 PCB 상에 형성된 전극 패드와 좀 더 넓은 면적에서 안정되게 접촉될 수 있도록, 좌우의 전극 패턴이 서로 맞물리는 구조가 아닌, 예컨대 도 3에 도시된 바와 같이 단순 대향하는 패턴이 될 수도 있다.

또한, 전술한 실시예들에서는 서미스터(100, 200)의 측면에 반원형 홈(72)이 형성된 것으로 설명하였지만, 이 홈의 형상이 반원형이 아닌 반타원형이나 "V"자형, 직사각형 등 다양한 형상을 할 수 있음은 물론이다. 나아가서, 전술한 실시예들에서는, 연결부(30, 32)가 이 홈(72)을 제외한 측면부 또는 이 홈(72) 안쪽을 감싸면서 상하면의 전극을 서로 전기적으로 연결하는 것으로 설명하였지만, 이 홈 자체를 만들지 않고, 평면상의 측면 전체를 통하여 상하면의 전극을 전기적으로 연결할 수도 있다.

나아가, 전술한 실시예들에서는 연결부(30, 32)가 서미스터의 측면을 감싸면서 형성되는 것으로 설명하였지만, 반드시 이에 한하지는 않는다. 예컨대, 서미스 터의 안쪽에서 저항소자(10)를 상하로 관통하는 쓰루홀을 형성하고 이를 통하여 연결부를 형성할 수 있다. 나아가서, 도 6a와 관련지어 후술하는 제조방법중 저항소자(10)와 금속막(20)이 적층된 시트를 준비하는 단계에서, 폴리머 시트인 저항소자의 중간중간에 저항소자 상하면에 형성된 금속막(20)과 접촉하는 금속 와이어(미도시)를 배치시킴으로써 연결부를 형성할 수도 있다. 요컨대, 서미스터의 상하면에 형성되는 전극 패턴이 좌우대칭 및 상하대칭을 이루어 툼스톤 현상을 해소할 수 있는 경우라면 연결부의 구체적인 구조와 형상은 특히 한정되지는 않는다.

이어서, 상술한 바와 같은 본 발명의 서미스터(100, 200)를 대량으로 제조하는 방법에 대하여 상세히 설명한다.

도 6a 내지 도 6g는 전술한 일 실시예에 따른 서미스터(도 1a의 100)의 제조방법을 설명하기 위한 도면으로서, 도면 왼쪽은 평면도이고, 도면 오른쪽은 C-C선을 따라 잘라 본 부분 단면 사시도이다.

도 6a는 적절한 크기로 재단된 박판 저항소자 시트를 도시한 것으로서, 이 시트는 온도에 따라 저항값이 변화하는 NTC 또는 PTC 저항소자(10)를 사이에 두고 금속막(20; 이후 서미스터의 전극이 된다)이 적층된 구조를 가진다. 이 시트는, 전도성 입자들이 분산된 폴리머 시트의 상하면에 알루미늄이나 구리 등의 금속을 전해 또는 무전해 도금하여 제작하거나, 폴리머 시트의 양면에 금속 포일을 압착함으로써 제작할 수 있다. 이렇게 제작된 시트는 이후의 공정에서 핸들링하기 편하게 적절한 크기로 재단하여 세척한다.

이어서, 도 6b에 도시된 바와 같이, 시트에 일정한 폭과 길이를 가진 쓰루홀(12)을 다수개 상하좌우로 배열하여 천공한다. 이 쓰루홀(12)의 폭 방향(도면에서 가로방향)으로 인접한 쓰루홀 사이의 영역마다 서미스터가 형성되게 된다. 한편, 이 쓰루홀(12)은, 종래의 시트의 일 방향으로 연속되는 긴 슬릿과 달리, 길이방향으로 일정한 간격을 두고 형성된다. 따라서, 이후 공정에서 쓰루홀의 길이방향을 따라 시트가 밑으로 처지거나 뒤틀리는 현상이 생기지 않는다.

이어서, 도 6c에 도시된 바와 같이, 쓰루홀(12)이 형성된 시트의 전면(全面)에 구리나 구리 합금을 도금함으로써, 상하면의 금속막(20)을 쓰루홀(12)을 통하여 전기적으로 연결한다. 이렇게 형성된 구리 또는 구리 합금의 도금막(30)이 상술한 연결부가 된다.

이어서, 도 6d에 도시된 바와 같이, 각 쓰루홀(12) 사이의 영역에 형성된 금속막(20) 및 도금막(30)을 패터닝하여 소정 형상의 전극 패턴 및 연결부 패턴을 형성한다. 구체적으로는, 도 6c의 시트에 포토 레지스트를 도포하고 원하는 패턴으로 노광 및 현상하여 포토 레지스트 패턴(미도시)을 형성한 후, 형성된 포토 레지스트 패턴을 에칭 마스크로 하여 도금막(30) 및 금속막(20)을 순차로 에칭하여 도 6d에 도시된 바와 같이 크랭크 형상으로 저항소자(10)를 노출시킨다. 이어서, 포토 레지스트 패턴을 제거함으로써 도 6d에 도시된 바와 같은 상태의 시트를 형성한다.

이 단계에서 노출된 저항소자(10)의 영역이 상술한 비전도성 갭(14)을 형성하게 된다. 이때, 도면에서는 비전도성 갭(14)의 형상을 크랭크 형상으로 도시하고 설명하였지만, 전술한 바와 같이 도 4a 내지 도 4c에 도시된 바와 같은, 사각요철 패턴, 지그재그형, 파형 등 다양하게 할 수 있음은 물론이다. 또한, 시트의 상면과 하면에 형성하는 비전도성 갭(14)의 형상은 동일하게 할 수도 있고 서로 다르게 할 수도 있다.

이어서, 도 6e에 도시된 바와 같이, 시트의 상하면에 비전도성 갭(14)을 포함한 절연이 필요한 곳(결국 쓰루홀(12) 주변을 제외한 부분)에 솔더 레지스트(40)를 형성한다. 솔더 레지스트는 스크린 인쇄, 액상 포토인쇄, 드라이 필름의 라미네이팅 등 다양한 방법에 의해 형성할 수 있다.

이어서, 솔더 레지스트(40)가 형성된 시트에 Sn/Pb 도금처리를 하면, 도 6f에 도시된 바와 같이, 솔더 레지스트(40)가 형성된 부분을 제외한 쓰루홀(12) 내주면 및 주변부에 솔더(50)가 형성된다. 이 솔더는 이후 서미스터를 PCB에 실장할 때 솔더 리플로우 방법 등에 의해 PCB 상의 전극 패드에 연결되는 터미널이다.

마지막으로, 도 6g에 도시된 바와 같이, 절단선(60)을 따라 시트를 절단함으로써, 쓰루홀(12)의 폭방향으로 각 쓰루홀 사이의 영역이 하나의 단위 서미스터로 분리된다. 이때 쓰루홀(12)의 중간 부위 측벽을 원형이나 타원형(70)으로 잘라내면 도 1a에 도시된 측면에 홈(72)을 가지는 서미스터가 완성된다. 시트의 절단은 소잉(sawing)이나 소정 형상의 금형을 이용한 판금 공정에 의해 이루어질 수 있다. 한편, 도 6g에서 원형이나 타원형(70)의 천공과정을 생략하면, 서미스터 측면 전부를 통하여 상하면의 전극(20)이 연결되는 구조의 서미스터를 제조할 수 있다.

도 7은 전술한 다른 실시예에 따른 서미스터(도 2a의 200)를 제조하는 방법을 설명하기 위한 도면으로서, 전술한 일 실시예의 서미스터 제조방법과 다른 점을 중심으로 설명하면 다음과 같다.

전술한 바와 같이, 도 2a의 서미스터(200)는 그 측면 구조가 도 1a의 서미스터(100)와 달리, 반원형 또는 반타원형 홈(72)을 통해 상하면의 전극이 연결되는 구조이다. 이러한 구조의 서미스터를 제조하기 위해서는, 도 6a에 도시된 바와 같은 시트에 대하여, 도 6b의 장공형의 쓰루홀(12) 대신에, 원형 또는 타원형의 쓰루홀(16)을 형성하고, 이후 연결부 형성, 전극 패터닝, 솔더 레지스트 및 솔더 형성 공정을 수행한 다음, 도 7에 도시된 절단선(60 및 62)을 따라 절단하면 된다.

한편, 도 6g 및 도 7에서는 쓰루홀(12 또는 16) 사이마다 동일한 크랭크 형상의 비전도성 갭(14)을 형성한 결과, 쓰루홀의 상하로 일정한 간격 만큼의 시트를 버리게 되는 문제가 있다. 이는, 본 발명이 서미스터의 제조과정에서 시트가 뒤틀리지 않게 하기 위해 도면의 상하방향으로 연속되는 긴 슬릿을 형성하지 않고 쓰루홀을 일정한 간격을 두고 형성한 결과이다.

이에 대해, 본 실시예의 서미스터(200)는, 원래(종래)는 연속하는 긴 슬릿을 불연속적으로 형성한 결과인 도 6g의 쓰루홀(12)과 달리, 원래부터 연속하지 않는 쓰루홀(16)로 제조할 수 있다. 따라서, 도 8과 같이, 각 서미스터가 형성되는 영역의 비전도성 갭(18)을 동일한 형상으로 하지 않고, 도면의 상하방향으로 번갈아 가면서 크랭크 형상을 좌우로 뒤집음으로써 갭(18)을 연속하여 형성한 다음, 절단선(60 및 62)을 따라 절단하여 서미스터(200)를 제조할 수 있다. 이 결과 절단선(60) 사이에 버리는 영역이 없어 낭비를 줄일 수 있다.

본 발명의 서미스터는 구조적으로 대칭형상을 가지기 때문에 구조의 비대칭 성에 의해 발생하는 툼스톤 현상을 근원적으로 방지할 수 있다. 또한, 서미스터의 일면에 극성이 다른 전압이 인가되는 전극을, 비전도성 갭을 사이에 두고 서로 맞물리도록 배치시킴으로서 전류의 흐름을 증가시켜 상온에서의 서미스터의 저항 특성을 향상시켰다.

또한, 본 발명의 서미스터는 서미스터의 측면에 홈을 형성하고 이 홈 또는 이 홈을 제외한 부분의 측면을 통하여 상하면에 형성된 전극을 전기적으로 연결함으로써, 연결부에 균열이 생기더라도 서미스터의 측면을 따라 균열이 전파되는 것을 방지하여 신뢰성이 높은 서미스터를 제공할 수 있다.

나아가, 본 발명의 서미스터의 제조방법에 따르면, 저항소자 시트에 장공형의 쓰루홀을 소정 간격을 두고 상하좌우로 배치시킴으로써, 서미스터의 제조과정에서 시트가 뒤틀리는 현상을 방지할 수 있다.

Claims (20)

1. 온도에 따라 저항이 변화하는 박판 저항소자;

   상기 박판 저항소자의 일면에 전기적으로 분리되어 형성된 제1전극과 제2전극;

   상기 박판 저항소자의 상기 일면과 대향하는 타면에 전기적으로 분리되어 형성된 제3전극과 제4전극;

   상기 제1전극과 제3전극을 전기적으로 연결하는 제1연결부; 및

   상기 제2전극과 제4전극을 전기적으로 연결하는 제2연결부;를 포함하고,

   상기 제1전극과 제2전극이 서로 크기가 같고, 상기 박판 저항소자의 두께보다 작은 폭을 가지는 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상을 가지고,

   상기 제3전극과 제4전극이 서로 크기가 같고, 상기 박판 저항소자의 두께보다 작은 폭을 가지는 비전도성 갭을 사이에 두고 상호 대칭적으로 맞물린 형상을 가지고,

   상기 제1전극과 제2전극 또는 제3전극과 제4전극은 극성이 다른 전압이 인가되어, 상기 박판 저항소자의 표면에서 인접하는 전극 및 상기 박판 저항소자를 사이에 두고 대향하는 위치에 형성된 전극에 서로 다른 극성의 전압이 인가되는 것을 특징으로 하는 서미스터.
2. 제1항에 있어서, 상기 서미스터를 뒤집었을 때 표면에 나타나는 전극 패턴이 동일하도록, 상기 제1전극과 제2전극의 패턴은 상기 제3전극과 제4전극의 패턴과 회전대칭인 것을 특징으로 하는 서미스터.
3. 제1항에 있어서, 상기 제1연결부 및 제2연결부는 각각 상기 박판 저항소자의 일측면 및 이 일측면과 대향하는 타측면을 감싸면서 상기 제1전극과 제3전극 및 상기 제2전극과 제4전극을 전기적으로 연결하는 것을 특징으로 하는 서미스터.
4. 제3항에 있어서, 상기 박판 저항소자의 일측면 및 타측면에는 각각 홈이 형성되어 있고, 상기 제1연결부 및 제2연결부는 각각 상기 홈을 제외한 일측면 및 타측면을 감싸면서 상기 제1전극과 제3전극 및 상기 제2전극과 제4전극을 전기적으로 연결하는 것을 특징으로 하는 서미스터.
5. 제3항에 있어서, 상기 박판 저항소자의 일측면 및 타측면에는 각각 홈이 형성되어 있고, 상기 제1연결부 및 제2연결부는 각각 상기 일측면 및 타측면의 홈을 감싸면서 상기 제1전극과 제3전극 및 상기 제2전극과 제4전극을 전기적으로 연결하는 것을 특징으로 하는 서미스터.
6. 제1항에 있어서, 상기 제1전극과 제2전극 사이의 비전도성 갭 및 상기 제3전극과 제4전극 사이의 비전도성 갭은, 그 형상이 크랭크형, 사각요철 패턴, 지그재그형, 또는 파형인 것을 특징으로 하는 서미스터.
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 제1항에 있어서, 상기 박판 저항소자는 정온계수 특성을 가지는 폴리머인 것을 특징으로 하는 서미스터
12. 제1항에 있어서, 상기 제1 내지 제4전극은 구리 또는 구리 합금으로 형성된 것을 특징으로 하는 서미스터.
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images