KR100691127B1 - Broadcast signal receiving circuit - Google Patents
Broadcast signal receiving circuit Download PDFInfo
- Publication number
- KR100691127B1 KR100691127B1 KR1020050016158A KR20050016158A KR100691127B1 KR 100691127 B1 KR100691127 B1 KR 100691127B1 KR 1020050016158 A KR1020050016158 A KR 1020050016158A KR 20050016158 A KR20050016158 A KR 20050016158A KR 100691127 B1 KR100691127 B1 KR 100691127B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- oscillator
- analog
- digital
- sampling
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
IF 신호를 샘플링 및 홀딩하여 디지털 신호로 변환하면서 IF 신호에 실려있는 아날로그 전송신호를 추출하고, IF 신호를 샘플링할 경우에 임피던스가 변화되지 않도록 한다.By sampling and holding the IF signal and converting it into a digital signal, the analog transmission signal contained in the IF signal is extracted and the impedance is not changed when sampling the IF signal.
채널 선택신호에 따라 소정 채널의 텔레비전 방송신호를 수신하여 소정 주파수의 IF 신호로 출력하는 튜너부와, 상기 IF 신호를 샘플링 및 홀딩하기 위한 소정 주파수의 발진신호를 발생하는 발진기와, 상기 발진기의 발진신호에 따라 상기 IF 신호를 샘플링 및 홀딩하여 아날로그 전송신호를 추출하고 추출한 아날로그 전송신호를 디지털 신호로 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기에서 출력되는 디지털 전송신호를 처리하는 DSP를 구비하는 것으로 별도의 혼합기를 사용하지 않고, IF 신호에서 아날로그 전송신호를 추출하며, 잡음의 발생을 줄인다.A tuner unit which receives a television broadcast signal of a predetermined channel according to a channel selection signal and outputs it as an IF signal of a predetermined frequency, an oscillator generating an oscillation signal of a predetermined frequency for sampling and holding the IF signal, and an oscillator of the oscillator An analog / digital converter for sampling and holding the IF signal according to the signal, extracting an analog transmission signal, converting the extracted analog transmission signal into a digital signal, and a DSP for processing the digital transmission signal output from the analog / digital converter; It does not use a separate mixer, extracts the analog transmission signal from the IF signal, and reduces the occurrence of noise.
VSB/QAM, 디지털텔레비전방송, IF신호, 샘플홀드회로, VSB / QAM, digital television broadcasting, IF signal, sample hold circuit,
Description
도 1은 종래의 방송신호 수신회로의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional broadcast signal receiving circuit.
도 2는 본 발명의 방송신호 수신회로의 구성을 보인 블록도.Figure 2 is a block diagram showing the configuration of a broadcast signal receiving circuit of the present invention.
도 3은 도 2의 아날로그/디지털 변환기의 구성을 보인 회로도.3 is a circuit diagram showing the configuration of the analog-digital converter of FIG.
도 4는 도 2의 샘플링/홀딩부의 구성을 보인 회로도.4 is a circuit diagram illustrating a configuration of a sampling / holding unit of FIG. 2.
도 5a 및 도 5b는 본 발명의 방송신호 수신회로에 사용되는 스위칭부의 동작원리를 설명하기 위한 도면.5a and 5b are views for explaining the operation principle of the switching unit used in the broadcast signal receiving circuit of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
210 : 튜너부 220 : 필터210: tuner portion 220: filter
230 : AGC 증폭기 240 : 발진기230: AGC amplifier 240: oscillator
250 : 아날로그/디지털 변환기 260 : DSP250: analog-to-digital converter 260: DSP
300 : 샘플링/홀딩 증폭기 301 : 증폭기300: sampling / holding amplifier 301: amplifier
310 : 파이프라인 아날로그/디지털 변환기310: pipeline analog to digital converter
320 : 에러 정정부 400 : 충전부320: error correction unit 400: charging unit
410 : 바이어스전압 공급부 SW11∼SW31, SW12∼SW32 : 스위칭부410: bias voltage supply unit SW11 to SW31, SW12 to SW32: switching unit
NM11∼NM14 : 엔모스 트랜지스터 PM11, PM12 : 피모스 트랜지스터NM11 to NM14: NMOS transistor PM11, PM12: PMOS transistor
본 발명은 튜너부가 수신하는 방송신호의 IF(Intermediate Frequency) 신호에서 전송신호를 추출하는 방송신호 수신회로에 있어서, IF 신호를 샘플링 및 홀딩하여 디지털 신호로 변환하면서 IF 신호에 실려있는 전송신호를 추출하는 방송신호 수신회로에 관한 것으로 특히 디지털 텔레비전 방송신호를 수신하는 디지털 텔레비전 수상기 및 셋 탑 박스 등의 방송신호 수신기기에서 반송파에 실려 전송되는 AV(Audio and Video) 신호를 추출하는 방송신호 수신회로에 관한 것이다.The present invention is a broadcast signal receiving circuit for extracting a transmission signal from an IF (Intermediate Frequency) signal of the broadcast signal received by the tuner, sampling and holding the IF signal to convert to a digital signal while extracting the transmission signal contained in the IF signal The present invention relates to a broadcast signal receiving circuit, and more particularly to a broadcast signal receiving circuit for extracting an AV (Audio and Video) signal carried on a carrier wave in a digital television receiver and a broadcast signal receiver such as a set-top box for receiving a digital television broadcast signal. It is about.
디지털 텔레비전 방송이 고화질, 고해상도 및 대형화를 기본으로 활발하게 개발되고 있으며, 공중파의 디지털 텔레비전 수신방식인 VSB/QAM(Vestigial Side Band/Quadrature Amplitude modulation) 방식이 대한민국에서의 표준이 되고 있다.Digital television broadcasting is being actively developed based on high definition, high resolution, and large size, and VSB / QAM (Vestigial Side Band / Quadrature Amplitude Modulation), which is a digital television reception method, is becoming a standard in Korea.
상기 VSB/QAM 방식은 공중파로 수신되는 아날로그 신호를 디지털로 처리하기 위하여 아날로그/디지털 변환기를 구비하고 있다. 즉, VSB/QAM 방식은 튜너부에서 소정 채널의 방송신호를 수신하여 약 44㎒의 주파수를 가지는 IF 신호를 출력하고, 그 출력한 IF 신호를 필터링하고, 혼합기를 통해 6㎒의 전송신호를 추출한 후 아날로그/디지털 변환기로 입력시켜 디지털 신호로 변환하였다.The VSB / QAM system includes an analog-to-digital converter to digitally process an analog signal received by airwaves. That is, the VSB / QAM method receives a broadcast signal of a predetermined channel from the tuner unit, outputs an IF signal having a frequency of about 44 MHz, filters the output IF signal, and extracts a 6 MHz transmission signal through a mixer. It was then input to an analog / digital converter and converted into a digital signal.
이러한 종래의 기술을 도 1의 도면을 참조하여 상세히 설명한다.This conventional technique will be described in detail with reference to the drawings of FIG. 1.
도 1은 종래의 방송신호 수신회로의 구성을 보인 블록도이다. 이에 도시된 바와 같이 안테나(100)를 통해 수신되는 방송신호에서 채널 선택신호에 따라 소정 채널의 텔레비전 방송신호를 수신하여 소정 주파수의 IF 신호로 출력하는 튜너부 (110)와, 상기 튜너부(110)가 출력하는 소정 주파수의 IF신호를 필터링하여 잡음을 제거하는 필터(120)와, 소정 주파수의 발진신호를 발생하는 제 1 발진기(130)와, 상기 필터(120)에서 출력되는 IF 신호를 AGC(Automatic Gain Control) 신호에 따라 AGC 증폭하고 상기 제 1 발진기(130)의 발진신호를 혼합하여 AV 신호를 추출하는 혼합 및 AGC 증폭기(140)와, 상기 혼합 및 AGC 증폭기(140)의 출력신호를 샘플링 및 홀딩하기 위한 소정 주파수의 발진신호를 발생하는 제 2 발진기(150)와, 상기 혼합 및 AGC 증폭기(140)의 출력신호를 상기 제 2 발진기(150)의 발진신호에 따라 샘플링 및 홀딩하면서 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기(160)와, 상기 아날로그/디지털 변환기(160)에서 출력되는 디지털 신호를 처리하는 DSP(Digital Signal Processor)(170)로 구성하였다.1 is a block diagram showing the configuration of a conventional broadcast signal receiving circuit. As shown in the figure, a
이와 같이 구성된 종래의 방송신호 수신회로는 안테나(100)를 통해 수신되는 텔레비전 방송신호들 중에서 튜너부(110)가 채널 선택신호에 따른 소정 채널의 텔레비전 방송신호를 수신하여 소정의 주파수 예를 들면, 44㎒의 주파수를 가지는 IF 신호를 출력하게 된다.In the conventional broadcast signal receiving circuit configured as described above, the
상기 튜너부(110)가 출력하는 IF 신호는 필터(120)에서 필터링되어 잡음신호가 제거된다. 여기서, 상기 필터(120)는 예를 들면, SAW(Surface Acoustic Wave) 필터를 사용하는 것으로서 튜너부(110)가 출력하는 44㎒의 주파수를 가지는 IF 신호는 필터(120)에서 필터링되어 잡음신호가 제거된다.The IF signal output from the
상기 필터(120)에서 잡음신호가 제거된 IF 신호는 혼합 및 AGC 증폭기(140)로 입력되는 것으로서 혼합 및 AGC 증폭기(140)는 필터(120)로부터 입력되는 IF 신 호를 AGC 신호에 따라 증폭하여 이득이 일정하게 되도록 하고, 제 1 발진기(130)에서 출력되는 발진신호를 혼합하여 6㎒의 주파수 대역을 가지는 AV 신호로 변환한다.The IF signal from which the noise signal is removed from the
상기 혼합 및 AGC 증폭기(140)에서 출력되는 AV 신호는 아날로그/디지털 변환기(160)로 입력되고, 또한 제 2 발진기(150)가 약 25㎒의 발진신호를 발생하여 아날로그/디지털 변환기(160)로 입력되는 것으로서 아날로그/디지털 변환기(160)는 제 2 발진기(150)가 발생하는 약 25㎒의 발진신호에 따라 상기 혼합 및 AGC 증폭기(140)로부터 입력되는 AV 신호를 샘플링 및 홀딩하고, 디지털 AV 신호로 변환하며, 아날로그/디지털 변환기(160)에서 변환한 디지털 AV 신호는 DSP(170)에서 디지털 처리되어 출력된다.The AV signal output from the mixed and
그러나 상기한 종래의 기술은 필터(120)에서 필터링된 IF 신호에 제 1 발진기(130)에서 출력되는 발진신호를 혼합 및 AGC 증폭기(140)가 혼합하여 6㎒의 AV 신호로 변환한 후 디지털 신호로 변환한다. 상기 혼합 및 AGC 증폭기(140)는 고가의 2단 혼합기를 사용하여 6㎒의 아날로그 AV 신호를 추출하는 것으로서 구성이 복잡하고, 또한 제품의 생산원가가 상승하게 되는 등의 여러 가지 문제점이 있었다.However, the above-described conventional technology converts the oscillation signal output from the
그러므로 본 발명의 목적은 혼합기를 사용하지 않고, IF 신호를 샘플링 및 홀딩하여 디지털 신호로 변환하면서 IF 신호에 실려있는 아날로그 AV 신호를 추출하는 방송신호 수신회로를 제공하는데 있다.It is therefore an object of the present invention to provide a broadcast signal receiving circuit that extracts analog AV signals contained in an IF signal while sampling and holding the IF signal and converting it into a digital signal without using a mixer.
본 발명의 다른 목적은 IF 신호를 샘플링할 경우에 입력 임피던스가 변화되지 않도록 하여 잡음을 줄일 수 있는 방송신호 수신회로를 제공하는데 있다.Another object of the present invention is to provide a broadcast signal receiving circuit which can reduce noise by preventing input impedance from changing when sampling an IF signal.
본 발명의 또 다른 목적은 IF 신호를 샘플링할 경우에 샘플링 스위칭의 입력 임피던스를 작게 하여 잡음을 줄일 수 있는 방송신호 수신회로를 제공하는데 있다.Another object of the present invention is to provide a broadcast signal receiving circuit which can reduce noise by reducing the input impedance of sampling switching when sampling an IF signal.
이러한 목적을 가지는 본 발명의 방송신호 수신회로는 채널 선택신호에 따라 소정 채널의 텔레비전 방송신호를 수신하여 소정 주파수의 IF 신호로 출력하는 튜너부와, 상기 IF 신호를 샘플링 및 홀딩하기 위한 소정 주파수의 발진신호를 발생하는 발진기와, 상기 발진기의 발진신호에 따라 상기 IF 신호를 샘플링 및 홀딩하여 아날로그 전송신호를 추출하고 추출한 아날로그 전송신호를 디지털 신호로 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기에서 출력되는 디지털 전송신호를 처리하는 DSP를 구비하고, 상기 튜너부와 아날로그/디지털 변환기의 사이에는 상기 튜너부에서 출력되는 IF 신호를 필터링하여 잡음을 제거하는 필터와, 상기 필터에서 필터링된 IF 신호를 AGC 신호에 따라 이득을 조절하는 AGC 증폭기를 더 포함하는 것을 특징으로 한다.The broadcast signal receiving circuit of the present invention having the above object has a tuner unit for receiving a television broadcast signal of a predetermined channel and outputting it as an IF signal of a predetermined frequency according to a channel selection signal, and a predetermined frequency for sampling and holding the IF signal. An oscillator for generating an oscillation signal, an analog / digital converter for extracting an analog transmission signal by sampling and holding the IF signal according to the oscillation signal of the oscillator, and converting the extracted analog transmission signal into a digital signal, and the analog / digital converter And a DSP for processing a digital transmission signal output from the filter, and filtering the IF signal output from the tuner unit to remove noise between the tuner unit and the analog / digital converter, and the IF signal filtered by the filter. It further comprises an AGC amplifier for adjusting the gain according to the AGC signal And a gong.
상기 아날로그/디지털 변환기는, IF 신호를 발진기의 발진신호에 따라 샘플링 및 홀딩하여 아날로그 AV 신호를 추출하고 추출한 아날로그 AV 신호를 증폭하는 샘플링/홀딩 증폭기와, 상기 샘플링/홀딩 증폭기가 증폭한 아날로그 AV 신호를 복수의 MDAC(Multiplying Digital to Analog Converter) 및 복수의 플래쉬(flash) 아날로그/디지털 변환기를 이용하여 디지털 AV 신호로 변환하는 파이프라인 아날로그/디지털 변환기와, 상기 파이프라인 아날로그/디지털 변환기가 출력하는 디지털 AV 신호의 에러를 정정하고 상기 DSP로 출력하는 에러 정정부로 구성되고, 상기 샘플링/홀딩 증폭기는 샘플링된 IF 신호를 홀딩하기 위한 콘덴서와, 상기 발진기의 발진신호의 제 1 기간 동안 접속되면서 IF 신호를 샘플링하여 상기 콘덴서에 홀딩되게 하는 제 1 스위칭부 및 제 2 스위칭부와, 상기 콘덴서에 홀딩된 IF 신호를 증폭하는 증폭기와, 상기 발진기의 발진신호의 제 2 기간 동안 접속되면서 상기 콘덴서에 홀딩된 IF 신호가 상기 증폭기에서 증폭되게 하는 제 3 스위칭부로 구성되며, 상기 발진기와 상기 제 1 및 제 2 스위칭부의 사이 또는 상기 발진기와 제 3 스위칭부의 사이에는 발진기의 발진신호를 반전시키기 위한 인버터를 구비하며, 상기 제 1 내지 제 3 스위칭부들 각각은 입력신호를 스위칭시켜 출력단자로 출력하는 엔모스 트랜지스터와, 상기 엔모스 트랜지스터에 바이어스 전압을 인가하기 위한 콘덴서와, 상기 발진기의 발진신호의 제 1 기간 동안 상기 콘덴서에 전원을 충전시키는 충전부와, 상기 발진기의 발진신호의 제 2 기간 동안 상기 콘덴서에 충전된 전원을 상기 엔모스 트랜지스터의 게이트 및 소스에 바이어스 전압으로 인가하여 상기 입력신호를 출력단자로 출력하게 하는 바이어스 전압 공급부로 구성되며, 상기 발진기의 발진신호의 제 1 기간 및 제 2 기간은 발진신호의 고전위 기간 및 저전위 기간인 것을 특징으로 한다.The analog-to-digital converter includes a sampling / holding amplifier for sampling and holding an IF signal according to an oscillation signal of an oscillator, extracting the analog AV signal, and amplifying the extracted analog AV signal, and the analog AV signal amplified by the sampling / holding amplifier. A pipeline analog / digital converter for converting a digital AV signal using a plurality of MDACs (multiplying digital to analog converters) and a plurality of flash analog / digital converters, and digital outputs of the pipeline analog / digital converters. And an error correction unit for correcting an error of an AV signal and outputting it to the DSP, wherein the sampling / holding amplifier is connected to a capacitor for holding a sampled IF signal, and connected during a first period of the oscillation signal of the oscillator. A first switching unit and a second switching unit for sampling and holding the capacitor in the capacitor; An amplifier for amplifying the IF signal held in the condenser, and a third switching unit which is connected during the second period of the oscillation signal of the oscillator to cause the IF signal held in the condenser to be amplified in the amplifier. An inverter for inverting the oscillation signal of the oscillator is provided between the first and second switching units or between the oscillator and the third switching unit, and each of the first to third switching units switches an input signal and outputs it to an output terminal. An NMOS transistor, a capacitor for applying a bias voltage to the NMOS transistor, a charging unit for charging power to the capacitor during the first period of the oscillation signal of the oscillator, and a second period of the oscillation signal of the oscillator A bias voltage is applied to a gate and a source of the NMOS transistor for the power charged in the capacitor. Applying to and is composed of a bias voltage supply which outputs the input signal to the output terminal, the first period and the second period of the oscillation signal of the oscillator is characterized in that the high potential period and the low potential period of the oscillation signal.
이하, 첨부된 도 2 내지 도 5의 도면을 참조하여 본 발명의 방송신호 수신회로를 상세히 설명한다.Hereinafter, the broadcast signal receiving circuit of the present invention will be described in detail with reference to the accompanying drawings of FIGS. 2 to 5.
도 2는 본 발명의 방송신호 수신회로의 구성을 보인 블록도이다. 이에 도시된 바와 같이 안테나(200)를 통해 수신되는 방송신호에서 채널 선택신호에 따라 소 정 채널의 텔레비전 방송신호를 수신하여 소정 주파수의 IF 신호로 출력하는 튜너부(210)와, 상기 튜너부(210)가 출력하는 소정 주파수의 IF신호를 필터링하여 잡음을 제거하는 필터(220)와, 상기 필터(220)에서 출력되는 IF 신호를 AGC 신호에 따라 AGC 증폭하는 AGC 증폭기(230)와, 상기 AGC 증폭기(230)의 출력신호를 샘플링 및 홀딩하기 위한 소정 주파수의 발진신호를 발생하는 발진기(240)와, 상기 AGC 증폭기(230)의 출력신호를 상기 발진기(240)의 발진신호에 따라 샘플링 및 홀딩하여 아날로그 AV 신호를 추출하고 추출한 아날로그 AV 신호를 디지털 AV 신호로 변환하는 아날로그/디지털 변환기(250)와, 상기 아날로그/디지털 변환기(250)에서 출력되는 디지털 신호를 처리하는 DSP(260)로 구성하였다.2 is a block diagram showing the configuration of a broadcast signal receiving circuit of the present invention. As shown in the figure, the
이와 같이 구성된 본 발명의 방송신호 수신회로는 안테나(200)를 통해 수신되는 텔레비전 방송신호들 중에서 튜너부(210)가 채널 선택신호에 따른 소정 채널의 텔레비전 방송신호를 수신하여 IF 신호를 출력하게 된다. 예를 들면, 상기 튜너부(210)는 44㎒의 주파수를 가지는 IF 신호를 출력하게 된다.In the broadcast signal receiving circuit of the present invention configured as described above, the
상기 튜너부(210)가 출력하는 IF 신호는 필터(220)에서 필터링되어 잡음신호가 제거되고, 그 잡음신호가 제거된 IF 신호는 AGC 증폭기(230)에서 AGC 신호에 따라 증폭하여 이득이 일정하게 되도록 조절된 후 출력된다.The IF signal output from the
상기 AGC 증폭기(230)에서 이득이 조절된 IF 신호는 아날로그/디지털 변환기(250)로 입력되고, 또한 발진기(240)가 발생하는 약 25㎒의 발진신호가 아날로그/디지털 변환기(250)로 입력되는 것으로서 아날로그/디지털 변환기(250)는 발진기(240)가 발생하는 약 25㎒의 발진신호에 따라 상기 AGC 증폭기(240)로부터 입력되는 IF 신호를 샘플링 및 홀딩하여 아날로그 AV 신호를 추출하고, 추출한 아날로그, AV 신호를 디지털 AV 신호로 변환하며, 아날로그/디지털 변환기(250)가 변환한 디지털 AV 신호는 DSP(260)에서 디지털 처리되어 출력된다.The IF signal whose gain is adjusted in the
도 3은 상기한 본 발명의 방송신호 수신회로에서 아날로그/디지털 변환기(250)의 구성을 보인 회로도이다. 이에 도시된 바와 같이 입력되는 IF 신호를 발진기(240)의 발진신호에 따라 샘플링 및 홀딩하여 아날로그 AV 신호를 추출하고 증폭하는 샘플링/홀딩 증폭기(300)와, 상기 샘플링/홀딩 증폭기(300)가 증폭한 아날로그 AV 신호를 복수의 MDAC(Multiplying Digital to Analog Converter) 및 복수의 플래쉬(flash) 아날로그/디지털 변환기를 이용하여 디지털 AV 신호로 변환하는 파이프라인(pipelined) 아날로그/디지털 변환기(310)와, 상기 파이프라인아날로그/디지털 변환기(310)가 출력하는 디지털 AV 신호의 에러를 정정하고 상기 DSP(260)로 출력하는 에러 정정부(320)로 구성하였다.3 is a circuit diagram showing the configuration of the analog-to-
상기 샘플링/홀딩 증폭기(300)는, 상기 발진기(240)의 발진신호의 제 1 기간동안 접속되면서 IF 신호를 샘플링하여 콘덴서(C1)(C2)에 홀딩시키는 제 1 스위칭부(SW11)(SW21) 및 제 2 스위칭부(SW12)(SW22)와, 증폭기(301)와, 상기 발진기(240)의 발진신호의 제 2 기간동안 접속되면서 상기 콘덴서(C1)(C2)에 홀딩된 IF 신호가 상기 증폭기(301)에서 증폭되게 하는 제 3 스위칭부(SW13)(SW23)로 구성하였다.The sampling / holding
이와 같이 구성된 본 발명은 발진기(240)의 발진신호의 제 1 기간 즉, 발진신호의 고전위 기간동안 제 1 스위칭부(SW11)(SW21) 및 제 2 스위칭부(SW12)(SW22)가 접속된다.According to the present invention configured as described above, the first switching unit SW11 (SW21) and the second switching unit SW12 (SW22) are connected during the first period of the oscillation signal of the
발진기(240)의 발진신호가 제 1 기간인 고전위 기간으로서 제 1 스위칭부(SW11)(SW21) 및 제 2 스위칭부(SW12)(SW22)가 접속되고, 제 3 스위칭부(SW13)(SW23)가 개방될 경우에 AGC 증폭기(230)로부터 입력되는 IF 신호가 제 1 스위칭부(SW11)(SW21), 콘덴서(C1)(C2) 및 제 2 스위칭부(SW12)(SW22)를 통해 흐르면서 샘플링되어 콘덴서(C1)(C2)에는 IF 신호가 충전된다. 즉, IF 신호가 콘덴서(C1)(C2)에 홀딩된다.As the high potential period in which the oscillation signal of the
이와 같은 상태에서 발진기(240)의 발진신호가 제 2 기간인 저전위 기간일 경우에 상기와는 반대로 제 1 스위칭부(SW11)(SW21) 및 제 2 스위칭부(SW12)(SW22)가 개방되고, 제 3 스위칭부(SW13)(SW23)가 접속된다.In this state, when the oscillation signal of the
그러면, 상기 콘덴서(C1)(C2)에 홀딩되어 있는 IF 신호가 증폭기(301)에서 증폭되어 출력된다.Then, the IF signal held in the capacitors C1 and C2 is amplified by the
도 4는 상기 샘플링/홀딩 증폭기(300)에 구비되어 있는 제 1 내지 제 3 스위칭부(SW11∼SW13)(SW21∼SW23)들 각각의 구성을 보인 회로도이다. 이에 도시된 바와 같이 입력신호(VIN)를 스위칭시켜 출력단자(VOUT)로 출력하는 제 1 엔모스 트랜지스터(NM11)와, 상기 제 1 엔모스 트랜지스터(NM11)에 바이어스 전압을 인가하기 위한 콘덴서(C11)와, 상기 발진기(240)의 발진신호의 제 1 기간 동안 상기 콘덴서(C11)에 전원을 충전시키는 제 2 및 제 3 엔모스 트랜지스터(NM12, NM13)와 제 1 피모스 트랜지스터(PM11)로 이루어지는 충전부(400)와, 상기 발진기(240)의 발진신호의 제 2 기간 동안 상기 콘덴서(C11)에 충전된 전원을 상기 제 1 엔모스 트랜지스터(NM11)의 게이트 및 소스에 바이어스 전압으로 인가하여 입력신호(VIN)를 출력단자(VOUT)로 출력하게 하는 제 4 엔모스 트랜지스터(NM14) 및 제 2 피모스 트랜지스터(PM12)로 이루어지는 바이어스 전압 공급부(410)로 구성하였다.FIG. 4 is a circuit diagram showing the configuration of each of the first to third switching units SW11 to SW13 (SW21 to SW23) included in the sampling / holding
이와 같이 구성된 본 발명의 스위칭부(SW11∼SW13)(SW21∼SW23)들 각각은 전원단자(VDD)(VSS)에 전원이 인가된 상태에서 발진기(240)가 발생하는 발진신호의 제 1 기간 즉, 고전위 신호가 입력될 경우에 충전부(400)의 제 2 및 제 3 엔모스 트랜지스터(NM12, NM13)가 도통상태로 되고, 제 3 엔모스 트랜지스터(NM13)가 도통상태로 됨에 따라 제 1 피모스 트랜지스터(PM11)의 게이트에는 전원단자(VSS)의 전원인 저전위가 제 3 엔모스 트랜지스터(NM13)를 통해 인가되므로 제 1 피모스 트랜지스터(PM11)가 도통상태로 된다.Each of the switching units SW11 to SW13 (SW21 to SW23) of the present invention configured as described above is the first of the oscillation signal generated by the
그러면, 전원단자(VDD)에서 제 1 피모스 트랜지스터(PM11), 콘덴서(C11), 제 2 엔모스 트랜지스터(NM12) 및 전원단자(VSS)로 전류통로가 형성되어 콘덴서(C11)에 전원이 충전된다.Then, a current path is formed from the power supply terminal V DD to the first PMOS transistor PM11, the capacitor C11, the second NMOS transistor NM12, and the power supply terminal V SS to supply power to the capacitor C11. Is charged.
이와 같은 상태에서 발진기(240)가 발생하는 발진신호의 제 2 기간 즉, 저전위 신호가 입력될 경우에 상기와는 반대로 충전부(400)의 제 2 및 제 3 엔모스 트랜지스터(NM12, NM13)가 차단상태로 되고, 제 3 엔모스 트랜지스터(NM13)가 차단상태로 됨에 따라 제 1 피모스 트랜지스터(PM11)가 차단상태로 된다.In this state, when the second period of the oscillation signal generated by the
그리고 발진기(240)가 발생하는 저전위 신호에 의해 바이어스 전압 공급부(410)의 제 2 피모스 트랜지스터(PM12)가 도통상태로 되고, 피모스 트랜지스터 (PM12)가 도통상태로 됨에 따라 상기 콘덴서(C11)에 충전된 전원이 제 2 피모스 트랜지스터(PM12)를 통해 제 1 및 제 4 엔모스 트랜지스터(NM11, NM14)의 게이트에 인가되므로 제 4 엔모스 트랜지스터(NM14)가 도통상태로 된다.As a result of the low potential signal generated by the
그러면, 상기 콘덴서(C11)의 충전전원이 제 2 피모스 트랜지스터(PM12) 및 제 4 엔모스 트랜지스터(NM14)를 통해 제 1 엔모스 트랜지스터(NM11)의 게이트 및 소스에 인가되므로 제 1 엔모스 트랜지스터(NM11)가 도통상태로 되고, 입력단자(VIN)의 입력신호가 제 1 엔모스 트랜지스터(NM11)를 통해 출력단자(VOUT)로 출력된다.Then, since the charging power of the capacitor C11 is applied to the gate and the source of the first NMOS transistor NM11 through the second PMOS transistor PM12 and the fourth NMOS transistor NM14, the first NMOS transistor. NM11 is brought into a conductive state, and the input signal of the input terminal VIN is output to the output terminal VOUT through the first NMOS transistor NM11.
여기서, 본 발명은 발진기(240)가 발생하는 발진신호가 고전위 신호인 제 1 기간일 경우에 제 1 스위칭부(SW11)(SW21) 및 제 2 스위칭부(SW12)(SW22)가 접속되고, 발진신호가 저전위 신호인 제 2 기간일 경우에 제 3 스위칭부(SW13)(SW23)가 접속된다. 그러므로 제 1 스위칭부(SW11)(SW21) 및 제 2 스위칭부(SW12)(SW22)와 발진기(240)의 사이에 인버터를 구비하여 발진신호를 반전시키거나 또는 제 3 스위칭부(SW13)(SW23)와 발진기(240)의 사이에 인버터를 구비하여 발진신호를 반전시켜 발진기(240)의 발진신호에 따라 제 1 스위칭부(SW11)(SW21) 및 제 2 스위칭부(SW12)(SW22)와 제 3 스위칭부(SW13)(SW23)가 교대로 접속되도록 한다.Here, in the present invention, when the oscillation signal generated by the
일반적으로 VSB/QAM 방식에서 아날로그/디지털 변환기(250)는 동작특성이 가장 민감한 구성물들 중의 하나이며, 그 중에서도 IF 신호와 같은 고주파 신호를 샘플링할 경우에 임피던스의 변화가 크거나 임피던스의 값이 높을 경우에 잡음의 발생이 커지게 된다. 즉, 아날로그/디지털 변환기(250)가 IF 신호를 샘플링할 경우에 내부 저항 및 기생용량 등에 의한 저역통과필터가 형성되고, 그 형성된 저역통과필터가 고주파의 IF 신호에 영향을 주어 아날로그/디지털 변환기(250)의 동작특성을 저하시키게 된다.In general, in the VSB / QAM method, the analog-to-
그러므로 본 발명에서는 제 1 내지 제 3 스위칭부(SW11∼SW13)(SW21∼SW23)를 사용하여 IF 신호를 샘플링 및 홀딩하고, 증폭하여 출력하며, 제 1 내지 제 3 스위칭부(SW11∼SW13)(SW21∼SW23)들 각각은 콘덴서(C11)에 전원을 충전시킬 경우에 도 5a에 도시된 바와 같이 발진기(240)가 발생하는 발진신호의 고전위에 의해 충전부(400)의 피모스 트랜지스터(PM11) 및 엔모스 트랜지스터(NM12)가 도통상태로 되어 콘덴서(C11)에 전원이 충전된다. 그리고 이 때, 엔모스 트랜지스터(NM13)가 도통상태로 되고, 바이어스 전압 공급부(410)의 피모스 트랜지스터(PM12) 및 엔모스 트랜지스터(NM14)는 모두 차단상태로 되므로 입력신호(VIN)가 출력되지 않게 된다.Therefore, in the present invention, the IF signals are sampled, held, amplified and output using the first to third switching units SW11 to SW13 (SW21 to SW23), and the first to third switching units SW11 to SW13 ( Each of the SW21 to SW23 is connected to the PMOS transistor PM11 of the charging
그리고 발진기(240)가 발생하는 발진신호의 저전위 기간에는 도 5b에 도시된 바와 같이 충전부(400)의 피모스 트랜지스터(PM11) 및 엔모스 트랜지스터(NM12, NM13)가 모두 차단상태로 되고, 바이어스 전압 공급부(410)의 피모스 트랜지스터(PM12) 및 엔모스 트랜지스터(NM14)는 모두 도통상태로 되어 상기 콘덴서(C11)의 충전전압이 피모스 트랜지스터(PM12) 및 엔모스 트랜지스터(NM14)를 통해 엔모스 트랜지스터(NM11)의 게이트 및 소스에 바이어스 전압으로 인가되어 엔모스 트랜지스터(NM11)가 도통상태로 된다.In the low potential period of the oscillation signal generated by the
여기서, 상기 콘덴서(C11)의 충전전압은 방전되지 않고, 엔모스 트랜지스터 (NM11)에 계속 일정한 바이어스 전압을 인가하게 된다.Here, the charging voltage of the capacitor C11 is not discharged, and a constant bias voltage is continuously applied to the NMOS transistor NM11.
그리고 상기 엔모스 트랜지스터(NM11)가 도통상태로 될 경우에 엔모스 트랜지스터(NM11)의 소스와 드레인 사이의 임피던스는 다음의 수학식 1과 같다.When the NMOS transistor NM11 is in a conductive state, the impedance between the source and the drain of the NMOS transistor NM11 is expressed by Equation 1 below.
여기서, RDS는 엔모스 트랜지스터(NM11)의 드레인과 소스 사이의 임피던스이고, VDS는 엔모스 트랜지스터(NM11)의 드레인과 소스 사이의 양단 전압이며, ID는 엔모스 트랜지스터(NM11)의 드레인 전류이며, K는 엔모스 트랜지스터(NM11)의 구조에 따라 결정되는 상수 값이며, VGS는 엔모스 트랜지스터(NM11)의 게이트와 소스 사이에 인가되는 바이어스 전압이며, VT는 엔모스 트랜지스터(NM11)의 드레시홀드 전압이다.Here, R DS is an impedance between the drain and the source of the NMOS transistor NM11, V DS is a voltage between the drain and the source of the NMOS transistor NM11, and I D is the drain of the NMOS transistor NM11. Current is, K is a constant value determined according to the structure of the NMOS transistor NM11, V GS is a bias voltage applied between the gate and the source of the NMOS transistor NM11, V T is the NMOS transistor NM11 Is the threshold voltage of
상기 수학식 1에서 엔모스 트랜지스터(NM11)의 드레시홀드 전압(VT)이 일정하다고 가정하면, 엔모스 트랜지스터(NM11)에 인가되는 바이어스 전압(VGS)이 일정할 경우에 엔모스 트랜지스터(NM11)의 드레인과 소스 사이의 임피던스(RDS)가 일정하게 유지됨을 알 수 있다.Assuming that the threshold voltage V T of the NMOS transistor NM11 is constant in Equation 1, the NMOS transistor NM11 when the bias voltage V GS applied to the NMOS transistor NM11 is constant. It can be seen that the impedance (R DS ) between the drain and the source of N is maintained constant.
이와 같이 본 발명은 엔모스 트랜지스터(NM11)의 바이어스 전압을 일정하게 유지시키면서 스위칭시킴으로써 방송신호의 수신특성이 향상되고, 고주파의 IF 신 호를 샘플링 및 홀딩시킴과 동시에 혼합기의 기능을 수행하여 원하는 주파수의 전송신호를 추출 및 디지털 신호로 변환하여 출력할 수 있다.As described above, the present invention improves the reception characteristics of the broadcast signal by switching while maintaining a constant bias voltage of the NMOS transistor NM11, sampling and holding a high frequency IF signal, and simultaneously performing a mixer function to perform a desired frequency. The transmission signal can be extracted and converted into a digital signal and output.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and changes of the present invention without departing from the spirit or field of the invention provided by the claims below It can be easily understood by those skilled in the art.
이상에서 설명한 바와 같이 본 발명은 스위칭소자로 사용하는 모스 트랜지스터의 바이어스 전압을 일정하게 유지시켜 드레인과 소스 사이의 임피던스를 일정하게 유지시킴으로써 고주파의 IF 신호를 정확히 샘플링 및 홀딩시키면서 혼합기 기능을 함께 수행하여 전송신호를 추출할 수 있고, 이로 인하여 방송신호의 수신특성이 향상됨은 물론 SNR(Signal to Noise Ratio), SNDR(Single to Noise Plus Distortion Ratio), SFDR(Spurious Free Dynamic Range). INL(Integral Non- Linearity), DNL(Differential Non-Linearity) 등과 같은 잡음 특성을 획기적으로 개선할 수 있으며, 또한 별도의 혼합기를 사용하지 않아도 되어 제품의 생산원가를 절감할 수 있는 등의 효과가 있다.As described above, the present invention maintains the bias voltage of the MOS transistor used as the switching element to maintain the impedance between the drain and the source to perform the mixer function while accurately sampling and holding the high frequency IF signal. The transmission signal can be extracted, thereby improving reception characteristics of the broadcast signal, as well as signal to noise ratio (SNR), single to noise plus distortion ratio (SNDR), and spurious free dynamic range (SFDR). It can dramatically improve noise characteristics such as INL (Integral Non-Linearity) and DNL (Differential Non-Linearity), and it can reduce the production cost of the product without the need for a separate mixer. .
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016158A KR100691127B1 (en) | 2005-02-25 | 2005-02-25 | Broadcast signal receiving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016158A KR100691127B1 (en) | 2005-02-25 | 2005-02-25 | Broadcast signal receiving circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060094741A KR20060094741A (en) | 2006-08-30 |
KR100691127B1 true KR100691127B1 (en) | 2007-03-09 |
Family
ID=37602475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050016158A KR100691127B1 (en) | 2005-02-25 | 2005-02-25 | Broadcast signal receiving circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100691127B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010040952A (en) * | 1998-02-13 | 2001-05-15 | 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) | Radio receiver that digitizes a received signal at a plurality of digitization frequencies |
-
2005
- 2005-02-25 KR KR1020050016158A patent/KR100691127B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010040952A (en) * | 1998-02-13 | 2001-05-15 | 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) | Radio receiver that digitizes a received signal at a plurality of digitization frequencies |
Non-Patent Citations (1)
Title |
---|
1020010040952 * |
Also Published As
Publication number | Publication date |
---|---|
KR20060094741A (en) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6859159B2 (en) | Switched-capacitor structures with enhanced isolation | |
US9438258B1 (en) | Preamplifier, comparator and analog-to-digital converting apparatus including the same | |
US7903017B2 (en) | Comparator for a pipelined analog-to-digital converter and related signal sampling method | |
JP4219341B2 (en) | Analog-digital converter, signal processing system using the same, and imaging apparatus | |
Hernes et al. | A 1.2 V 220MS/s 10b pipeline ADC implemented in 0.13/spl mu/m digital CMOS | |
US7126507B2 (en) | Analog-digital converter using clock boosting | |
Kurose et al. | 55-mW 200-MSPS 10-bit pipeline ADCs for wireless receivers | |
US20060261861A1 (en) | Signal samplers with enhanced dynamic range | |
US20060125674A1 (en) | Efficient Amplifier Sharing in a Multi-stage Analog to Digital Converter | |
US7724042B2 (en) | Reducing power consumption in an amplification stage driving a sample and hold circuit while maintaining linearity | |
US9356565B2 (en) | Buffer amplifier circuit | |
Yoo et al. | A 10 b 150 MS/s 123 mW 0.18/spl mu/m CMOS pipelined ADC | |
JP2008193743A (en) | Signal processing system, and imaging apparatus | |
KR100691127B1 (en) | Broadcast signal receiving circuit | |
Louwsma et al. | A Time-Interleaved Track & hold in 0.13 μm CMOS sub-sampling a 4 GHz signal with 43 dB SNDR | |
KR20070005213A (en) | Tuner and broadcast processing apparatus comprising the same | |
Nam et al. | A 10b 1MS/s-to-10MS/s 0.11 um CMOS SAR ADC for analog TV applications | |
US7236017B2 (en) | High speed sample-and-hold circuit | |
Adeniran et al. | A CMOS low-power ADC for DVB-T and DVB-H systems | |
US20090215414A1 (en) | Am broadcast receiving circuit | |
US11309903B1 (en) | Sampling network with dynamic voltage detector for delay output | |
CN112751537B (en) | Linear amplifying circuit and analog-to-digital conversion device comprising same | |
Pelgrom et al. | A 25 Ms/s 8-bit CMOS ADC for embedded application | |
JP5304087B2 (en) | amplifier | |
KR100790909B1 (en) | Circuit for Compensating DC Offset for Wireless Receivers of Direct-Conversion type |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |