KR100691101B1 - 에피 성장을 이용하는 반도체 소자의 제조방법 - Google Patents

에피 성장을 이용하는 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100691101B1
KR100691101B1 KR1020050133329A KR20050133329A KR100691101B1 KR 100691101 B1 KR100691101 B1 KR 100691101B1 KR 1020050133329 A KR1020050133329 A KR 1020050133329A KR 20050133329 A KR20050133329 A KR 20050133329A KR 100691101 B1 KR100691101 B1 KR 100691101B1
Authority
KR
South Korea
Prior art keywords
wafer
duf
oxide film
front surface
layer
Prior art date
Application number
KR1020050133329A
Other languages
English (en)
Inventor
박근수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133329A priority Critical patent/KR100691101B1/ko
Application granted granted Critical
Publication of KR100691101B1 publication Critical patent/KR100691101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 에피 성장(epitaxial growth)을 이용하는 반도체 소자의 제조방법에 관한 것으로서, 웨이퍼의 앞면 및 후면에 DUF 산화막과 DUF 질화막을 순차적으로 도포하는 단계와; 상기 DUF 질화막 상에 산화막을 도포하는 단계와; 상기 DUF 질화막의 앞면이 노출되도록 상기 산화막을 블랭킷 식각하는 단계와; 상기 웨이퍼 앞면 및 상기 웨이퍼 엣지 후면을 따라 포토레지스트를 도포하는 단계와; 상기 웨이퍼 앞면이 노출되도록 상기 DUF 질화막 및 상기 DUF 산화막을 블랭킷 식각한 후, 상기 웨이퍼 후면 상의 산화막을 스트립하는 단계와; 상기 웨이퍼 앞면에 에피층을 성장시키는 단계를 포함하는 구성에 의해서, 웨이퍼 엣지 후면(wafer edge back side)을 보호하여, 웨이퍼의 평면도(flatness)를 향상시키고 후속 패턴(pattern) 공정에 있어서 웨이퍼 엣지의 포커스 마진(focus margin)을 확보하는 효과가 있다.
DUF Pattern, WEE, 웨이퍼 엣지

Description

에피 성장을 이용하는 반도체 소자의 제조방법 {Method of Fabricating Semiconductor Device Using Epitaxial Growth}
도 1a 내지 도 1e는 종래기술에 의한 에피 성장을 이용하는 반도체 소자의 제조방법을 나타낸 단면도이다.
도 2a는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이며, 도 2b는 웨이퍼의 결함도(defect map)이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 의한 에피 성장을 이용하는 반도체 소자의 제조방법을 나타낸 단면도이다.
도 4a는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이며, 도 4b는 본 발명의 일 실시예에 의한 웨이퍼 엣지의 후면에 대한 사진도이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더 상세하게는 에피 성장(epitaxial growth)을 이용하는 반도체 소자의 제조방법에 관한 것이다.
종래에는 DLP(Digital Light Processing) 소자와 같이 에피 성장을 이용하는 반도체 소자의 경우, DUF 패턴(Diffusion Under Film Pattern)을 형성하여 그에 따 른 DUF 식각(DUF etch)를 한 후, 에피층을 성장시킨다. DUF 패턴은 웰(well) 이온주입을 하는 경우 포토레지스트(photo resist)에서 정렬(alignment)을 위해 형성하는 것인데, 통상의 경우 모우트(moat)가 구성되어 있어야 그 위로 게이트(gate), 메탈(metal) 등의 오버레이(overlay)가 가능하나 DLP 소자는 모우트 형성 이전에 웰을 먼저 형성한다. 따라서, DUF 패턴으로 웰을 형성하고 모우트를 정렬한다. 이러한 DUF 패턴의 형성과정에서는 포토레지스트가 웨이퍼(wafer) 앞면 전체와 엣지에 묻게 되고, 식각 장비가 클램프(clamp)로 웨이퍼를 잡는 엣지 후면에 포토레지스트가 묻게 되면 그 부분이 오염되어 파티클(particle)이 상당수 성장하게 된다. 따라서, 이러한 파티클의 성장을 방지하기 위하여 WEE(wafer edge exposure) 공정을 거치게 된다. WEE 공정은 웨이퍼 엣지에 희석제(thinner)를 묻혀 포토레지스트를 제거하여 파티클의 성장을 막는 공정이다.
그러나, 후속 DUF 식각 공정에서는 웨이퍼 앞면 뿐만 아니라, 포토레지스트가 벗겨진 웨이퍼 엣지 후면까지 모두 식각되어 버린다. 따라서, 후속 공정에서는 웨이퍼 엣지 후면에 파티클이 상당수 많이 발생하게 되고, 에피층 성장시에 웨이퍼 엣지 후면에도 같이 에피층이 성장하게 된다. 게다가, 웨이퍼 엣지 후면에 이상 성장한 에피층에 의해, 웨이퍼 엣지 후면은 평면도(flatness)가 좋지 않게 되고, 후속 패턴 형성 공정에서 디포커스(defocus)를 유발하거나, 후속 식각 공정에서 블로킹(blocking)을 유발하는 문제점이 생긴다.
좀 더 상세하게는 도 1a 내지 도 1e를 참조하여 설명한다. 도 1a에서는 웨이퍼 엣지의 단면을 도시화하였으며, 웨이퍼(100) 앞면 전체와 엣지 후면에 DUF 산 화물(110)과 DUF 질화물(120)이 도포된다. 도 1b에서는 DUF 패턴에 따라 웨이퍼(100) 앞면의 전체와 엣지 후면이 모두 포토레지스트(130)로 도포된다. 도 1c 및 도 1d는 WEE 공정이다. 도 1c에서는 식각 장비의 클램프가 웨이퍼(100)를 잡는 부분인, 웨이퍼 엣지의 경사면 주위에 희석제를 묻혀 일부를 벗겨낸 상태의 포토레지스트(135)를 나타낸다. 도 1d에서는 DUF 식각 공정에서 웨이퍼 엣지 후면도 식각된 상태의 DUF 산화막(115)과 DUF 질화막(125)을 나타내며, DUF 식각 공정을 거치는 동안 식각 장비와 닿는 부분이 많아지면서 친수성으로 변하게 되어 파티클이 증가한 상태를 나타낸다. 도 1e에서는 웨이퍼 엣지 후면이 웨이퍼(100) 앞면의 에피층(140) 성장시에 같이 에피층(140)이 성장하게 되고, 따라서 웨이퍼(100)의 평면도에 영향을 준다. 그러므로, 후속 패턴 형성시에는 웨이퍼 엣지에서 패턴의 촛점(focus)이 맞지 않게 되거나, 후속 식각 공정에서 블로킹을 유발하는 문제점을 발생하게 된다.
도 2a 및 도 2b는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이다. 도 2a는 종래기술에 의한 웨이퍼 엣지 후면에 다수의 파티클이 성장되어 웨이퍼의 평면도에 문제가 있음을 나타낸다. 도 2b는 결함도로서, 웨이퍼 엣지에서 대부분의 디포커스(defocus) 현상이 발생하는 층이 많아지는 것을 나타낸다.
본 발명의 목적은 에피 성장을 이용하는 반도체 소자의 제조방법에 있어서, WEE 공정을 거친 웨이퍼 앞면의 에피층 성장의 효율을 높이고, 웨이퍼 후면에 에피층의 이상 성장을 방지하고, 후속 패턴 공정에서 웨이퍼 엣지의 포커스 마진을 확 보하는 방법을 제공함에 있다.
이러한 기술적 과제를 해결하기 위하여, 본 발명은 웨이퍼의 에피층(epitaxial layer)을 형성하는 공정의 경우, 웨이퍼의 앞면 및 후면에 DUF 산화막과 DUF 질화막을 순차적으로 도포하는 단계와; 상기 DUF 질화막 상에 산화막을 도포하는 단계와; 상기 DUF 질화막의 앞면이 노출되도록 상기 산화막을 블랭킷 식각하는 단계와; 상기 웨이퍼 앞면 및 상기 웨이퍼 엣지 후면을 따라 포토레지스트를 도포하는 단계와; 상기 웨이퍼 앞면이 노출되도록 상기 DUF 질화막 및 상기 DUF 산화막을 블랭킷 식각한 후, 상기 웨이퍼 후면 상의 산화막을 스트립하는 단계와; 상기 웨이퍼 앞면에 에피층을 성장시키는 단계를 포함하는, 에피 성장을 이용하는 반도체 소자의 제조방법을 제공한다. 또한, 상기 DUF 질화막 상에 도포된 상기 산화막의 두께는 2000 옹스트롱(Å) 이상 상기 DUF 질화막보다 더 두꺼운 것 바람직하다.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 에피 성장을 이용하는 반도체 소자의 제조방법에 있어서, DUF 패턴의 형성과 WEE 공정에 의한 문제점을 보완하고 에피층을 형성하는 공정을 특징으로 한다. 도 3a 내지 도 3f는 본 발명의 일 실시예에 의한 에피 성장을 이용하는 반도체 소자의 제조방법을 나타낸 단면도이다. 먼저, 도 3a에서는 웨이퍼(300)에 DUF 산화막(310)을 도포하고, DUF 산화막(310)의 앞면에 DUF 질화막(320)을 도포한다. 도 3b는 종래기술과 달리 DUF 질화막(320)의 앞면에 산화막(330)을 도포한 상태이다. 여기서, 산화막(330)의 두께는 2000 옹스트롬(Å) 이상으로서, DUF 질화막(320)보다 두꺼운 것이 바람직하다. 그 이유는 산화막(330)을 두껍게 도포하지 않으면, 후속 식각 공정에서 여전히 웨이퍼(300) 후면이 식각되기 때문이다. 그리고, 도 3c는 웨이퍼(300) 앞면을 마스크를 사용하지 않고 일괄적으로 블랭킷 식각하는 단계로서, 산화막(330)의 앞면을 식각한 상태를 나타낸다. 따라서, 웨이퍼(300) 엣지 후면에는 여전히 산화막(330)이 두껍게 도포되어 있다. 도 3d는 웨이퍼(300) 앞면 및 웨이퍼(300) 엣지 후면을 따라 포토레지스트(340)를 도포한 상태를 나타낸다. 도 3d의 공정에 의해서, 웨이퍼(300) 앞면 뿐만 아니라, 웨이퍼 앞면 전체와 엣지 후면에 모두 포토레지스트가 도포된다. 그러나, 종래기술과 달리 웨이퍼(300) 엣지 후면에 두껍게 도포되어 있는 산화막(330) 상에 포토레지스트가 도포되는 점이 다르다. 또한, 도 3e에 의하면, 블랭킷 식각 공정을 이용한 DUF 식각 공정을 거치되, 산화막(330)에 의해서 웨이퍼(300) 엣지 후면은 DUF 식각되지 않으므로, 종래기술에 의한 문제점이 보완된다. 아울러, 웨이퍼(300) 앞면의 산화막(330) 제거시에 웨이퍼(300) 앞면에 형성된 자연 산화막을 제거하는 효과가 있다. 게다가, 자연 산화막을 제거하는 과정에서 자연 산화막에 형성되어 있는 파티클을 제거하여, 후속하는 에피 성장 공정에서 에피 성장의 효율을 높이는 효과가 있다. 도 3f는 산화막(330) 제거후, 웨이퍼(300)의 앞면에 에피층(350)을 성장시킨 상태를 보여준다. 종래기술에서는 웨이퍼(300) 엣지 후면이 파티클 소스(particle source)로 작용하였으나, 본 발명에 의한 공정을 거친 후에는 웨이퍼(300) 엣지 후면에 이상 성장하는 에피층은 없게 된다. 따라서, 웨이퍼(300)의 평면도가 좋아져 후속 패턴 형성 공정에서는 웨이퍼 엣지 샷(wafer edge shot)에 대한 포커스 마진(focus margin)이 넓어지는 효과가 있다.
요약하면, DUF 산화막과 DUF 질화막을 도포한 후, 다시 산화막을 도포하고, DUF 패턴 형성 없이 웨이퍼 앞면에 도포된 산화막만을 블랭킷 식각하는 구성에 의해, DUF 패턴 형성 후 WEE 공정을 거치는 동안 웨이퍼 엣지 후면은 희석제의 영향을 받지 않으므로 DUF 산화막과 DUF 질화막이 식각되는 것이 방지된다. 따라서, 웨이퍼의 에피층을 성장시키는 경우에, 웨이퍼 엣지 후면에 에피층이 이상 성장하는 것을 방지하고, 후속 패턴 공정에서 웨이퍼 엣지의 포커스 마진을 더 넓게 확보하게 된다.
한편, 도 4a는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이며, 도 4b는 본 발명의 일 실시예에 의한 웨이퍼 엣지의 후면에 대한 사진도이다. 본 발명은 종래의 기술에 비하여 상대적으로 웨이퍼 엣지 후면에 에피층의 이상 성장이나 파티클이 없는 아주 양호한 상태를 나타내고 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
본 발명에 따르면, 에피 성장을 이용하는 반도체 소자의 제조방법에 있어 서, DUF 패턴 형성 없이 웨이퍼 앞면에 도포된 산화막만을 블랭킷 식각하는 구성에 의해, 에피층 성장 공정에서 웨이퍼 엣지 후면에 에피층의 이상 성장을 방지하고, 후속 패턴 공정에서 웨이퍼 엣지의 포커스 마진을 확보하는 효과가 있다. 또한, 산화막을 스트립하는 공정에서, 웨이퍼 앞면의 자연 산화막과 파티클을 제거하여, 에피층 성장의 효율을 증대시킨다.

Claims (2)

  1. 에피 성장을 이용하는 반도체 소자의 제조방법으로서,
    웨이퍼의 앞면 및 후면에 DUF 산화막과 DUF 질화막을 순차적으로 도포하는 단계와;
    상기 DUF 질화막 상에 산화막을 도포하는 단계와;
    상기 DUF 질화막의 앞면이 노출되도록 상기 산화막을 블랭킷 식각하는 단계와;
    상기 웨이퍼 앞면 및 상기 웨이퍼 엣지 후면을 따라 포토레지스트를 도포하는 단계와;
    상기 웨이퍼 앞면이 노출되도록 상기 DUF 질화막 및 상기 DUF 산화막을 블랭킷 식각한 후, 상기 웨이퍼 후면 상의 산화막을 스트립하는 단계와;
    상기 웨이퍼 앞면에 에피층을 성장시키는 단계를 포함하는, 에피 성장을 이용하는 반도체 소자의 제조방법.
  2. 제 1 항에서,
    상기 DUF 질화막 상에 도포된 상기 산화막의 두께는 2000 옹스트롱(Å) 이상 상기 DUF 질화막보다 더 두꺼운 것을 특징으로 하는, 에피 성장을 이용하는 반도체 소자의 제조방법.
KR1020050133329A 2005-12-29 2005-12-29 에피 성장을 이용하는 반도체 소자의 제조방법 KR100691101B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133329A KR100691101B1 (ko) 2005-12-29 2005-12-29 에피 성장을 이용하는 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133329A KR100691101B1 (ko) 2005-12-29 2005-12-29 에피 성장을 이용하는 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100691101B1 true KR100691101B1 (ko) 2007-03-12

Family

ID=38102704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133329A KR100691101B1 (ko) 2005-12-29 2005-12-29 에피 성장을 이용하는 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100691101B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896848B1 (ko) 2007-12-26 2009-05-12 주식회사 동부하이텍 반도체 소자의 결점 모니터링 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282086B1 (ko) 1997-07-10 2001-06-01 루센트 테크놀러지스 인크 반도체 집적 회로 제조 방법 및 반도체 집적 회로 웨이퍼 제조방법
KR100343286B1 (ko) 1999-11-05 2002-07-15 윤종용 웨이퍼 가장자리의 결함 요인 처리 방법
KR20030001862A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 웨이퍼 주변부의 포토레지스트에 의한 불량을 제거하는 방법
JP2003142405A (ja) 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282086B1 (ko) 1997-07-10 2001-06-01 루센트 테크놀러지스 인크 반도체 집적 회로 제조 방법 및 반도체 집적 회로 웨이퍼 제조방법
KR100343286B1 (ko) 1999-11-05 2002-07-15 윤종용 웨이퍼 가장자리의 결함 요인 처리 방법
KR20030001862A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 웨이퍼 주변부의 포토레지스트에 의한 불량을 제거하는 방법
JP2003142405A (ja) 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896848B1 (ko) 2007-12-26 2009-05-12 주식회사 동부하이텍 반도체 소자의 결점 모니터링 방법

Similar Documents

Publication Publication Date Title
US7816284B2 (en) Method of forming pattern on group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor light emitting device
TW201704505A (zh) 利用光刻膠沉積金屬構形的方法
WO2018176766A1 (zh) 显示基板的制备方法、阵列基板及显示装置
KR100691101B1 (ko) 에피 성장을 이용하는 반도체 소자의 제조방법
GB2312552A (en) Method for forming element isolating film of semiconductor device
JPH03145131A (ja) 集積回路フィールドアイソレーションプロセス
JP2020088270A (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法
JPH07201971A (ja) 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法
TW201515067A (zh) 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構
KR100842674B1 (ko) 반도체 소자의 제조방법
JP2005033165A (ja) 半導体素子のトレンチ形成方法
JP4534763B2 (ja) 半導体素子の製造方法
KR100649027B1 (ko) 반도체 소자의 에피택셜층 형성방법
KR0157888B1 (ko) 반도체 장치의 소자분리방법
KR100790725B1 (ko) 반도체 소자의 제조방법
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR101445809B1 (ko) 패터닝된 사파이어 기판의 재사용을 위한 선택적 표면 식각 방법 및 이에 따른 패터닝된 사파이어 기판
KR100552842B1 (ko) 반도체 소자의 실리콘 노줄 방지 방법
KR100478486B1 (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR960006435B1 (ko) 반도체 소자의 금속배선 형성 방법
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR20080004212A (ko) 반도체 소자의 형성 방법
KR100499410B1 (ko) 반도체소자의 소자분리막 형성방법
KR100898434B1 (ko) 반도체 세정 공정에서의 산화막 식각 방법
KR100480919B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee