KR960006435B1 - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR960006435B1
KR960006435B1 KR1019920024502A KR920024502A KR960006435B1 KR 960006435 B1 KR960006435 B1 KR 960006435B1 KR 1019920024502 A KR1019920024502 A KR 1019920024502A KR 920024502 A KR920024502 A KR 920024502A KR 960006435 B1 KR960006435 B1 KR 960006435B1
Authority
KR
South Korea
Prior art keywords
exposure
metal layer
pattern
photoresist
metal
Prior art date
Application number
KR1019920024502A
Other languages
English (en)
Other versions
KR940016689A (ko
Inventor
박상훈
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920024502A priority Critical patent/KR960006435B1/ko
Publication of KR940016689A publication Critical patent/KR940016689A/ko
Application granted granted Critical
Publication of KR960006435B1 publication Critical patent/KR960006435B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 소자의 금속배선 형성 방법
제1도는 종래기술에 따라 금속층 모서리를 경사지게 하는 방법을 도시한 공정 단면도.
제2도는 본 발명에 따라 금속층 모서리를 경사지게 하는 방법을 도시한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,21 : 기판 2,22 : 금속층
3,23 : 감광막 4 : 모서리 식각부
5 : 이방성 식각부 24 : 감광막 패턴
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 2중 선택 노광을 실시하여 경사진 패턴을 헝성하고, 건식 식각시에 금속층의 모서리가 경사지게 식각되어 반도체 소자의 금속층이 평탄화되도록 하는 금속배선 형성 방법에 관한 것이다.
금속배선을 평탄화하는 방법은 여러가지가 있을 수 있으나, 그중 한가지 방법은 금속층의 모서리는 경사지게 형성하는 방법이다.
제1도는 종래의 기술에 따라 금속층 모서리를 경사지게 하는 방법을 도시한 공정 단면도로서, 먼저, 제1도(a)는 도시된 바와 같이 기판(1) 위의 금속층(2) 표면에 금속배선 마스크인 감광막(3) 패턴을 형성한 다음, 습식식각으로 금속층(2)의 식각되는 각도를 조절하여 모서리를 식각하므로써 모서리 식각부(4)를 형성하고, 건식 식각으로 금속층을 이방성 식각하여 이방성 식각부(5)를 형성한다.
그후, 제1도(b)와 같이, 감광막(3)을 제거하고, 모서리 식각부(4)에 의해 날카로워진 부분(도면의 A)을 매끄럽게 하기 위해 부분적으로 금속층을 전면(Blanket) 식각한다.
그러나, 상기와 같이 이루어지는 종래의 방법은 건식 및 습식 식각과 전면 식각을 필요로 하며, 또한 전면 식각시 금속층의 상부 표면부(B)에서도 식각이 이루어져 금속층의 높이가 낮아지고 아울러 금속층의 상부표면부(B)가 식각시의 플라즈마에 의해 손상(damage) 받게 됨으로써 표면이 약해지게 된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 금속층 표면 손상 없이 금속층 모서리를 경사지게 형성하는 방법인 반도체 소자의 금속배선 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 금속배선 형성 방법에 있어서, 금속층 상에 감광막을 도포하는 단계 ; 상기 감광막을 선택적으로 1차 노광하고 상기 1차 노광때와 패턴 사이즈가 다른 마스크를 사용하여 선택적으로 2차 노광한 후 현상하여 계단식 프로파일(凸)을 갖는 감광막 패턴을 형성하는단계 ; 상기 계단식 프로파일을 갖는 감광막 패턴을 마스크로하여 상기 금속층을 건식식각하는 단계를 포함하여, 모서리가 라운드지게 경사진 금속배선을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면 제2도를 참조하여 본 발명의 일실시예를 상세히 살펴본다.
먼저, 제2도(a)에 도시된 바와 같이, 기판(21) 상에 금속층(22)을 증착하고, 다시 그 위에 감광막(23)을 도포한 후에 선택적으로 1차 노광을 실시한다.
그후, 제2도(b)에 도시된 것처럼, 패턴 크기가 다른 마스크를 사용하여 선택적으로 2차 노광을 실시한다. 이때, 경사지게 노광시간을 성정한다.
그후, 제2도(c)에 도시된 것처럼, 현상을 실시하여 계단식 프로파일을 갖는 감광막 패턴(24)을 형성한다. 이때, 제2도(c)와 같이 현상되어 최종적인 계단식 프로파일을 갖는 감광막 패턴을 형성하기 위해서는, 단일 종류의 감광막을 도포하고 1차 노광 및 2차 노광시 각각의 노광 강도 및 시간을 달리하여 실시할 수 있으며, 도포된 감광막을 감광도가 서로 다른 감광막으로 이중 도포하고 1차 노광 및 2차 노광을 실시하면 계단식 프로파일을 얻는 효과는 더욱 탁월하다.
참고적으로, 1차 노광 및 2차 노광시의 마스크의 패턴 사이지는 어느 쪽을 더 큰 사이즈로 하느냐 하는것은 그리 중요하지 않다. 왜냐하면 상기 일실시예에서는 2차 노광시 더 큰 사이즈 마스크를 사용하였고 감광막은 포지티브 감광막(노광부위가 현상시 제거됨)을 사용하였기 때문에 제2도(c)와 같은 형상을 가지지만, 1차 노광시 2차 노광시보다 큰 패턴 사이즈의 마스크를 사용할 경우에는 네가티브 감광막(노광부위가 현상시 제거되지 않고 남음)을 사용하면 결국 최종적인 얻고자 하는 제2도(c)의 프로파일을 가질 수 있기때 문이다.
상기 제2도(c)와 같은 계단식 프로파일을 갖는 감광막 패턴(24) 형성을 완료하면, 제2도(d)에 도시된 것처럼, 감광막 패턴(24)을 마스크로 사용하여 상기 금속층(22)을 건식 식각하고 감광막을 제거하여 모서리가 라운드지게 경사진 금속배선(22) 형성을 완료한다.
참고적으로, 본 발명의 이해를 돕기 위해. 제2도(c)에서 건식식각 공정을 수행하여 제2도(d)의 금속배선 형성을 이루어지기까지의 패턴 변형 및 세부 공정을 상세히 살펴본다.
제2도(c―1)는 상기 감광막 패턴(24)을 오븐(convection oven)에서 100∼130℃, 30∼60분간 베이크한 다음에, ECR(Electron Cyclotron Resonance) 플라즈마 금속 식각 장치에서 약 1/2의 금속층(22)을 식각한 상태이다. 이때, 식각 조건은 다음과 같다. 20∼50 SCCM의 BCI3, 50∼100 SCCM의 Cl2, 10∼30 mTorr, 200∼500mA, 50∼200Watt 통상적으로, 상기 조건에서의 금속층 식각 속도는 약 6500∼7500λ/min이고 금속층 : 감광막＝2 : 1 정도의 식각 속도비를 갖는다.
제2도(c―2)는 상기 조건으로 계속적으로 식각하여 기판(21)을 노출시킨 상태이다. 여기서, 금속층(22)의 깍인 면은 원래의 형태를 물리적인 스퍼터링하여 생기는 것으로써, 이 현상은 높은 바이어스―전압 조건하에서 주로 관찰되나, 스퍼터링 속도는 이온 입사각에 의존하는 경향이 있으며, 대부분의 경우에 0∼90 사이의 각도를 갖게 된다. 이 효과는 가장 높은 스퍼터링 속도를 갖는 입사각이 되려는 표면 전달(surfacepropagation)에 기인한다. 감광막 패턴(24)모서리의 깍인 면이 금속층(22)까지 전달되면, 감광막 패턴(24) 및 금속층(22)의 식각 속도비에 의해 변형된(modified)각도를 갖는 끝이 가늘어진(taper)형태를 나타내게 된다.
상술한 바와 같이 이루어지는 본 발명은 건식식각 한번으로 금속배선의 모서리를 경사지게 형성하여 평탄화되도록 함으로써, 여러 번의 식각을 최소화할 수 있으며, 종래의 전면 식각으로 인한 금속 표면 손상등의 문제점을 예방할 수 있다,

Claims (4)

  1. 반도체 소자의 금속배선 형성 방법에 있어서, 금속층(22)상에 감광막(23)을 도포하는 단계 ; 상기 감광막(23)을 선택적으로 1차 노광하고 상기 1차 노광때와 패턴사이즈가 다른 마스크를 사용하여 선택적으로 2차 노광한 후 현상하여 계단식 프로파일(凸)을 갖는 감광막 패턴(24)을 형성하는 단계 ; 상기 계단식 프로파일을 갖는 감교광막 패턴(24)을 마스크로하여 상기 금속층(22)을 건식식각하는 단계를 포함하여, 모서리가 라운드지게 경사진 금속배선을 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  2. 제l항에 있어서, 상기 감광막(23) 도포시 감광도가 서로 다른 감광막을 이중으로 도포하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  3. 제1항에 있어서, 상기 2차 노광시 강기 1차 노광대와 다른 노광시간을 설정하는 것을 특징으로 하는 반도체 소자와 금속배선 형성 방법.
  4. 제2항에 있어서, 상기 2차 노광시 상기 1차 노광때와 다른 노광시간을 설정하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
KR1019920024502A 1992-12-16 1992-12-16 반도체 소자의 금속배선 형성 방법 KR960006435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024502A KR960006435B1 (ko) 1992-12-16 1992-12-16 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024502A KR960006435B1 (ko) 1992-12-16 1992-12-16 반도체 소자의 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR940016689A KR940016689A (ko) 1994-07-23
KR960006435B1 true KR960006435B1 (ko) 1996-05-15

Family

ID=19345786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024502A KR960006435B1 (ko) 1992-12-16 1992-12-16 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR960006435B1 (ko)

Also Published As

Publication number Publication date
KR940016689A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
US4645562A (en) Double layer photoresist technique for side-wall profile control in plasma etching processes
US6514672B2 (en) Dry development process for a bi-layer resist system
JP4996155B2 (ja) 半導体装置及びその製造方法
KR960006435B1 (ko) 반도체 소자의 금속배선 형성 방법
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR100688776B1 (ko) 반도체 소자의 시즈닝 방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR100338091B1 (ko) 반도체소자제조방법
KR930005241B1 (ko) 반도체 장치의 개구 형성방법
KR20010005130A (ko) 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법
KR960003647B1 (ko) 경사 식각 방법
KR0156106B1 (ko) 금속배선 공정에서의 패턴 형성방법
JPH05129253A (ja) 半導体装置の製造方法
KR100202657B1 (ko) 트랜지스터의 제조방법
KR100790294B1 (ko) 반도체 소자의 제조 방법
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
KR0172856B1 (ko) 미세패턴 형성방법
JPS5950053B2 (ja) 写真蝕刻方法
KR100365756B1 (ko) 반도체소자의콘택홀형성방법
JPH05121312A (ja) パタン形成法
JPS63211740A (ja) 半導体素子の配線パタ−ン形成方法
KR100333370B1 (ko) 반도체 소자의 제조 방법
KR19980084262A (ko) 반도체장치의 물질층 식각방법
JPH0594975A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee