KR100688581B1 - 반도체 칩 카드 및 그 제조방법 - Google Patents

반도체 칩 카드 및 그 제조방법 Download PDF

Info

Publication number
KR100688581B1
KR100688581B1 KR1020050125457A KR20050125457A KR100688581B1 KR 100688581 B1 KR100688581 B1 KR 100688581B1 KR 1020050125457 A KR1020050125457 A KR 1020050125457A KR 20050125457 A KR20050125457 A KR 20050125457A KR 100688581 B1 KR100688581 B1 KR 100688581B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
printed circuit
circuit board
bonding
chip card
Prior art date
Application number
KR1020050125457A
Other languages
English (en)
Inventor
황태회
정종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050125457A priority Critical patent/KR100688581B1/ko
Application granted granted Critical
Publication of KR100688581B1 publication Critical patent/KR100688581B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

메모리 칩(Memory Chip)과 컨트롤러(Controller) 칩의 실장면적을 줄여 반도체 칩 카드의 크기와 높이를 최소화하면서 메모리의 용량은 증가시킬 수 있는 반도체 칩 카드 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은, 컨트롤러 칩의 본딩 패드와 인쇄회로기판 상에 형성된 대응하는 전극 패드와의 사이를 연결하는 제2 본딩 와이어를 컨트롤러 칩을 가로질러 역(reverse)방향으로 본딩 하는 것을 특징으로 하는 반도체 칩 카드 및 그 제조방법을 제공한다.
반도체 칩 카드, 메모리 카드, 적층형, 와이어 본딩.

Description

반도체 칩 카드 및 그 제조방법{Semiconductor chip card and manufacturing method the same}
도 1은 종래 기술에 의한 반도체 칩 카드를 설명하기 위한 평면도이다.
도 2는 종래 기술에 의한 다른 반도체 칩 카드를 설명하기 위한 평면도이다.
도 3은 몰딩(molding) 공정이 완료된 상태의 도2의 단면도이다.
도 4는 본 발명의 일 실시예에 의한 반도체 칩 카드를 설명하기 위한 평면도이다.
도 5는 몰딩(molding) 공정이 완료된 상태의 도 4의 단면도이다.
도 6은 도 4의 "A" 부분에 대한 확대 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 메모리 칩, 20:컨트롤러 칩
22: 본딩 패드
40, 50, 60: 인쇄회로기판, 42, 52, 62: 전극 패드
53, 54, 63, 64: 본딩 와이어
100, 200, 300: 반도체 칩 카드,
본 발명은 반도체 칩 카드 및 그 제조방법에 관한 것으로, 더욱 상세하게는 메모리 칩과 컨트롤러 칩의 배치 및 전기적 연결이 개선된 반도체 칩 카드 및 그 제조방법에 관한 것이다.
현재 반도체 칩 카드는 모바일 폰(Mobile phone), 디지털 카메라, 휴대용 디지털 제품(PDA) 등에 장착되는 기록 매체로써 음악, 화상 등의 정보를 넣어 복수의 전자기기 사이에서 정보를 교환 할 수 있다. 반도체 칩 카드의 발전방향은, 다른 기능을 갖는 반도체 칩들을 효율적으로 실장하고, 고 부가가치의 패키징(Packaging)이 가능한 것에 중점을 두고 지속적으로 발전해가고 있다. 반도체 칩 카드에는 기록 기능을 갖는 메모리 칩과 이를 제어하는 컨트롤러 칩이 내장되어 있다.
도 1은 종래 기술에 의한 반도체 칩 카드를 설명하기 위한 단면도이다.
도 1을 참조하면, 메모리 칩(10)과 컨트롤러로 사용되는 시스템 LSI 칩(20)이 인쇄회로기판(40)에 실장된 형태의 반도체 칩 카드(100)이다. 반도체 칩 카드(100)를 제조하기 위한 인쇄회로기판(40)의 일 표면에는 메모리 칩(10)과 컨트롤러 칩(20)을 연결하기 위한 전극 패드(41, 42)가 각각 형성되어 있다. 이러한 메모리 칩(10)과 컨트롤러 칩(20)의 배치는 인쇄회로기판(40)의 크기가 충분히 큰 경우에 주로 사용되는 경우이다.
도 2는 종래 기술에 의한 다른 반도체 칩 카드를 설명하기 위한 평면도이다.
도 2를 참조하면, 반도체 칩 카드(200)는, 인쇄회로기판(50) 위에서 최소한 두 개 이상의 메모리 칩(10)들이 적층된 상태로 탑재되고, 본딩 와이어(53)를 통해 상기 인쇄회로기판(50)의 전극 패드(51)와 전기적으로 연결된다. 그리고 컨트롤러 칩(20)이 상기 메모리 칩(10) 위에 다시 적층되고, 다른 본딩 와이어(54)를 통해 상기 인쇄회로기판(50)의 다른 전극 패드(52)와 전기적으로 서로 연결된다.
도 3은 몰딩공정이 완료된 상태의 도 2의 단면도이다.
도 3을 참조하면, 반도체 칩 카드(200)는, 0.87㎜이라는 제한된 높이 내에서 복수의 메모리 칩(10)과 컨트롤러 칩(20)을 수직 방향으로 적층되어 있다. 그러나 이러한 설계 방식은 제한된 높이와 면적내에서 메모리 칩(10)을 4개 이상 적층하여 고밀도 실장을 위해서는 높이 제한이 따른다. 도면에서 반도체 칩 카드(200)의 높이 0.87mm가 예시적으로 나타나 있다. 도면에서 참조부호 53은 상기 메모리 칩(10)을 상기 인쇄회로기판(50)과 연결하는 본딩 와이어이고, 54는 컨트롤러 칩(20)을 상기 인쇄회로기판(50)과 연결하는 다른 본딩 와이어이다.
상세히 설명하면, 반도체 칩 카드(200)는 0.87㎜ 높이일 때, 2개의 메모리 칩(10)과 컨트롤러 칩(20)이 적층되어 탑재하는 것이 가능하다. 그러나 메모리 용량을 증가시키기 위하여 4개의 메모리 칩(10)을 적층할 수는 없다. 왜냐하면 반도체 칩 카드(200)의 높이 제한이 있기 때문이다. 따라서 메모리 칩(10)의 용량이 1기가 낸드 플래시 메모리(NAND Flash Memory)라면, 반도체 칩 카드(200)에 2기가 낸드 플래시 메모리까지는 설계가 가능하지만, 4기가 낸드 플래시 메모리는 높이 제한으로 설계가 불가능하다.
따라서 종래의 반도체 칩 카드는 제한된 크기 및 높이에 비해 메모리 칩의 용 량이 증가함에 따라 컨트롤러 칩을 실장하는데 제약이 따르는 문제점을 안고 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 컨트롤러 칩의 본딩 패드와 인쇄회로기판 상에 형성된 대응하는 전극 패드와의 사이를 연결하는 본딩 와이어를 컨트롤러 칩을 가로질러 역(Reverse)방향으로 본딩 되는 반도체 칩 카드를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 칩 카드의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 반도체 칩 카드는, 반도체 칩 카드용 인쇄회로기판과, 상기 인쇄회로기판의 일단에 탑재된 제 1 반도체 칩과, 상기 제1 반도체 칩의 본딩패드와 상기 인쇄회로기판의 전극패드를 상하방향에서 서로 전기적으로 연결하는 제1 본딩와이어와, 상기 인쇄회로기판의 타단에 탑재되고, 일 측면에 다수의 본딩 패드가 배치된 제 2 반도체 칩과, 상기 제 2 반도체 칩의 본딩 패드로부터 상기 제 2 반도체 칩을 가로질러 역(Reverse)방향으로 본딩 되는 제2 본딩와이어를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩 카드에서 상기 제1 반도체 칩은 메모리이고, 제2 반도체 칩은 컨트롤러 칩인 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩 카드에서 상기 인쇄회로기판 상에 형성된 상기 전극 패드는 방사형으로 배치된 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 반도체 칩 카드의 제조방법은, 반도체 칩 카드용 인쇄회로기판을 준비하는 단계와, 상기 인쇄회로기판의 일단에 제1 반도체 칩을 탑재하고 제1 본딩와이어로 전기적으로 연결하는 단계와, 상기 인쇄회로기판의 타단에 상기 인쇄회로기판과 전기적으로 연결되고, 일 측면에 다수의 본딩 패드가 배치된 제 2 반도체 칩을 탑재하는 단계와, 상기 제2 반도체 칩의 본딩 패드와 상기 인쇄회로기판에 형성된 전극패드를 제2 본딩 와이어로 연결하되 상기 제2 본딩 와이어는 상기 제2 반도체 칩을 가로질러 역방향으로 본딩 하는 단계를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시 예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 일 실시예에 의한 반도체 칩 카드를 설명하기 위한 평면도이다.
도 4를 참조하면, 본 발명에 의한 반도체 칩 카드(300)는, 인쇄회로기판(60) 위에서 최소한 두 개 이상의 제1 반도체 칩, 예컨대 메모리 칩(10)이 제1 본딩 와이어(63)를 통해 상기 인쇄회로기판(60)의 전극 패드(61)와 전기적으로 연결된다. 그리고 제2 반도체 칩인 컨트롤러 칩(20)이 제2 본딩 와이어(64)를 통해 상기 인쇄회로기판(60)의 대응하는 전극 패드(62)와 전기적으로 연결된다.
이러한 전극 패드(61, 62)는 상기 인쇄회로기판(60) 위에서 포토 솔더 레지스트(PSR: Photo Solder Resist)의 오프닝(opening)에 의해 형성된다.
상기 메모리 칩(10)은 플래시(Flash) 메모리, SDRAM, SRAM등 일 수 있으며, 이들의 적층과 조합된 적층 구조일 수 있다. 본 발명에 의하면, 상기 컨트롤러 칩(20)의 본딩패드와 전기적으로 연결되는 전극 패드(62)는 인쇄회로 기판(60)상에 메모리 칩(10)과 컨트롤러 칩(20)의 사이에서 일정한 길이로 방사형으로 배치된다.
이때 인쇄회로기판(60)은 폴리이미드 재질의 휘어질 수 있는 기판(flexible substrate) 혹은 FR4 수지, BT 수지(resin) 및 재질의 고형의 기판(rigid substrate)을 선택적으로 사용할 수 있다.
도 4에는, 제1 반도체 칩인 메모리 칩(10) 4개가 수직으로 적층되면서, 제1 본딩 와이어(63)를 통해 인쇄회로기판(60)의 전극 패드(미도시)들과 연결도어 있다. 그리고 컨트롤러 칩(20)이 그 옆으로 탑재되고 제2 본딩와이어(64)를 통해 상기 인쇄회로기판(60)과 전기적으로 연결된 것을 보여준다.
본 발명은 인쇄회로기판(60)의 메모리 칩(10)이 실장된 영역 외에서 컨트롤러 칩(20)의 효율적인 실장이 가능하며 전극 패드(62)를 방사형으로 배치함으로써 거의 동일한 제2 본딩 와이어 길이를 제공한다.
도 5는 몰딩(molding) 공정이 완료된 상태의 도 4의 단면도이다.
도 5를 참조하면, 본 발명에 의한 반도체 칩 카드(300)는, 제한된 높이 내에서 복수의 제1 반도체 칩, 예컨대 메모리 칩(10)을 수직 방향으로 적층한다. 그리고 제2 반도체 칩인 컨트롤러 칩(20)이 제한된 크기 내에서 수평 방향으로 실장된 다. 도 5에는 반도체 칩 카드(300)의 높이 0,87mm로 예시적으로 나타나 있다.
이렇게 메모리 칩과 컨트롤러 칩을 반도체 칩 카드의 제한된 높이와 크기 내에서 효율적으로 실장하는 것은, 인쇄회로기판(60) 상에 제1 및 제2 반도체 칩(10, 20)의 배치 및 제2 본딩와이어(64)의 역방향 본딩에 의하여 구현되고, 이것은 본 발명의 목적을 달성하는데 있어서 중대한(critical) 의미를 갖는다.
도 6은 도 4의 "A" 부분에 대한 확대 평면도이다.
도 6을 참조하면, 본 발명에 의한 반도체 칩 카드(300)는, 컨트롤러 칩(20)의 본딩 패드(22)와 전기적으로 연결되는 전극 패드(62)는 인쇄회로 기판(60)상의 메모리 칩(10)과 컨트롤러 칩(20) 사이의 인접한 영역에 방사형으로 배치된다.
도 6에서, 컨트롤러 칩(20)의 본딩 패드(22)는 일 측면에 배치되고, 컨트롤러 칩(20)을 가로질러 역 본딩 되어 이에 대응하는 전극 패드(62)와 전기적으로 연결된다.
도 6에는, 컨트롤러 칩(20)의 본딩 패드(22)와 이에 대응하는 전극 패드(62)를 전기적으로 연결하는 본딩 와이어(64)의 길이(Length)가 3.46mm로 예시적으로 나타나 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 메모리 칩의 적층 및 컨트롤러 칩에 대한 역방향 본딩을 활용하여 제한된 면적의 인쇄회로기판에서 반도체 칩 카드의 메모리 용량을 증가시킬 수 있다.

Claims (9)

  1. 반도체 칩 카드용 인쇄회로기판;
    상기 인쇄회로기판의 일단에 탑재된 제 1 반도체 칩;
    상기 제1 반도체 칩의 본딩패드와 상기 인쇄회로기판의 전극패드를 상하방향에서 서로 전기적으로 연결하는 제1 본딩와이어;
    상기 인쇄회로기판의 타단에 탑재되고, 일 측면에 다수의 본딩 패드가 배치된 제 2 반도체 칩; 및
    상기 제 2 반도체 칩의 본딩 패드로부터 상기 제 2 반도체 칩을 가로질러 역(Reverse)방향으로 본딩 되는 제2 본딩와이어를 구비하는 것을 특징으로 하는 반도체 칩 카드.
  2. 제1항에 있어서,
    상기 제 1 반도체 칩은 복수 개의 반도체 칩들이 수직으로 적층된 것을 특징으로 하는 반도체 칩 카드.
  3. 제1항에 있어서,
    상기 제 1 반도체 칩은 플래시(Flash) 메모리 칩인 것을 특징으로 하는 반도체 칩 카드.
  4. 제1항에 있어서,
    상기 제 2 반도체 칩은 컨트롤러(Controller) 칩인 것을 특징으로 하는 반도체 칩 카드.
  5. 제1항에 있어서,
    상기 제2 반도체 칩을 전기적으로 연결하기 위하여 상기 인쇄회로기판 상에 형성된 상기 전극패드는 방사형으로 배치된 것을 특징으로 하는 반도체 칩 카드.
  6. 반도체 칩 카드용 인쇄회로기판을 준비하는 단계;
    상기 인쇄회로기판의 일단에 제1 반도체 칩을 탑재하고 제1 본딩와이어로 전기적으로 연결하는 단계;
    상기 인쇄회로기판의 타단에 상기 인쇄회로기판과 전기적으로 연결되고, 일 측면에 다수의 본딩 패드가 배치된 제 2 반도체 칩을 탑재하는 단계;
    상기 제2 반도체 칩의 본딩 패드와 상기 인쇄회로기판에 형성된 전극패드를 제2 본딩 와이어로 연결하되 상기 제2 본딩 와이어는 상기 제2 반도체 칩을 가로질러 역방향으로 본딩 하는 단계를 구비하는 것을 특징으로 하는 반도체 칩 카드 제조방법.
  7. 제6항에 있어서,
    상기 제 1 반도체 칩은 복수 개의 반도체 칩이 수직으로 적층된 것을 특징으로 하는 반도체 칩 카드 제조 방법.
  8. 제6항에 있어서,
    상기 인쇄회로기판 상에 형성된 상기 전극패드는 방사형으로 배치된 것을 특징으로 하는 반도체 칩 카드 제조 방법.
  9. 제6항에 있어서,
    상기 제2 본딩 와이어는 상기 제 2 반도체 칩을 가로질러 상기 인쇄회로기판 상에 방사형으로 배치된 대응하는 상기 전극패드에 역(Reverse) 본딩 되는 것을 특징으로 하는 반도체 칩 카드 제조 방법.
KR1020050125457A 2005-12-19 2005-12-19 반도체 칩 카드 및 그 제조방법 KR100688581B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050125457A KR100688581B1 (ko) 2005-12-19 2005-12-19 반도체 칩 카드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050125457A KR100688581B1 (ko) 2005-12-19 2005-12-19 반도체 칩 카드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100688581B1 true KR100688581B1 (ko) 2007-03-02

Family

ID=38102172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050125457A KR100688581B1 (ko) 2005-12-19 2005-12-19 반도체 칩 카드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100688581B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496216B2 (en) 2011-12-22 2016-11-15 Samsung Electronics Co., Ltd. Semiconductor package including stacked semiconductor chips and a redistribution layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350990A (ja) * 1991-05-29 1992-12-04 Fuji Electric Co Ltd 混成集積回路
JPH07297218A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置
KR20020009482A (ko) * 2000-07-25 2002-02-01 니시가키 코지 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350990A (ja) * 1991-05-29 1992-12-04 Fuji Electric Co Ltd 混成集積回路
JPH07297218A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置
KR20020009482A (ko) * 2000-07-25 2002-02-01 니시가키 코지 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496216B2 (en) 2011-12-22 2016-11-15 Samsung Electronics Co., Ltd. Semiconductor package including stacked semiconductor chips and a redistribution layer

Similar Documents

Publication Publication Date Title
US8754534B2 (en) Semiconductor device
JP5193837B2 (ja) 半導体メモリカード
US8288855B2 (en) Semiconductor memory device and semiconductor memory card
KR100393095B1 (ko) 반도체패키지와 그 제조방법
US20140167291A1 (en) Semiconductor package having supporting plate and method of forming the same
JP2009205613A (ja) 半導体記憶装置
JP2007096071A (ja) 半導体メモリカード
CN101359659A (zh) 半导体封装及制造方法、半导体模块和包括该模块的装置
US20160064365A1 (en) Semiconductor package
JP2010177456A (ja) 半導体デバイス
JP2011129894A (ja) 半導体装置
CN111524879B (zh) 具有层叠芯片结构的半导体封装
KR102160786B1 (ko) 반도체 패키지
JP5597659B2 (ja) 半導体メモリカード
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
KR100603932B1 (ko) 칩-온-보오드 기판을 갖는 반도체 장치
US8592965B1 (en) On-die bond wires system and method for enhancing routability of a redistribution layer
KR102571267B1 (ko) 부분 중첩 반도체 다이 스택 패키지
KR100688581B1 (ko) 반도체 칩 카드 및 그 제조방법
US7358600B1 (en) Interposer for interconnecting components in a memory card
JP2007088329A (ja) マルチチップパッケージ型半導体装置
JP5166903B2 (ja) 半導体装置
JP4658529B2 (ja) 集積回路モジュールの構造
KR100852895B1 (ko) 복합 메모리 칩과 이를 포함하는 메모리 카드 및 이의 제조방법
KR200251183Y1 (ko) 초박형 적층 패키지 소자 및 이를 포함하는 초박형메모리 카드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee