KR100688534B1 - 변조 코드의 부호화 및 복호화방법 및 장치 - Google Patents

변조 코드의 부호화 및 복호화방법 및 장치 Download PDF

Info

Publication number
KR100688534B1
KR100688534B1 KR1020050017665A KR20050017665A KR100688534B1 KR 100688534 B1 KR100688534 B1 KR 100688534B1 KR 1020050017665 A KR1020050017665 A KR 1020050017665A KR 20050017665 A KR20050017665 A KR 20050017665A KR 100688534 B1 KR100688534 B1 KR 100688534B1
Authority
KR
South Korea
Prior art keywords
error
data string
decoding
code
encoding
Prior art date
Application number
KR1020050017665A
Other languages
English (en)
Other versions
KR20060086789A (ko
Inventor
박지훈
문재균
이준
Original Assignee
삼성전자주식회사
리전츠 오브 더 유니버스티 오브 미네소타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 리전츠 오브 더 유니버스티 오브 미네소타 filed Critical 삼성전자주식회사
Priority to US11/302,381 priority Critical patent/US7552380B2/en
Priority to CN2006100027758A priority patent/CN1819047B/zh
Priority to JP2006018034A priority patent/JP4181178B2/ja
Publication of KR20060086789A publication Critical patent/KR20060086789A/ko
Application granted granted Critical
Publication of KR100688534B1 publication Critical patent/KR100688534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

변조 코드의 부호화 및 복호화방법 및 장치가 개시된다. 이 방법은 소스 정보에 에러 검출용 비트를 부가하는 단계, 에러 검출용 비트와 소스 정보로 구성된 데이터 열 중 런 길이 제한(RLL: Run Length Limited) 코드의 k-구속조건(또는, 최대 런 길이 제한조건)을 위반한 데이터 열에 에러 검출코드에 의해 검출 가능한 에러 패턴을 삽입하는 것에 해당하는 k-구속조건 부호화를 실행하고, k-구속조건 부호화가 실행된 데이터 열을 기록매체에 기록하는 단계 및 기록된 데이터 열을 읽어들여서, 읽어들인 데이터 열의 에러 발생 유무를 검출하는 단계를 구비하는 것을 특징으로 한다. 따라서, 본 발명에 따르면, 코드율 손실이 없어 종래 기술 보다 고밀도를 달성할 수 있고, 복잡도 면에서 종래 기술보다 간단하며, 신뢰할 수 있는 타이밍 복원 능력을 제공한다.

Description

변조 코드의 부호화 및 복호화방법 및 장치{Method and apparatus for encoding and decoding of a modulation code}
도 1은 본 발명에 의한 변조 코드의 부호화 및 복호화방법을 설명하기 위한 일 실시예의 플로차트이다.
도 2는 본 발명에 의한 변조 코드의 부호화 및 복호화장치를 설명하기 위한 일 실시예의 블록도이다.
〈도면의 주요 부호에 대한 간단한 설명〉
100: 에러 검출코드 부호화부 110: k-구속조건 부호화부
120; 기록 매체 150: 에러 검출코드 복호화부
160: k-구속조건 복호화부 190: 에러 정정부
본 발명은 기록매체에 기록될 데이터 열이 런 길이 제한 조건 중 특히, k-구속 조건을 만족하도록 하기 위한 변조 코드 부호화 및 복호화 방법 및 장치에 관한 것이다.
종래에 변조 코드는 기록매체에 기록될 데이터 열이 주어진 런 길이 제한 조 건을 만족하도록 런 길이 제한(RLL: Run Length Limited) 코드를 사용했다. 런 길이 제한 코드는 (d, k) 표현하며, 부호화 및 복호화는 일정한 규칙을 가지고 수행된다. 여기서, d 는 NRZI(Non Return to Zero Invert) 신호 표현 영역에서 1과 1사이에 발생하는 연속적인 0의 최소 개수를 의미하고, 인접 심벌 간 간섭을 줄이는 역할을 하며, k는 1과 1사이에 발생하는 연속적인 0의 최대 개수를 의미하고, 일정한 시간 내에 타이밍 정보를 추출할 수 있도록 최대 천이(Transition) 간격을 제한하는 역할을 한다. 일반적으로, 상업적 하드 디스크 드라이브에는 런 길이 제한 코드로서 k-구속 코드라고 불리는 (0, k)코드를 사용한다.
그런데, 런 길이 제한 코드는 시스템 구성을 위해 필수적인 요소인 반면, 쉐논 코딩 이론(Shannon’s coding theory)에 의해 코드율 손실을 수반하여, 기록 밀도 증가를 한정시키는 원인이 되고, 또한 복호화 과정에서 에러 전달에 의해 시스템의 성능을 저하시키는 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는, 런 길이 제한조건을 만족하지 않은 데이터 열에 에러 검출 코드가 검출 가능한 에러 패턴을 삽입(비트 플립)함으로써, 코드율 손실을 없게 하고, 에러 패턴 삽입에 의해 야기된 에러를 에러 정정 메커니즘에 의해 정정하는 방법을 포함한 변조 코드의 부호화 및 복호화 방법 및 장치를 제공하는데 있다.
상기의 과제를 이루기 위해, 본 발명에 따른 변조 코드의 부호화 및 복호화 방법은 소스 정보에 에러 검출용 비트를 부가하는 단계, 에러 검출용 비트와 소스 정보로 구성된 데이터 열 중 런 길이 제한(RLL: Run Length Limited) 코드의 k-구속조건(또는, 최대 런 길이 제한조건)을 위반한 데이터 열에 에러 검출코드에 의해 검출 가능한 에러 패턴을 삽입하는 것에 해당하는 k-구속조건 부호화를 실행하고, k-구속조건 부호화가 실행된 데이터 열을 기록매체에 기록하는 단계 및 기록된 데이터 열을 읽어들여서, 읽어들인 데이터 열의 에러 발생 유무를 검출하는 단계를 구비하는 것을 특징으로 한다.
상기의 다른 과제를 이루기 위해, 본 발명에 따른 변조 코드의 부호화 및 복호화장치는 소스 정보에 에러 검출용 비트를 부가하는 에러 검출코드 부호화부, 에러 검출용 비트와 소스 정보로 구성된 데이터 열 중 런 길이 제한코드의 k-구속조건(또는, 최대 런 길이 제한조건)을 위반한 데이터 열에 에러 검출코드에 의해 검출 가능한 에러 패턴을 삽입하는 것에 해당하는 k-구속조건 부호화를 실행하는 k-구속조건 부호화부, k-구속조건 부호화가 실행된 데이터 열을 기록하는 기록매체 및 기록매체에 기록된 데이터 열을 읽어들여서, 읽어들인 데이터 열의 에러 발생 유무를 검출하는 에러 검출코드 복호화부를 구비하는 것을 특징으로 한다.
이하, 본 발명에 의한 변조 코드의 부호화 및 복호화방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 변조 코드의 부호화 및 복호화방법을 설명하기 위한 일 실시예의 플로차트이다.
먼저, 기록매체에 기록될 소스 정보에 에러 검출용 비트를 부가한다(제10 단 계). 에러 검출코드로서 패리티 체크 코드(PCC: Parity Check Code) 및 사이클릭 리던던시 체크 코드(CRCC: Cyclic Redundancy Check Code) 중 어느 하나를 사용하는 것을 특징으로 한다.
제10 단계 후에, 에러 검출용 비트와 소스 정보로 구성된 데이터 열 중 런 길이 제한 코드의 k-구속조건(또는, 최대 런 길이 제한조건)을 위반한 데이터 열에 에러 검출코드에 의해 검출 가능한 에러 패턴을 삽입하는 것에 해당하는 k-구속조건 부호화를 실행하고, k-구속조건 부호화가 실행된 데이터 열을 기록매체에 기록한다(제12 단계).
런 길이 제한 코드는 쉐논 코딩 이론(Shannon’s coding theory)에 의해 코딩 과정에서 리던던시 비트(redundancy bit)가 부가가 필연적이고, 부호화 및 복호화는 일정한 규칙에 의해 수행된다. 반면, 본 발명은 k-구속 조건을 만족하지 않는 코드워드에 에러 검출코드가 검출 가능한 에러 패턴을 인위적으로 삽입(비트 플립)하여 k-구속 조건을 부가하기 때문에, 코드율의 손실이 없고, 비트 플립 위치의 선택에 대한 규칙만 있을 뿐 완벽한 복호화 규칙이 없다. 본 발명은 일정한 규칙이 없는 복호화기에 의해 잘못된 복호화가 수행될 수 있지만, 잘못된 복호화는 에러율에 영향을 주지 않으며, 인위적으로 삽입된 에러 패턴은 에러 정정 메커니즘에 의해 정정된다. 에러 패턴은 에러 검출코드에 의해 검출 가능한 패턴으로서 k-구속 조건을 위반한 데이터 열의 중간 영역에 삽입하는 것을 특징으로 한다.
예를 들어, NRZ(Non Return to Zero) 신호 표현영역에서 데이터 열이 "01111110"이고, k가 4라고 하자. k가 4인 경우, NRZ 신호 표현 영역에서 가능한 연속적인 0 또는 1의 수는 5이다. 하지만, 데이터 열 "01111110" 중 "111111" 데이터 열은 연속적인 1의 개수가 6이 되어 k=4를 만족하지 못한다. 본 발명에서는,"111111"을 k-구속 조건을 만족하는 데이터 열로 변환하기 위하여 데이터의 중간 영역에 에러 검출 코드가 검출 가능한 에러 패턴을 삽입하였다. 일 예로 "001100"이라는 에러 패턴이 에러 검출 코드에 의해 검출 가능하다고 가정했을 때, 에러 패턴이 삽입된 데이터 열, 즉 k-구속 부호화 된 데이터 열은 "110011(=111111+001100)"이 된다. 다시 말해서, 에러 패턴을 구성하는 비트 중 1의 위치와 관계된 데이터 열의 비트를 플립 함으로서, 코드율의 손실 없이 k-구속 부호화가 수행되며, 기록 매체에 기록될 데이터 열에는 인위적으로 만들어진 에러 패턴이 포함된다.
본 발명에 의한 k-구속 부호화 과정을 NRZI(Non Return to Zero Invert) 신호 표현영역에서 설명하면 다음과 같다. NRZI 신호 표현영역에서 데이터 열이 "010000010"이라 하고, k가 4라고 하자. k가 4인 경우, NRZI 신호 표현영역에서 1과 1사이에 발생 가능한 연속적인 0의 개수는 4이다. 하지만, 데이터 열 "010000010" 중 "00000"의 데이터 열은 연속적인 0의 개수가 5가 되어 k=4를 만족하지 못한다. 에러 패턴 "00110"이 에러 검출코드 의해 검출 가능하다고 가정했을 때, 데이터 열 "00000"의 중간 영역에 에러 패턴이 삽입된 데이터 열, 즉 k-구속 부호화 된 데이터 열은 "00110(=00000+00110)"이 된다.
위 예들에서 k-구속 부호화 및 기록 과정은 데이터 열에 인위적으로 에러 패턴을 삽입하고, 에러 패턴이 포함된 데이터 열을 기록하는 과정으로 구성되어 있음 을 확인할 수 있다. 비트 플립에 의해 야기된 에러는 에러 정정 메커니즘, 특히 포스트 비터비에 비트 플립에 의해 발생한 에러 이벤트를 필터로 사용함으로서 정정할 수 있다. 위 예들에서 비트 플립에 의해 인위적으로 야기된 에러를 정정하기 위해 포스트 비터비(Post-Viterbi)에 사용해야 할 에러 이벤트 필터는 ±[2, 2]=[1, 1]임을 알 수 있다.
본 발명에서 k-구속조건의 k는 적어도 10 이상인 것을 특징으로 하며, k가 10 이상일 경우, k=∞경우와 거의 동일한 성능을 달성할 수 있음을 모의 실험을 통해 확인할 수 있다. k가 10 미만일 경우에는, 에러 패턴 삽입의 빈도수가 증가하게 되어, 채널에 의해 발생한 에러가 없다 할지라도 에러 정정 메커니즘의 에러 정정 능력 한계 때문에, 인위적 에러를 정정할 수 없게 된다. 결과적으로, 신호 대 잡음비가 증가할지라도 에러율이 감소하지 않는 오류 마루(Error floor)가 발생하게 되어, 신뢰할 수 있는 정보 복원 능력을 확보할 수 없게 된다.
제12 단계 후에, 기록매체에 기록된 데이터 열을 읽어들여서, 읽어들인 데이터 열의 에러 발생 유무를 검출한다(제14 단계).
읽어들인 데이터 열의 에러는 전술한 제12 단계에서 삽입된 에러 패턴일 수도 있고, 기록매체에 기록된 정보를 읽어들이는 과정에서 발생하는 에러(채널 왜곡에 의해 발생한 에러)일 수도 있다. 즉, 제14 단계는 채널 왜곡에 의해 발생한 에러뿐만 아니라, 에러 패턴 삽입에 의해 야기된 에러의 발생 유무를 검출한다.
제14 단계에서 읽어들인 데이터 열의 에러 발생을 검출하였다면, 읽어들인 데이터 열에 대해 k-구속조건 복호화를 실행한다(제16 단계).
여기서, k-구속 복호화란 k-구속 조건을 위반한 데이터 열에 에러 패턴을 삽입하는 과정의 역 과정을 의미한다. 전술한 k-구속 부호화의 예에서, k가 4인 경우, k-구속을 위반하는 데이터 열 "111111(00000)"은 "110011(00110)"으로 k-구속 부호화됨을 알 수 있었다. k-구속 복호화는 k-구속 부호화의 역 과정으로 데이터 열 중 "110011(00110)"의 패턴을 찾아, "111111(00000)"으로 변환함으로서 수행된다. k-구속 복호화 과정이 패턴 매칭 방식에 의해 수행되기 때문에, 설령 "110011(00110)"이 에러 패턴이 삽입된 데이터 열이 아닐 지라도, k-구속 복호화가 수행되어 잘못된 복호화를 수행하는 경우가 발생할 수 있다. 본 발명의 k-구속 복호화는 완벽한 규칙을 바탕으로 복호화를 수행하지 않기 때문에 올바른 데이터 열을 잘못된 데이터 열로 복호화 할 수 있다. 하지만, 잘못된 복호화에 의해 추가적으로 야기된 에러는 시스템의 성능에 영향을 주지 않는다. 그 이유는 에러 정정 메커니즘이 k-구속 복호화에 의해 출력되는 데이터 열의 에러를 정정하는 것이 아니라, 기록매체로부터 읽어들인 데이터 열에 존재하는 에러를 정정하기 때문이다.
제16 단계 후에, k-구속조건 복호화가 실행된 데이터 열을 이용하여 에러 정정 메커니즘은 읽어들인 데이터 열의 에러를 정정한다(제18 단계). 읽어들인 데이터 열의 에러는 부호화 과정에서 삽입된 에러 패턴에 의한 에러일 수도 있고, 기록매체에 기록된 정보를 읽어들이는 과정에서 발생하는 에러(채널 왜곡에 의해 발생한 에러)일 수도 있다. 제14 단계에서 읽어들인 데이터 열의 에러 발생을 검출하였다면, 에러 정정 메커니즘을 사용하여 읽어들인 데이터 열의 에러를 정정한다. 에러 정정 메커니즘은 k-구속조건 복호화가 실행된 데이터 열을 이용하여 수행된다. 특히, 본 발명에서는 에러 정정 메커니즘으로서 포스트 비터비를 사용하여 데이터 열에 발생한 에러를 정정한다.
특히, NRZ 신호 표현영역 에서 읽어 들인 데이터 열에 존재하는 1 또는 0의 심벌들 사이에 삽입된 에러를 정정하거나, NRZI 신호 표현영역에서 읽어 들인 데이터 열에 존재하는 0의 심벌들 사이에 삽입된 에러를 정정하는 것을 특징으로 한다.
제18 단계는 k-구속조건 복호화가 실행된 결과를 부분 응답 다항식과 컨벌루션한 결과를 등화부의 출력과 차감한 후 차감 신호를 정합 필터링하고, 정합 필터링 된 결과를 이용해 상기 읽어 들인 데이터 열의 에러를 정정하는 것을 특징으로 한다. 이때, 읽어 들인 데이터 열에 삽입된 에러 패턴과 대응하는 정합 필터를 사용하여 정합 필터링하는 것을 특징으로 한다.
이하, 본 발명에 의한 변조 코드의 부호화 및 복호화장치를 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 변조 코드의 부호화 및 복호화장치를 설명하기 위한 일 실시예의 블록도로서, 에러 검출코드 부호화부(100), k-구속조건 부호화부(110), 기록매체(120), 에러 검출코드 복호화부(150), k-구속조건 복호화부(160) 및 에러 정정부(190) 등으로 구성된다.
에러 검출코드 부호화부(100)는 기록매체(120)에 기록될 소스 정보에 에러 검출용 비트를 부가하고, 에러 검출용 비트가 부과된 데이터 열을 k-구속조건 부호화부(110)로 출력한다.
에러 검출코드 부호화부(100)는 패리티 체크 코드 및 사이클릭 리던던시 체 크 코드 중 어느 하나를 에러 검출코드로서 사용하는 것을 특징으로 한다.
k-구속조건 부호화부(110)는 에러 검출용 비트와 소스 정보로 구성된 데이터 열 중 런 길이 제한 코드의 k-구속조건(또는, 최대 런 길이 제한조건)을 위반한 데이터 열에 에러 검출코드에 의해 검출 가능한 에러 패턴을 삽입한다. 이러한, k-구속조건을 위반한 데이터 열에 에러 패턴을 삽입하는 것을 k-구속조건 부호화라 한다.
k-구속조건 부호화부(110)는 k-구속조건을 위반한 데이터 열의 일부분을 비트 플립 함으로서 k-구속조건 부호화를 수행하기 때문에, 코드율의 손실이 없다. k-구속 부호화 부(110)는 에러 검출 코드 부호화부(100)에서 사용한 에러 검출 코드에 의해 검출 가능한 에러 패턴을 삽입한다.
k-구속조건 부호화부(110)는 k-구속조건을 위반한 데이터 열의 중간 영역에 에러 패턴을 삽입하는 것임을 특징으로 한다.
k-구속조건 부호화부(110)는 NRZ(Non Return to Zero) 및 NRZI(Non Return to Zero Invert) 신호 표현영역에서 k-구속조건을 위반한 데이터 열에 에러 패턴을 삽입하는 것을 특징으로 한다.
k-구속조건 부호화부(110)는 k-구속조건에 해당하는 k를 적어도 10 이상으로 설정하는 것을 특징으로 한다. 그 이유는 에러 정정 메커니즘을 수행한 후 k=10 이상인 경우의 에러율과 k=∞에서 에러율이 대동 소이하기 때문이다.
기록매체(120)는 k-구속조건 부호화부(110)로부터 데이터 열을 입력받아서 기록한다. 여기서, 기록매체는 기록 시스템에 사용되는 모든 기록매체를 포함한다.
등화부(130)는 기록매체(120)로부터 읽어들인 신호에 존재하는 인접 심벌간 간섭을 제거 및 채널의 주파수 특성을 원하는 부분 응답 다항식(Partial response polynomial)의 주파수 특성과 유사하게 변환시키는 역할을 한다.
데이터 열 추정부(140)는 등화부(130)의 출력신호를 기반으로 기록 매체(120)에 기록된 데이터 열을 추정한다. 추정한 데이터 열에는 채널 왜곡에 의해 발생한 에러 및 에러 패턴의 삽입에 의해 인위적으로 야기된 에러를 포함할 수 있다.
에러 검출코드 복호화부(150)는 데이터 열 추정부(140)에 의해 추정된 데이터 열의 에러 발생 유무를 검출 한다. 에러 검출코드 복호화부(150)에 의해 에러가 검출되었다면, 에러 정정 메커니즘을 구성하는 k-구속조건 복호화부(160), 부분응답 다항식 산출부(170), 정합 필터링부(180) 및 에러 정정부(190) 등이 동작하여 데이터 열에 존재하는 에러를 정정한다. 특히, 본 발명은 에러 정정 메커니즘은 포스트 비터비 방식을 사용한다.
k-구속조건 복호화부(160)는 에러 검출코드 복호화부(150)의 검출 유무 결과에 딸 동작 유무가 결정되며, 데이터 열 추정부(140)에 의해 추정된 데이터 열을 k-구속조건 부호화부(110)의 역 과정에 해당하는 k-구속조건 복호화를 실행한다.
k-구속조건 복호화부(160)의 복호화는 완벽한 규칙을 기반으로 수행되지 않기 때문에, 데이터 열 추정부(140)에 의해 추정된 데이터 열에 에러가 없다 할지라도 잘못된 복호화를 수행할 수 있다. 여기서, 완벽한 규칙이란 k-구속조건 복호화부(160)가 k-구속조건 부호화부(110)에 의해 부호화 된 데이터 열이 에러가 존재하지 않은 경우, 에러 없이 k-구속조건 부호화부(110)의 입력을 복원하는 것을 의미 한다. 하지만, 본 발명에서 k-구속조건 복호화부(160)가 잘못된 복호화를 수행할 지라도 시스템 성능, 즉 에러율에 영향을 미치지 않는다. 그 이유는 에러 정정부(190)는 k-구속조건 복호화부(160)의 출력을 이용하여, 데이터 열 추정부(140)에 의해 추정된 데이터 열에 발생한 에러를 정정하기 때문이다.
부분응답 다항식 산출부(170)는 k-구속조건 복호화부(160)에 의해 복호화 된 데이터 열을 사용하여 등화부(130)의 출력을 추정한다. 여기서, 등화부(130)의 출력은 부분 응답 다항식과 관계된 이상적인 부분 응답 신호들로 구성된다.
정합 필터링부(180)는 에러 검출 코드가 검출 가능한 에러 이벤트 및 부분 응답 다항식에 의해 구성된 정합 필터들로 구성되어 있다. 일반적으로, 에러 이벤트는 기록 시스템의 주된 에러 이벤트이며, 에러 이벤트에 해당하는 정합 필터는 에러 이벤트와 부분 응답 다항식을 컨벌루션(Convolution) 한 후, 시간 역(Time reversal)을 행함으로 구현할 수 있다. 정합 필터링부(180)는 k-구속조건 부호화 과정에서 에러 패턴 삽입으로 인해 발생한 인위적인 에러와 관계된 에러 이벤트 정합 필터를 반드시 포함함을 특징으로 한다. 정합 필터링부(180)의 입력은 등화부(130)의 출력 신호와, K-구속 복호화부(160)의 출력 신호와 부분 응답 다항식과의 컨벌루션에 의해 생성된 신호들 간에 차이 신호(Difference signal)이다.
에러 정정부(190)는 데이터 열 추정부(140)에 의해 추정된 데이터 열에 존재하는 에러의 발생 위치 및 에러 이벤트 형태를 찾아 에러 정정을 수행한다. 에러 정정부(150)는 에러 정정 메커니즘으로서 포스트 비터비를 사용하여 데이터 열 추정부(140)에 의해 추정된 데이터 열에 존재하는 에러를 정정한다.
이러한 본원 발명인 변조 코드의 부호화 및 복호화방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 변조 코드의 부호화 및 복호화 방법 및 장치는 코드율 손실이 없어 종래 기술 보다 고밀도를 달성할 수 있다.
또한, 본 발명에 의한 변조 코드의 부호화 및 복호화 방법 및 장치는 복호화 과정에서 에러의 전달이 없다.
또한, 본 발명에 의한 변조 코드의 부호화 및 복호화 방법 및 장치는 부호화 및 복호화 방법이 복잡도 면에서 종래 기술보다 간단하다.
또한, 본 발명에 의한 변조 코드의 부호화 및 복호화 방법 및 장치는 종래 기술에서 널리 사용하고 있는 k-구속(10 이상)을 실현할 수 있어 종래 기술처럼 신뢰할 수 있는 타이밍 복원 능력을 제공한다.

Claims (20)

  1. (a) 소스 정보에 에러 검출용 비트를 부가하는 단계;
    (b) 상기 에러 검출용 비트와 상기 소스 정보로 구성된 데이터 열 중 런 길이 제한 코드의 k-구속조건(또는, 최대 런 길이 제한조건)을 위반한 데이터 열에 에러 검출코드에 의해 검출 가능한 에러 패턴을 삽입하는 것에 해당하는 k-구속조건 부호화를 실행하고, 상기 k-구속조건 부호화가 실행된 데이터 열을 기록매체에 기록하는 단계; 및
    (c) 상기 기록된 데이터 열을 읽어들여서, 상기 읽어들인 데이터 열의 에러 발생 유무를 검출하는 단계를 구비하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  2. 제1 항에 있어서, 상기 변조 코드의 부호화 및 복호화방법은
    (d) 상기 (c) 단계에서 상기 읽어들인 데이터 열의 에러 발생을 검출하였다면, 상기 읽어들인 데이터 열의 k-구속 부호화 과정에서 인위적으로 삽입된 에러 패턴을 제거하기 위한 k-구속조건 복호화를 실행하는 단계; 및
    (e) 상기 k-구속조건 복호화가 실행된 데이터 열을 이용한 에러 정정 메커니즘을 사용하여 상기 읽어들인 데이터 열에 존재하는 에러를 정정하는 단계를 더 구비하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  3. 제1 항 및 제2 항 중 어느 한 항에 있어서, 상기 변조 코드의 부호화 및 복호화방법은
    상기 에러 검출코드로서 패리티 체크 코드 및 사이클릭 리던던시 체크 코드중 어느 하나를 사용하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  4. 제1 항 및 제2 항 중 어느 한 항에 있어서, 상기 (b) 단계는
    상기 k-구속조건을 위반한 데이터 열의 중간 영역에 상기 에러 패턴을 삽입하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  5. 제1 항 및 제2 항 중 어느 한 항에 있어서, 상기 (b) 단계는
    NRZ 신호 표현영역 및 NRZI 신호 표현영역 중 어느 하나의 신호 표현영역에서 상기 k-구속조건을 위반한 데이터 열에 상기 에러 패턴을 삽입하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  6. 제1 항 및 제2 항 중 어느 한 항에 있어서, 상기 (b) 단계는
    상기 k-구속조건이 10 이상인 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  7. 제2 항에 있어서, 상기 (e) 단계는
    NRZ 신호 표현영역에서 읽어들인 데이터 열에 존재하는 1 또는 0의 심벌들 사이에 삽입된 에러를 정정하거나, NRZI 신호 표현영역에서 읽어들인 데이터 열에 존재하는 0의 심벌들 사이에 삽입된 에러를 정정하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  8. 제2 항에 있어서, 상기 (e) 단계는
    상기 에러 정정 메커니즘으로서 포스트 비터비를 사용하여 상기 읽어들인 데이터 열의 에러를 정정하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  9. 제8 항에 있어서, 상기 (e) 단계는
    (e1) 상기 k-구속조건 복호화가 실행된 결과를 부분 응답 다항식과 컨벌루션한 결과를 등화부의 출력과 차감한 후, 차감한 결과를 정합 필터링하는 단계; 및
    (e2) 상기 정합 필터링 된 결과를 이용해 상기 읽어 들인 데이터 열의 에러를 정정하는 단계를 구비하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  10. 제9 항에 있어서, 상기 (e1) 단계는
    상기 데이터 열에 삽입된 에러 패턴과 대응하는 정합 필터를 사용하여 정합 필터링하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화방법.
  11. 소스 정보에 에러 검출용 비트를 부가하는 에러 검출코드 부호화부;
    상기 에러 검출용 비트와 상기 소스 정보로 구성된 데이터 열 중 런 길이 제한 코드의 k-구속조건(또는, 최대 런 길이 제한조건)을 위반한 데이터 열에 에러 검출코드에 의해 검출 가능한 에러 패턴을 삽입하는 것에 해당하는 k-구속조건 부호화를 실행하는 k-구속조건 부호화부;
    상기 k-구속조건 부호화가 실행된 데이터 열을 기록하는 기록매체; 및
    상기 기록매체에 기록된 데이터 열을 읽어들여서, 상기 읽어들인 데이터 열의 에러 발생 유무를 검출하는 에러 검출코드 복호화부를 구비하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  12. 제11 항에 있어서, 상기 변조 코드의 부호화 및 복호화장치는
    상기 에러 검출 코드 복호화부의 검출 결과에 응답하여, 상기 읽어들인 데이터 열의 k-구속 부호화 과정에서 인위적으로 삽입된 에러 패턴을 제거하기 위한 k-구속조건 복호화를 실행하는 k-구속조건 복호화부; 및
    상기 k-구속조건 복호화가 실행된 데이터 열을 이용한 에러 정정 메커니즘을 사용하여 상기 읽어들인 데이터 열에 존재하는 에러를 정정하는 에러 정정부를 더 구비하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  13. 제11 항 및 제12 항 중 어느 한 항에 있어서, 상기 에러 검출코드 부호화부는
    패리티 체크 코드 및 사이클릭 리던던시 체크 코드 중 어느 하나를 상기 에러 검출코드로서 사용하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  14. 제11 항 및 제12 항 중 어느 한 항에 있어서, 상기 k-구속조건 부호화부는
    상기 k-구속조건을 위반한 데이터 열의 중간 영역에 상기 에러 패턴을 삽입하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  15. 제11 항 및 제12 항 중 어느 한 항에 있어서, 상기 k-구속조건 부호화부는
    NRZ 신호 표현영역 및 NRZI 신호 표현영역 중 어느 하나의 신호 표현영역에서 상기 k-구속조건을 위반한 데이터 열에 상기 에러 패턴을 삽입하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  16. 제11 항 및 제12 항 중 어느 한 항에 있어서, 상기 k-구속조건 부호화부는
    상기 k-구속조건이 10 이상인 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  17. 제12 항에 있어서, 상기 변조 코드의 부호화 및 복호화장치는
    NRZ 신호 표현영역에서 읽어들인 데이터 열에 존재하는 1 또는 0의 심벌들 사이에 삽입된 에러를 정정하거나, NRZI 신호 표현영역에서 읽어들인 데이터 열에 존재하는 0의 심벌들 사이에 삽입된 에러를 정정하는 것을 특징으로 하는 변조 코 드의 부호화 및 복호화장치.
  18. 제12 항에 있어서, 상기 에러 정정부는
    상기 에러 정정 메커니즘으로서 포스트 비터비를 사용하여 상기 읽어들인 데이터 열의 에러를 정정하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  19. 제18 항에 있어서, 상기 변조 코드의 부호화 및 복호화장치는
    상기 k-구속조건 복호화가 실행된 결과를 부분 응답 다항식과 컨벌루션한 결과를 상기 읽어들인 데이터 열에 존재하는 인접 심벌간 간섭을 제거하는 등화부의 출력과 차감한 후, 상기 차감한 결과를 정합 필터링하는 정합 필터링부를 구비하고,
    상기 정합 필터링 된 결과를 이용해 상기 에러 정정부가 상기 읽어들인 데이터 열의 에러를 정정하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화장치.
  20. 제19 항에 있어서, 상기 정합 필터링부는
    상기 읽어 들인 데이터 열에 삽입된 에러 패턴과 대응하는 정합 필터를 포함함을 특징으로 하고,
    상기 읽어 들인 데이터 열에 삽입된 에러 패턴과 대응하는 정합 필터를 사용하여 정합 필터링하는 것을 특징으로 하는 변조 코드의 부호화 및 복호화 장치.
KR1020050017665A 2005-01-26 2005-03-03 변조 코드의 부호화 및 복호화방법 및 장치 KR100688534B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/302,381 US7552380B2 (en) 2005-01-26 2005-12-14 Method and apparatus for encoding and decoding modulation code
CN2006100027758A CN1819047B (zh) 2005-01-26 2006-01-25 对调制码进行编码和解码的方法和设备
JP2006018034A JP4181178B2 (ja) 2005-01-26 2006-01-26 変調コードの符号化／復号化方法及び装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64664605P 2005-01-26 2005-01-26
US60/646,646 2005-01-26

Publications (2)

Publication Number Publication Date
KR20060086789A KR20060086789A (ko) 2006-08-01
KR100688534B1 true KR100688534B1 (ko) 2007-03-02

Family

ID=36919007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017665A KR100688534B1 (ko) 2005-01-26 2005-03-03 변조 코드의 부호화 및 복호화방법 및 장치

Country Status (4)

Country Link
US (1) US7552380B2 (ko)
JP (1) JP4181178B2 (ko)
KR (1) KR100688534B1 (ko)
CN (1) CN1819047B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099569A1 (en) * 2005-10-31 2007-05-03 Motorola, Inc. Method and apparatus for terminating undesired communications
US7409622B1 (en) * 2005-11-10 2008-08-05 Storage Technology Corporation System and method for reverse error correction coding
US20070263326A1 (en) * 2006-05-15 2007-11-15 Samsung Electronics, Co., Ltd. Apparatus and method for including amplification of read signal in slider of a hard disk drive
CN101529515B (zh) * 2006-10-16 2012-11-28 Lg电子株式会社 用于编码/解码数据的方法和装置以及用于记录/再现数据的方法和装置
US7890841B2 (en) * 2006-11-14 2011-02-15 Samsung Electronics Co., Ltd. Post-viterbi error correction method and apparatus
US8108759B2 (en) * 2006-12-14 2012-01-31 Regents Of The University Of Minnesota Error detection and correction using error pattern correcting codes
US8223901B2 (en) * 2007-05-25 2012-07-17 Nokia Corporation Interference in communication devices
KR101397005B1 (ko) * 2007-09-21 2014-05-20 엘지전자 주식회사 데이터 에러 정정 방법 및 에러 정정 장치
KR101430448B1 (ko) * 2007-09-17 2014-08-14 엘지전자 주식회사 데이터 변조방법, 변조장치, 기록방법 및 기록장치
CN101802912A (zh) * 2007-09-17 2010-08-11 Lg电子株式会社 数据调制方法、调制器、记录方法和记录装置
US20110177493A1 (en) * 2008-02-15 2011-07-21 The Regents Of The University Of California Using highly sensitive suspended carbon nanotubes for molecular-level sensing based on optical detection
CN101740071B (zh) * 2008-11-21 2011-12-28 清华大学 一种变阶次多阶游程受限调制编码方法
CN101740078B (zh) * 2008-11-21 2012-06-20 清华大学 变阶次多阶游长受限调制编码中的对称非零翻转方法
RU2409897C1 (ru) * 2009-05-18 2011-01-20 Самсунг Электроникс Ко., Лтд Кодер, передающее устройство, система передачи и способ кодирования информационных объектов
WO2015107684A1 (ja) * 2014-01-20 2015-07-23 株式会社日立製作所 情報再生装置、情報再生方法、情報記録装置、および、情報記録方法
US9431053B2 (en) * 2014-04-24 2016-08-30 Marvell International Ltd. Run-length limited (RLL) codes
US9842020B2 (en) * 2014-11-26 2017-12-12 Qualcomm Incorporated Multi-wire symbol transition clocking symbol error correction
CN106445406B (zh) 2015-08-07 2019-07-26 株式会社东芝 存储控制器、存储装置以及数据写入方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970055617A (ko) * 1995-12-25 1997-07-31 이데이 노부유키 부호화된 디지탈 신호를 복호화하는 장치 및 방법
KR20050029771A (ko) * 2003-09-22 2005-03-28 삼성전자주식회사 기록 시스템을 위한 데이터 부호화/복호화 방법 및 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786439A (en) * 1972-12-26 1974-01-15 Ibm Error detection systems
US4791643A (en) * 1986-12-29 1988-12-13 Minnesota Mining And Manufacturing Company Single track orthogonal error correction system
US5220568A (en) * 1988-05-31 1993-06-15 Eastman Kodak Company Shift correcting code for channel encoded data
US5428627A (en) * 1992-11-10 1995-06-27 Qlogic Corporation Method and apparatus for initializing an ECC circuit
EP1271511A3 (en) 1994-04-18 2006-10-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for preventing illegal copying and illegal installation of information on optical recording medium
CN1129134C (zh) 1996-02-08 2003-11-26 索尼公司 数据解码仪
EP0933768A4 (en) * 1997-05-19 2000-10-04 Sanyo Electric Co DIGITAL MODULATION AND DEMODULATION
US6587977B1 (en) * 1999-12-06 2003-07-01 Maxtor Corporation o,k,m,/m recording code
US6505320B1 (en) * 2000-03-09 2003-01-07 Cirrus Logic, Incorporated Multiple-rate channel ENDEC in a commuted read/write channel for disk storage systems
JP2002027464A (ja) * 2000-07-07 2002-01-25 Fujitsu Ltd 符号化装置及び復号化装置
US7149955B1 (en) * 2001-03-07 2006-12-12 Marvell International Ltd. Encoding and decoding apparatus and method with hamming weight enhancement
US7290184B2 (en) * 2001-08-23 2007-10-30 Seagate Technology Llc Emulation system for evaluating digital data channel configurations
US7269778B1 (en) * 2002-10-15 2007-09-11 Marvell International Ltd. Data coding for enforcing constraints on ones and zeros in a communications channel
US7174485B2 (en) * 2003-11-21 2007-02-06 Seagate Technology Llc Reverse error correction coding with run length limited constraint
US7301482B1 (en) * 2003-12-12 2007-11-27 Marvell International Ltd. Circuits, architectures, systems, methods, algorithms and software for conditional modulation coding
US7308190B2 (en) * 2004-07-06 2007-12-11 Realtek Semiconductor Corp. Device for decoding disc read signal and method thereof
JP2006155704A (ja) * 2004-11-26 2006-06-15 Hitachi Global Storage Technologies Netherlands Bv データ記録再生処理方法及び回路、データ記録再生装置
US7386780B2 (en) * 2005-02-03 2008-06-10 Agere Systems Inc. Method and apparatus for encoding and precoding digital data within modulation code constraints
US7397398B2 (en) * 2006-05-09 2008-07-08 Seagate Technology Llc Modulation bit added to worst case codeword

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970055617A (ko) * 1995-12-25 1997-07-31 이데이 노부유키 부호화된 디지탈 신호를 복호화하는 장치 및 방법
KR20050029771A (ko) * 2003-09-22 2005-03-28 삼성전자주식회사 기록 시스템을 위한 데이터 부호화/복호화 방법 및 장치

Also Published As

Publication number Publication date
JP4181178B2 (ja) 2008-11-12
US7552380B2 (en) 2009-06-23
KR20060086789A (ko) 2006-08-01
JP2006209954A (ja) 2006-08-10
CN1819047B (zh) 2010-05-26
CN1819047A (zh) 2006-08-16
US20060164263A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
KR100688534B1 (ko) 변조 코드의 부호화 및 복호화방법 및 장치
US7530003B2 (en) Permuting MTR code with ECC without need for second MTR code
US7397398B2 (en) Modulation bit added to worst case codeword
US8009068B1 (en) Filter driven DC-free code
JPH11328871A (ja) 部分応答磁気記録チャネルのためのレ―ト１６／１７（０，５）変調コ―ドの装置および方法
US7386780B2 (en) Method and apparatus for encoding and precoding digital data within modulation code constraints
US6581184B1 (en) Method and circuit for including parity bits in write data of a mass data storage device, or the like, using a 48/54 mtr (3:k) code constraint, and post-processing circuit and method for processing read back data that includes said code constraint
EP1110217B1 (en) Write format for digital data storage
US6229458B1 (en) Rate 32/34 (D=0, G=9/I=9) modulation code with parity for a recording channel
US8037398B2 (en) System for precoding parity bits to meet predetermined modulation constraints
US6933865B1 (en) Method and apparatus for coded symbol stuffing in recording systems
US6204781B1 (en) General rate N/(N+1) (0, G) code construction for data coding
US6526530B1 (en) Method and apparatus for encoding data incorporating check bits and maximum transition run constraint
US6654924B1 (en) System and method for error correction of digitized phase signals from MR/GMR head readback waveforms
US6340938B1 (en) Demodulating device, demodulating method and supply medium with predetermined error length
US8258989B2 (en) Data demodulator, data demodulation method and program thereof
US7138931B2 (en) Recording and reproducing apparatus
JP4207073B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP2000134114A (ja) 軟判定ｍｌ復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置
JP3537722B2 (ja) 記録再生装置
US6788223B2 (en) High rate coding for media noise
WO2015107571A1 (ja) 復号装置および復号方法、記録再生装置および記録再生方法
KR101430448B1 (ko) 데이터 변조방법, 변조장치, 기록방법 및 기록장치
Mita et al. Modified EEPRML with 16/17 (3; 11) MTR code and cyclic redundancy check code for high density magnetic recording channels
JP3551879B2 (ja) 誤り訂正装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120209

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee