KR101430448B1 - 데이터 변조방법, 변조장치, 기록방법 및 기록장치 - Google Patents

데이터 변조방법, 변조장치, 기록방법 및 기록장치 Download PDF

Info

Publication number
KR101430448B1
KR101430448B1 KR1020070094091A KR20070094091A KR101430448B1 KR 101430448 B1 KR101430448 B1 KR 101430448B1 KR 1020070094091 A KR1020070094091 A KR 1020070094091A KR 20070094091 A KR20070094091 A KR 20070094091A KR 101430448 B1 KR101430448 B1 KR 101430448B1
Authority
KR
South Korea
Prior art keywords
bit
run length
bit flip
channel sequence
sequence
Prior art date
Application number
KR1020070094091A
Other languages
English (en)
Other versions
KR20090028937A (ko
Inventor
이준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070094091A priority Critical patent/KR101430448B1/ko
Priority to US12/678,682 priority patent/US8495461B2/en
Priority to CN200880107389A priority patent/CN101802912A/zh
Priority to PCT/KR2008/005386 priority patent/WO2009038311A2/en
Publication of KR20090028937A publication Critical patent/KR20090028937A/ko
Application granted granted Critical
Publication of KR101430448B1 publication Critical patent/KR101430448B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명에 따른 데이터 변조방법은 입력 시퀀스에 대한 채널 시퀀스를 생성하는 단계, 런 길이 제한(Run Length Limit, RLL) 조건의 위반 여부를 판단하는 단계 및 런 길이 제한 조건을 위반한 경우, 채널 시퀀스에 포함되는 비트 중 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하는 단계를 포함한다.
변조, 엔코딩, 디코딩, 런길이제한, 채널시퀀스, 비트플립

Description

데이터 변조방법, 변조장치, 기록방법 및 기록장치{DATA MODULATION METHOD, MODULATOR, RECORDING METHOD, AND RECORDING APPARATUS}
본 발명은 데이터 변조방법, 변조장치, 기록방법 및 기록장치에 관한 것으로, 보다 상세하게는 광 기록매체에 기록되는 데이터를 변조하는 방법 및 장치와 이를 이용한 기록 방법 및 장치에 관한 것이다.
일반적인 기록 시스템은 변조 코드를 사용하는데, 변조 코드는 기록 시스템의 재생부에서 인접 심벌 간의 간섭에 의해 야기되는 재생 신호의 왜곡을 저감하고 원활한 타이밍 복원을 제공하기 위해 사용된다.
이때의 변조 코드를 (d, k)로 표현할 수 있는데, 이를 런 길이 제한(run length limit, RLL) 코드라고 한다. 여기서, d 는 변조 코드의 1과 1사이에 존재할 수 있는 0의 최소 개수를 의미하는 구속 조건으로, 인접 심벌 간 간섭에 의해 야기되는 신호의 왜곡을 저감시켜 주기 위한 조건이다. 또한, k는 1과 1사이에 존재할 수 있는 0의 최대 개수를 의미하는 구속 조건으로, 타이밍 복원을 위한 조건이다.
변조 코드 디자인 시 k-구속 조건을 부가하는 방법 중 변조 코드 인코 더(encoder)의 출력인 채널 시퀀스를 관찰한 후 k-구속 조건을 위반하는 시퀀스가 관찰이 되면 그 위치에서 데이터 0을 1로 바꾸어 k-구속 조건을 부가하는 비트 플립(bit flip) 방법이 있다.
즉, 비트 플립 방법은 채널 시퀀스에 에러를 가하여 k-구속 조건을 부가하는 방법이다. 이 방법은 기록매체에 기록되기 전의 시퀀스인, 채널 시퀀스에 에러가 가하는 방법이므로 기록매체에 기록되는 시퀀스에는 에러가 포함하게 된다.
따라서 이러한 비트 플립 방법에서 비트 플립이 빈번하게 발생할 경우, 복조 시 원래의 데이터의 복원이 어렵고, 복원이 가능한 경우에도 기록 밀도의 향상에 한계가 존재하는 문제점이 있다. 특히, 기록 시스템을 위한 변조 코드들은 디자인 특성상 디코딩 시 한 비트의 에러가 여러 비트의 에러를 야기하는 에러 전달 특성을 가지게 되므로 이러한 문제점은 더욱 심각해 진다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 원래의 데이터의 복원이 용이하며, 기록밀도를 향상시킬 수 있는 복조방법, 복조장치, 기록방법 및 기록장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 데이터 변조방법은 입력 시퀀스에 대한 채널 시퀀스를 생성하는 단계, 런 길이 제한(Run Length Limit, RLL) 조건의 위반 여부를 판단하는 단계 및 런 길이 제한 조건을 위반한 경우, 채 널 시퀀스에 포함되는 비트 중 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하는 단계를 포함한다.
비트 플립을 실시하는 단계는 디코딩 시 에러 전달이 없도록 비트 플립 위치를 결정하는 단계를 포함할 수 있다.
비트 플립 위치를 결정하는 단계에서, 런 길이 제한 조건의 위반 위치와 코드워드의 길이에 근거하여 비트 플립 위치를 결정할 수 있다.
비트 플립 위치를 결정하는 단계에서, 위반 위치를 코드워드의 길이로 나눈 나머지에 근거하여 비트 플립 위치를 결정할 수 있다.
런 길이 제한 조건은 채널 시퀀스에서 1과 1 사이에 존재하는 최대 0의 개수에 대한 조건이고, 비트 플립은 특정 위치의 0 비트를 1 비트로 변환하여 이루어지질 수 있다.
비트 플립 회수의 통계적 검사에 근거하여 런 길이 제한 조건을 설정하는 단계를 더 포함할 수 있다.
입력 시퀀스에 대한 채널 시퀀스를 생성하는 단계에서, 변조 테이블을 이용하여 입력 시퀀스에 대한 채널 시퀀스를 생성할 수 있다.
변조 테이블은 적어도 하나의 스테이트, 입력 코드에 상응하는 코드 워드 및 다음 스테이트를 지정하는 정보를 포함할 수 있다.
변조 테이블은 1과 1 사이의 최소 0의 개수가 1이며, 0과 0 사이의 최대 1의 개수가 무한대이고, RMTR(repeated minimum transition run)이 2인 채널 시퀀스를 생성할 수 있다.
한편, 본 발명에 따른 데이터 변조장치는 입력 시퀀스에 대한 채널 시퀀스를 생성하는 인코더(encoder) 및 런 길이 제한 조건의 위반 여부를 판단하고, 런 길이 제한 조건을 위반한 경우, 채널 시퀀스에 포함되는 비트 중 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하는 비트 플리퍼(bit flipper)를 포함한다.
비트 플리퍼는 디코딩 시 에러 전달이 없도록 비트 플립 위치를 결정할 수 있다.
비트 플리퍼는 런 길이 제한 조건의 위반이 발생하는 위치와 코드워드의 길이에 근거하여 비트 플립 위치를 결정할 수 있다.
비트 플리퍼는 위반 위치를 코드워드의 길이로 나눈 나머지에 근거하여 비트 플립 위치를 결정할 수 있다.
런 길이 제한 조건은 채널 시퀀스에서 1과 1 사이에 존재하는 최대 0의 개수에 대한 조건이고, 비트 플리퍼는 특정 위치의 0 비트를 1 비트로 변환할 수 있다.
인코더는 비트 플립 회수의 통계적 검사에 근거하여 런 길이 제한 조건을 설정할 수 있다.
인코더는 변조 테이블을 이용하여 입력 시퀀스에 대한 채널 시퀀스를 생성할 수 있다.
변조 테이블은 적어도 하나의 스테이트, 입력 코드에 상응하는 코드 워드 및 다음 스테이트를 지정하는 정보를 포함할 수 있다.
변조 테이블은 1과 1 사이의 최소 0의 개수가 1이며, 0과 0 사이의 최대 1의 개수가 무한대이고, RMTR(repeated minimum transition run)이 2인 채널 시퀀스를 생성할 수 있다.
한편, 본 발명에 따른 데이터 기록방법은 입력 시퀀스에 대한 채널 시퀀스를 생성하는 단계, 런 길이 제한 조건의 위반 여부를 판단하는 단계, 런 길이 제한 조건을 위반한 경우, 채널 시퀀스에 포함되는 비트 중 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하여 변조 데이터를 생성하는 단계 및 변조 데이터를 기록매체에 저장하는 단계를 포함한다.
한편, 본 발명에 따른 데이터 기록장치는 데이터를 변조하는 변조부, 및 데이터를 기록매체에 광을 조사하여 변조부에서 생성된 변조 데이터를 기록매체에 기록하는 광학부를 포함한다.
본 발명은 k-구속 조건을 부가 하기 위한 보조 테이블을 필요로 하지 않으며, 비트 플립에 의한 k-구속 조건 변화를 용이하게 할 수 있고, 비트 플립에 의한 에러 전달이 존재하지 않는 효과를 갖는다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다. 본 명세서에서 기록장치라 함은, 기록매체를 이용하여 데이터를 기록하거나 기록된 데이터를 재생하는 것이 가능한 모든 장치를 의미한다. 또한, 본 명세서에서 기록매체라 함은, 데이터가 기록되어 있거나 기록하는 것이 가능한 모든 매체를 의미하 며, 구체적으로는 광 디스크를 예로 들 수 있다.
도 1은 본 발명의 실시예에 따른 데이터 기록장치의 블록도이다. 이하에서 도 1을 참조하여 본 발명의 실시예에 따른 데이터 기록장치에 대하여 설명한다. 도시한 바와 같이, 본 발명의 실시예에 따른 기록장치는 변조부(100)와 광학부(200)를 포함한다.
변조부(100)는 입력 데이터를 변조하여 변조 데이터를 생성하고, 광학부(200)는 변조부(100)에서 생성된 변조 데이터를 기록매체(300)에 기록한다. 이때, 광학부(200)는 광 픽업(pick up)으로 구성될 수 있다.
도 1에 도시한 바와 같이, 변조부(100)는 인코더(encoder, 10), 비트 플리퍼(bit flipper, 12) 및 프리코더(precoder, 14)를 포함한다.
한편, 도 2는 인코더(10)에서 사용이 가능한 변조 테이블의 일례를 나타낸다. 이때, 도 2의 변조 테이블은 (1, ∞, 2)의 구속 조건을 갖는 패리티 보완(parity complementary) 코드이다. 즉, 변조 테이블에 의해 생성되는 채널 시퀀스는 1과 1 사이에 최소 1개의 0이 존재하며, 무한대의 0이 존재할 수 있다. 또한, RMTR(repeated minimum transition run)은 2가 된다. 변조 테이블은 적어도 하나의 레지스터를 포함하며, 각각의 레지스터는 입력 코드에 상응하는 코드 워드와 다음 레지스터를 지정하는 정보를 포함한다.
비트 플리퍼(12, bit flipper)는 인코더(10)에 의해 생성된 채널 시퀀스가 런 길이 제한(Run Length Limit, RLL) 조건에 위배되는 경우, 채널 시퀀스에 포함되는 비트 중 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립(bit flip)을 실시하여 런 길이 제한 조건을 부가한다. 이에 대하여는 후술하도록 한다.
프리코더(14)는 인코더(10) 및 비트 플리퍼(12)에 의해 생성된 데이터를 NRZI(Non Return to Zero Invert) 신호로 변환하여 광학부(200)에 전달한다. 광학부(200)는 광 픽업을 이용하여 변조된 데이터를 기록매체에 기록한다.
이하에서는 본 발명의 실시예에 따른 데이터 변조방법을 상세하게 설명한다. 먼저, 도 2에서 예시한 변조 테이블을 이용하여 입력되는 비트들에 대응하는 채널 시퀀스를 생성한다. 상기한 바와 같이, 도 2의 변조 테이블은 (1, ∞, 2) 패리티 보완(parity complementary) 코드를 생성한다.
도 2에서는 코드율(code rate)이 2/3인 경우, 즉 2 비트(bit)의 입력 코드에 대하여 3 비트의 코드 워드(codeword)를 생성하는 변조 테이블을 예시한다. 또한, 도 2에서는 변조 테이블이 5개의 스테이트(state)로 각각 구분되는 5개의 레지스터(register)를 포함하는 경우의 변조방법을 예시한다. 그러나 본 발명이 여기에 한정되는 것은 아니며 본 발명은 이와 다른 형태의 변조 테이블을 사용하는 것에도 적용이 가능하다.
도 2를 참조하면, 초기 설정된 스테이트에서 초기 입력 코드에 상응하는 코드 워드를 출력하고, 변조 테이블에 지정된 다음 스테이트(next state)로 이동하여 다음의 입력 코드에 대한 코드 워드들을 순차적으로 발생시킨다.
예를 들어, 변조 코드가 S1에서 인코딩을 시작한다고 가정하고, 변조 코드 인코더의 입력 시퀀스가 [10 10 10]이라 할 때, 도 2에 따라 초기 입력 코드 [10] 에 대한 채널 코드는 [000]이 되고, 다음 스테이트는 S1이 된다. 따라서 다음 입력 코드 [10]에 대한 채널 코드 또한 [000]이 된다. 이와 같은 과정에 따라 생성된 채널 시퀀스는 [000, 000, 000]이 된다.
한편, 이와 같이 생성된 채널 시퀀스에 있어서 시스템의 원활한 타이밍 복원을 위해서는 채널 시퀀스에 k-구속 조건 즉, 1과 1 사이에 존재하는 최대 0의 개수 조건을 부가하는 것이 필요하다.
본 실시예에서는 비트 플립 방법을 사용하여 k-구속 조건을 부가한다. 이때, k-구속 조건을 부가하는 과정에서 디자인된 변조 코드의 다른 구속 조건을 위반하지 않도록 하기 위한 비트 플립 위치의 선택이 필요하다.
비트 플립은 기록매체에 데이터가 기록되기 전에 생성된 채널 시퀀스에 에러를 부가하는 방법이다. 따라서 기록매체에 기록되는 시퀀스는 에러를 포함하게 된다. 이때, 본 발명의 실시예에 따른 변조방법에 의하면 발생하는 에러의 개수는 플립된 비트 수와 동일하다.
비트 플립에 의해 형성된 에러의 정정은 디코딩 부의 에러 정정 알고리즘에 의해 수행되는데, 비트 플립 회수의 증가는 에러 정정 알고리즘의 부가 정보의 증가를 가져오게 되므로 디코딩 시 효율이 저하된다. 따라서 비트 플립의 회수를 적절한 수로 제한하는 것이 필요하다.
이 경우, k값이 작을수록 비트 플립 회수는 증가하게 되므로, 이를 고려하여 k-구속 조건을 결정하며, k-구속 조건을 비트 플립 회수의 통계적 검사에 근거하여 설정할 수 있다. 또한, k 값의 결정은 비트 플립 회수 즉, 가해진 에러의 수가 에 러 정정 코드의 정정 능력 안에 있도록 결정하는 것이 바람직하다. 또한, k 값은 디코딩 시 에러 전달을 발생하지 않도록 하는 비트 플립 위치의 존재 유무에 따라 결정될 수 있다.
일례로, 상기한 채널 시퀀스에 대하여 k 값을 7 내지 10으로 설정할 수 있다. 이하에서는 k값이 10, 9, 7인 경우를 예로 도 3a 내지 도 5c를 참조하여 비트 플립 방법을 설명하도록 한다.
먼저, 도 3a 내지 도 3c를 참조하여 k값이 10인 경우의 비트 플립 방법을 설명하도록 한다. 상기한 변조 테이블에서 생성된 채널 시퀀스는 그 앞에 위치하는 시퀀스와 그 뒤에 오는 시퀀스와의 관계에 따라 k-구속 조건 10에 위반될 수 있다. 이러한 채널 시퀀스에 대하여 비트 플립을 실시함으로써, 생성된 채널 시퀀스에 k- 구속 조건 10을 부가한다.
도 3a 내지 도 3c는 K가 10인 경우 비트 플립을 실시하는 예를 나타낸다. 상기와 같이 k값이 정해진 경우, 비트 플립 위치를 결정한다. 이때, 채널 시퀀스에 k-구속을 부가하기 위한 비트 플립 위치는 디코딩 시 에러 전달이 없도록 선택될 수 있다.
디코딩 시 에러 전달을 야기하기 않기 위해 비트 플립의 위치는 k-구속 조건 위반 위치와 코드워드의 길이에 근거하여 결정될 수 있다. 보다 구체적으로, 위반 위치를 코드워드로 나눈 후 그 나머지 값에 의해 결정할 수 있다.
예를 들어, 위반 위치를 코드워드로 나눈 나머지 값이 0이면, 비트 플립 위치는 위반 위치보다 4비트 앞이 되며, 나머지 값이 1이면, 비트 플립 위치는 위반 위치보다 2비트 앞이 되고, 나머지 값이 2이면, 비트 플립 위치는 위반 위치보다 3비트 앞이 된다.
도 3a에서 k-구속 조건 10의 위반 위치는 14가 된다. 또한, 변조 테이블에 의한 코드워드의 길이는 3이 된다. 이때, 위반 위치를 코드워드로 나눈 나머지는 2가 되므로, 비트 플립 위치는 위반 위치인 14보다 3비트 앞인 11이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 10이 부가된 시퀀스가 된다. 이 경우, 디코딩 시 에러 전달을 야기하기 않고, d, r 구속 조건 즉, 1과 1사이 존재하는 최소 0의 개수 조건과 RMTR 조건은 각각 d=1, r=2을 만족하게 된다.
도 3b의 경우, k-구속 조건 10의 위반 위치는 13이 된다. 따라서 위반 위치를 코드워드로 나눈 나머지는 1이 되므로, 비트 플립 위치는 위반 위치인 13보다 2비트 앞인 11이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 10이 부가된 시퀀스가 된다. 이 경우, 비트 플립에 의해 디코딩 시 에러 전달을 야기하기 않으며, d, r 구속 조건 d=1, r=2을 만족하게 된다.
도 3c의 경우, k-구속 조건 10의 위반 위치는 12가 된다. 따라서 위반 위치를 코드워드로 나눈 나머지는 0이 되므로, 비트 플립 위치는 위반 위치인 12보다 4비트 앞인 8이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 10이 부가된 시퀀스가 된다. 이 경우, 비트 플립에 의해 디코딩 시 에러 전달을 야기하기 않으며, d, r 구속 조건 d=1, r=2을 만족하게 된다.
이하에서는 k값이 9인 경우의 비트 플립 방법을 설명하도록 한다. 상기한 변조 테이블에 의해 생성된 채널 시퀀스는 그 앞에 위치하는 시퀀스와 그 뒤에 오 는 시퀀스와의 관계에 따라 k-구속 조건 9에 위반된다. 비트 플리퍼(12)는 이러한 채널 시퀀스에 대하여 비트 플립을 실시함으로써, 생성된 채널 시퀀스에 k- 구속 조건 9를 부가한다.
도 4a 내지 도 4c는 K가 9인 경우 비트 플립을 실시하는 예를 나타낸다. 도 4a 내지 도 4c를 참조하여 비트 플립을 실시하는 방법을 상세하게 설명한다. 상기한 바와 같이, 채널 시퀀스에 k-구속을 부가하기 위한 비트 플립 위치는 디코딩 시 에러 전달이 없도록 선택된다.
먼저, 채널 시퀀스에 k=9라는 구속 조건을 부가 하기 위해 디코딩 시 에러 전달을 야기하기 않는 특정 비트 플립 위치를 선택한다. 디코딩 시 에러 전달을 야기하기 않기 위해 비트 플립의 위치는 k-구속 조건 위반 위치와 코드워드의 길이에 근거하여 결정될 수 있다.
도 4a에서 k-구속 조건 9의 위반 위치는 13이 된다. 또한, 변조 테이블에 의한 코드워드의 길이는 3이 된다. 이때, 위반 위치를 코드워드로 나눈 후 그 나머지 값에 의해 결정한다.
예를 들어, 위반 위치를 코드워드로 나눈 나머지 값이 0이면, 비트 플립 위치는 위반 위치보다 4비트 앞이 되며, 나머지 값이 1이면, 비트 플립 위치는 위반 위치보다 2비트 앞이 되고, 나머지 값이 2이면, 비트 플립 위치는 위반 위치보다 3비트 앞이 된다.
도 4a의 경우 나머지는 1이 되므로, 비트 플립 위치는 위반 위치인 13보다 2비트 앞인 11이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 9 가 부가된 시퀀스가 된다. 이 경우, 디코딩 시 에러 전달을 야기하기 않고, d, r 구속 조건 d=1, r=2을 만족하게 된다.
도 4b의 경우, k-구속 조건 9의 위반 위치는 12가 된다. 따라서 나머지는 0이 되므로, 비트 플립 위치는 위반 위치인 12보다 4비트 앞인 8이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 9가 부가된 시퀀스가 된다. 이 경우, 비트 플립에 의해 디코딩 시 에러 전달을 야기하기 않으며, d, r 구속 조건 d=1, r=2을 만족하게 된다.
도 4c의 경우, k-구속 조건 9의 위반 위치는 11이 된다. 따라서 나머지는 2가 되므로, 비트 플립 위치는 위반 위치인 11보다 3비트 앞인 8이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 9가 부가된 시퀀스가 된다. 이 경우, 비트 플립에 의해 디코딩 시 에러 전달을 야기하기 않으며, d, r 구속 조건 d=1, r=2을 만족하게 된다.
이하에서는 k값이 7인 경우의 비트 플립 방법을 설명하도록 한다. 상기한 변조 테이블에 의해 생성된 채널 시퀀스는 그 앞에 위치하는 시퀀스와 그 뒤에 오는 시퀀스와의 관계에 따라 k-구속 조건 7에 위반된다. 비트 플리퍼(12)는 이러한 채널 시퀀스에 대하여 비트 플립을 실시함으로써, 생성된 채널 시퀀스에 k- 구속 조건 7를 부가한다.
도 5a 내지 도 5c는 K가 7인 경우 비트 플립을 실시하는 예를 나타낸다. 도 5a 내지 도 5c를 참조하여 비트 플립을 실시하는 방법을 상세하게 설명한다. 상기한 바와 같이, 채널 시퀀스에 k-구속을 부가하기 위한 비트 플립 위치는 디코딩 시 에러 전달이 없도록 선택된다.
먼저, 채널 시퀀스에 k=7이라는 구속 조건을 부가 하기 위해 디코딩 시 에러 전달을 야기하기 않는 특정 비트 플립 위치를 선택한다. 디코딩 시 에러 전달을 야기하기 않기 위해 비트 플립의 위치는 k-구속 조건 위반 위치와 코드워드의 길이에 근거하여 결정될 수 있다.
도 5a에서 k-구속 조건 7의 위반 위치는 11이 된다. 또한, 변조 테이블에 의한 코드워드의 길이는 3이 된다. 이때, 위반 위치를 코드워드로 나눈 후 그 나머지 값에 의해 결정한다.
예를 들어, 위반 위치를 코드워드로 나눈 나머지 값이 0이면, 비트 플립 위치는 위반 위치보다 1비트 앞이 되며, 나머지 값이 1이면, 비트 플립 위치는 위반 위치보다 2비트 앞이 되고, 나머지 값이 2이면, 비트 플립 위치는 위반 위치보다 3비트 앞이 된다.
도 5a의 경우 나머지는 2가 되므로, 비트 플립 위치는 위반 위치인 11보다 3비트 앞인 8이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 7이 부가된 시퀀스가 된다. 이 경우, 디코딩 시 에러 전달을 야기하기 않고, d, r 구속 조건 d=1, r=2을 만족하게 된다.
도 5b의 경우, k-구속 조건 7의 위반 위치는 10이 된다. 따라서 나머지는 1이 되므로, 비트 플립 위치는 위반 위치인 10보다 2비트 앞인 8이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 7이 부가된 시퀀스가 된다. 이 경우, 비트 플립에 의해 디코딩 시 에러 전달을 야기하기 않으며, d, r 구속 조건 d=1, r=2을 만족하게 된다.
도 5c의 경우, k-구속 조건 7의 위반 위치는 9가 된다. 따라서 나머지는 0이 되므로, 비트 플립 위치는 위반 위치인 9보다 1비트 앞인 8이 된다. 이와 같은 비트 플립에 의해 채널 시퀀스는 k 구속 조건 7이 부가된 시퀀스가 된다. 이 경우, 비트 플립에 의해 디코딩 시 에러 전달을 야기하기 않으며, d, r 구속 조건 d=1, r=2을 만족하게 된다.
상기의 예들에서, 비트 플립을 실시하여 채널 시퀀스를 변환한다고 하더라도, 디코딩 후 에러 개수는 비트 플립의 회수와 동일함을 확인할 수 있다. 변조 테이블에 의해 생성된 코드는 k-구속 조건을 위반하는 채널 시퀀스가 많이 존재하지만, 상기와 같은 방법에 의해 k-구속 조건과, d-구속 조건 및 RMTR을 만족하는 채널 시퀀스로 변환이 가능하다. 또한, 본 발명의 실시예에 따른 변조방법에 의하면 k-구속 조건을 부가하기 위한 별도의 보조 테이블을 필요로 하지 않는다. 따라서 본 실시예에 따른 변조방법은 보다 우수한 직류 억압 성능을 가질 수 있다.
상기에서 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도 1은 본 발명의 실시예에 따른 데이터 기록장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 데이터 변조방법에서 채널 시퀀스를 생성하는 변조 테이블의 일례를 나타낸다.
도 3a 내지 도 3c는 K가 10인 경우 비트 플립을 수행하는 방법을 예시한 개략도이다.
도 4a 내지 도 4c는 K가 9인 경우 본 발명의 실시예에서 비트 플립을 수행하는 방법을 예시한 개략도이다.
도 5a 내지 도 5c는 K가 7인 경우 본 발명의 실시예에서 비트 플립을 수행하는 방법을 예시한 개략도이다.

Claims (20)

  1. 입력 시퀀스에 대한 채널 시퀀스를 생성하는 단계;
    런 길이 제한(Run Length Limit, RLL) 조건의 위반 여부를 판단하는 단계; 및
    상기 런 길이 제한 조건을 위반한 경우, 상기 채널 시퀀스에 포함되는 비트 중 상기 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하는 단계를 포함하되, 상기 비트 플립을 실시하는 단계에서 상기 런 길이 제한 조건의 위반 위치와 코드워드의 길이에 근거하여 상기 비트 플립을 실시할 위치를 결정하는 것을 특징으로 하는 데이터 변조방법.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 비트 플립 위치를 결정하는 단계에서, 상기 위반 위치를 상기 코드워드의 길이로 나눈 나머지에 근거하여 비트 플립 위치를 결정하는 데이터 변조방법.
  5. 제1 항에 있어서,
    상기 런 길이 제한 조건은 상기 채널 시퀀스에서 1과 1 사이에 존재하는 최대 0의 개수에 대한 조건이고, 상기 비트 플립은 특정 위치의 0 비트를 1 비트로 변환하여 이루어지는 데이터 변조방법.
  6. 제1 항에 있어서,
    비트 플립 회수의 통계적 검사에 근거하여 상기 런 길이 제한 조건을 설정하는 단계를 더 포함하는 데이터 변조방법.
  7. 제1 항에 있어서,
    상기 입력 시퀀스에 대한 채널 시퀀스를 생성하는 단계에서, 변조 테이블을 이용하여 입력 시퀀스에 대한 채널 시퀀스를 생성하는 데이터 변조방법.
  8. 제7 항에 있어서,
    상기 변조 테이블은 적어도 하나의 스테이트, 입력 코드에 상응하는 코드 워드 및 다음 스테이트를 지정하는 정보를 포함하는 데이터 변조방법.
  9. 제8 항에 있어서,
    상기 변조 테이블은 1과 1 사이의 최소 0의 개수가 1이며, 0과 0 사이의 최대 1의 개수가 무한대이고, RMTR(repeated minimum transition run)이 2인 채널 시퀀스를 생성하는 데이터 변조방법.
  10. 입력 시퀀스에 대한 채널 시퀀스를 생성하는 인코더(encoder); 및
    런 길이 제한 조건의 위반 여부를 판단하고, 상기 런 길이 제한 조건을 위반한 경우, 상기 채널 시퀀스에 포함되는 비트 중 상기 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하는 비트 플리퍼(bit flipper)를 포함하되, 상기 비트 플리퍼는 상기 런 길이 제한 조건의 위반 위치와 코드워드의 길이에 근거하여 상기 비트 플립을 실시할 위치를 결정하는 것을 특징으로 하는 데이터 변조장치.
  11. 삭제
  12. 삭제
  13. 제10 항에 있어서,
    상기 비트 플리퍼는 상기 위반 위치를 상기 코드워드의 길이로 나눈 나머지에 근거하여 비트 플립 위치를 결정하는 데이터 변조장치.
  14. 제10 항에 있어서,
    상기 런 길이 제한 조건은 상기 채널 시퀀스에서 1과 1 사이에 존재하는 최대 0의 개수에 대한 조건이고, 상기 비트 플리퍼는 특정 위치의 0 비트를 1 비트로 변환하는 데이터 변조장치.
  15. 제10 항에 있어서,
    상기 인코더는 비트 플립 회수의 통계적 검사에 근거하여 런 길이 제한 조건을 설정하는 데이터 변조장치.
  16. 제10 항에 있어서,
    상기 인코더는 변조 테이블을 이용하여 입력 시퀀스에 대한 채널 시퀀스를 생성하는 데이터 변조장치.
  17. 제16 항에 있어서,
    상기 변조 테이블은 적어도 하나의 스테이트, 입력 코드에 상응하는 코드 워드 및 다음 스테이트를 지정하는 정보를 포함하는 데이터 변조장치.
  18. 제17 항에 있어서,
    상기 변조 테이블은 1과 1 사이의 최소 0의 개수가 1이며, 0과 0 사이의 최대 1의 개수가 무한대이고, RMTR(repeated minimum transition run)이 2인 채널 시퀀스를 생성하는 데이터 변조장치.
  19. 입력 시퀀스에 대한 채널 시퀀스를 생성하는 단계;
    런 길이 제한 조건의 위반 여부를 판단하는 단계;
    상기 런 길이 제한 조건을 위반한 경우, 상기 채널 시퀀스에 포함되는 비트 중 상기 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하여 변조 데이터를 생성하는 단계; 및
    상기 변조 데이터를 기록매체에 저장하는 단계를 포함하되,
    상기 변조 데이터를 생성하는 단계에서 상기 런 길이 제한 조건의 위반 위치와 코드워드의 길이에 근거하여 상기 비트 플립을 실시할 위치를 결정하는 것을 특징으로 하는 데이터 기록방법.
  20. 데이터를 변조하는 변조부; 및
    데이터를 기록매체에 광을 조사하여 상기 변조부에서 생성된 변조 데이터를 상기 기록매체에 기록하는 광학부
    를 포함하고,
    상기 변조부는,
    입력 시퀀스에 대한 채널 시퀀스를 생성하는 인코더; 및
    런 길이 제한 조건의 위반 여부를 판단하고, 상기 런 길이 제한 조건을 위반한 경우, 상기 채널 시퀀스에 포함되는 비트 중 상기 런 길이 제한 조건의 위반이 발생하는 위치보다 앞의 위치에서 비트 플립을 실시하는 비트 플리퍼(bit flipper)를 포함하되, 상기 비트 플리퍼는 상기 런 길이 제한 조건의 위반 위치와 코드워드의 길이에 근거하여 상기 비트 플립을 실시할 위치를 결정하는 것을 특징으로 하는 데이터 기록장치.
KR1020070094091A 2007-09-17 2007-09-17 데이터 변조방법, 변조장치, 기록방법 및 기록장치 KR101430448B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070094091A KR101430448B1 (ko) 2007-09-17 2007-09-17 데이터 변조방법, 변조장치, 기록방법 및 기록장치
US12/678,682 US8495461B2 (en) 2007-09-17 2008-09-11 Data modulation method, modulator, recording method, and recording apparatus
CN200880107389A CN101802912A (zh) 2007-09-17 2008-09-11 数据调制方法、调制器、记录方法和记录装置
PCT/KR2008/005386 WO2009038311A2 (en) 2007-09-17 2008-09-11 Data modulation method, modulator, recording method, and recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094091A KR101430448B1 (ko) 2007-09-17 2007-09-17 데이터 변조방법, 변조장치, 기록방법 및 기록장치

Publications (2)

Publication Number Publication Date
KR20090028937A KR20090028937A (ko) 2009-03-20
KR101430448B1 true KR101430448B1 (ko) 2014-08-14

Family

ID=40695838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094091A KR101430448B1 (ko) 2007-09-17 2007-09-17 데이터 변조방법, 변조장치, 기록방법 및 기록장치

Country Status (1)

Country Link
KR (1) KR101430448B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023670A (zh) * 2016-11-04 2018-05-11 展讯通信（上海）有限公司 一种分组码译码方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060086789A (ko) * 2005-01-26 2006-08-01 삼성전자주식회사 변조 코드의 부호화 및 복호화방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060086789A (ko) * 2005-01-26 2006-08-01 삼성전자주식회사 변조 코드의 부호화 및 복호화방법 및 장치

Also Published As

Publication number Publication date
KR20090028937A (ko) 2009-03-20

Similar Documents

Publication Publication Date Title
KR100753966B1 (ko) 연속 최소 런 길이 제한이 있는 변조/복조 장치 및 방법
CA1213062A (en) Direction-constrained ternary codes using peak and polarity detection
KR100263689B1 (ko) 변조방법, 변조장치 및 복조장치
CN1819047B (zh) 对调制码进行编码和解码的方法和设备
WO2000011822A1 (fr) Dispositif et procede de modulation, dispositif et procede de demodulation et support associe
JPH0519332B2 (ko)
JP2006148852A (ja) ランレングス制限コードのエラー更正復調方法
US20060174185A1 (en) Method and apparatus for encoding and precoding digital data within modulation code constraints
JP3722331B2 (ja) 変調装置および方法、並びに記録媒体
US8495461B2 (en) Data modulation method, modulator, recording method, and recording apparatus
JP3916055B2 (ja) 変調方法、変調装置、記録媒体、復調方法および復調装置
KR101430448B1 (ko) 데이터 변조방법, 변조장치, 기록방법 및 기록장치
JP3717024B2 (ja) 復調装置および方法
JP2004522371A (ja) 一連のデータワードを変調信号に変換する方法
JP3760966B2 (ja) 変調装置および方法、並びに記録媒体
JP4207073B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP4479855B2 (ja) 変調装置、変調方法、記録媒体
JP4366662B2 (ja) 変調装置、変調方法、記録媒体
JP4155312B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP4919121B2 (ja) 変調装置、変調方法、および記録媒体
KR101397005B1 (ko) 데이터 에러 정정 방법 및 에러 정정 장치
KR100368888B1 (ko) 광디스크의 ｒｌｌ 변조코드 기록 및 재생방법과 그인코더 및 디코더
JP4479854B2 (ja) 変調装置、変調方法、記録媒体
JP2000068849A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
KR100752880B1 (ko) 정보를 코딩/디코딩하는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right