KR100687351B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100687351B1
KR100687351B1 KR1020040080319A KR20040080319A KR100687351B1 KR 100687351 B1 KR100687351 B1 KR 100687351B1 KR 1020040080319 A KR1020040080319 A KR 1020040080319A KR 20040080319 A KR20040080319 A KR 20040080319A KR 100687351 B1 KR100687351 B1 KR 100687351B1
Authority
KR
South Korea
Prior art keywords
data line
lines
liquid crystal
gate line
lower substrate
Prior art date
Application number
KR1020040080319A
Other languages
English (en)
Other versions
KR20060031335A (ko
Inventor
임병천
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040080319A priority Critical patent/KR100687351B1/ko
Publication of KR20060031335A publication Critical patent/KR20060031335A/ko
Application granted granted Critical
Publication of KR100687351B1 publication Critical patent/KR100687351B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정패널 합착 후 지주 스페이서 밀림에 의한 화면 품질 저하를 개선할 수 있는 액정표시장치를 개시한다. 개시된 본 발명은, 복수개의 게이트 라인과 데이터 라인이 교차하도록 형성되고, 상기 라인들간의 교차부에는 박막트랜지스터가 형성되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 단위 화소영역 내에는 화소전극이 형성된 하부기판; 상기 하부기판과 대향 배치되며, 컬러필터 및 공통전극을 구비한 상부기판; 상기 하부기판과 상부기판의 간격 유지를 위해 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층; 및 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 이격해서 형성되면서 지주 스페이서와 접하도록 형성되어 상기 지주 스페이서의 밀림이 방지되도록 기능하는 더미 패턴을 포함하는 것을 특징으로 한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1a는 종래 액정표시장치의 지주 스페이서를 나타내는 평면도.
도 1b는 도 1의 A-A' 부분을 나타내는 단면도.
도 2a 내지 도 2b는 본 발명의 일실시예에 따른 액정표시장치를 나타내는 평면도.
도 3은 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면으로서, 도 2a의 B-B' 부분을 나타내는 단면도.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 평면도.
도 5a는 도 4a의 D-D'부분, 도 5b는 도 4b의 E-E'부분, 도 5c는 도 4c의 F-F'부분을 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 기판 22 : 게이트 라인
23 : 게이트 절연막 24 : 데이터 라인
25 : 보호막 26 : 지주 스페이서
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는, 액정패널 합착 후 지주 스페이서 밀림에 의한 화면 품질 저하를 개선할 수 있는 액정표시장치에 관한 것이다.
액정표시장치는 경박단소하고 저전압구동 및 저전력소모라는 장점을 바탕으로 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔으며, 특히, 박막트랜지스터 액정표시장치(이하, TFT-LCD)는 CRT에 필적할만한 고화질화, 대형화 및 컬러화 등을 실현하였기 때문에 최근에는 노트북 PC 및 모니터 시장은 물론 여러 분야에서 다양하게 사용되고 있다. 이러한 TFT-LCD는 개략적으로 TFT 및 화소 전극이 구비된 어레이 기판과 컬러필터 및 상대 전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착되어진 구조를 갖는다.
최근, 액정표시장치는 두 개의 기판 사이의 셀갭을 유지하기 위해 지주 스페이서를 사용하고 있다. 지주 스페이서는 기존의 볼 스페이서 대비 탄성력이 떨어지며, 일반적으로 어레이부의 평평한 게이트 라인 상부 또는 공통전극 상부에 형성되는 보조용량 캐패시터(Cst) 상부에 형성된다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명하도록 한다.
도 1a는 종래 액정표시장치의 지주 스페이서를 나타내는 평면도이고, 도 1b는 도 1의 A-A' 부분을 나타내는 단면도이다.
도 1a에 도시된 바와 같이, 절연기판(1) 상에 게이트 라인(2) 및 데이터 라인(5)이 교차되도록 형성되어 있으며, 지주 스페이서(6)는 데이터 라인(5)과 이격 배치되어 상기 게이트 라인(2) 상에 형성되어 있다.
도 1b에 도시된 바와 같이, 기판(1) 상에 게이트 라인(2)이 형성된 후에 상기 게이트 라인(2) 상에 게이트 절연막(3) 및 보호막(4)이 차례로 형성된다. 그 다음, 상기 보호막(4) 상에 지주 스페이서(6)가 형성된다.
그러나, 도 1a 내지 도 1b와 같이, 게이트 라인(2) 상부와 공통전극 상부에 형성되는 보조용량 캐패시터와 같이 평평한 위치에 형성되는 지주 스페이서(6)는 사용자에 의해 액정패널 표면이 강한 압력으로 눌릴 경우, 밀려서 처음 위치한 곳에서 이동되고, 원래의 상태로 복원되지 못하는 특성을 가지고 있다. 따라서, 설정된 셀갭 대비 변화가 발생하며, 그 부분에서 투과량이 일정하지 못하여 빛샘 불량이 유발되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 액정패널 합착 후 지주 스페이서 밀림에 의한 화면 품질 저하를 개선할 수 있는 액정표시장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 복수개의 게이트 라인과 데이터 라인이 교차하도록 형성되고, 상기 라인들간의 교차부에는 박막트랜지스터가 형성되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 단위 화소영역 내에는 화소전극이 형성된 하부기판; 상기 하부기판과 대향 배치되며, 컬러필터 및 공통전극을 구비한 상부기판; 상기 하부기판과 상부기판의 간격 유지를 위해 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층; 및 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 이격해서 형성되면서 지주 스페이서와 접하도록 형성되어 상기 지주 스페이서의 밀림이 방지되도록 기능하는 더미 패턴을 포함하는 것을 특징으로 한다.
여기에서, 상기 더미 패턴은 게이트 라인 및 데이터 라인 형성시 함께 형성된 적층 패턴으로 구성된 것을 특징으로 한다.
상기 더미 패턴은 사각형 또는 'ㄴ'형으로 형성된 것을 특징으로 한다.
또한, 본 발명은 대향 배치된 하부기판과 상부기판; 상기 하부기판 상에 형성된 복수개의 게이트 라인; 상기 게이트 라인과 수직 교차하도록 형성된 복수개의 데이터 라인; 상기 라인들간 교차부에 형성된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 형성된 화소전극; 상기 상부기판 상에 형성된 컬러필터 및 공통전극; 상기 기판들간 간격 유지를 위해 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층을 포함하는 액정표시장치에 있어서, 상기 게이트 라인 및 데이터 라인은 그들간의 교차부에서 어느 하나 이상이 상기 지주 스페이서의 밀림이 방지되도록 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.
여기에서, 상기 게이트 라인은 데이터 라인과의 교차부가 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.
상기 데이터 라인은 게이트 라인과의 교차부가 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.
상기 게이트 라인 및 데이터 라인은 그들간 교차부가 모두 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.
상기 게이트 라인 및 데이터 라인은 그들간 교차부가 "∥", "ㅁ" 및 "="로 구성된 그룹으로부터 선택되는 어느 하나의 형상으로 형성된 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2b는 본 발명의 일실시예에 따른 액정표시장치를 나타내는 평면도이다.
도 2a 내지 도 2b에 도시된 바와 같이, 하부기판(21)에는 게이트 라인(22) 및 데이터 라인(24)이 교차되도록 형성되어 있으며, 상기 게이트 라인(22)과 데이터 라인(24)의 교차부에 이격해서 형성되고, 지주 스페이서와 접하도록 형성되어 상기 지즈 스페이서의 밀림이 방지되도록 하는 적층 구조의 더미 패턴(30a, 30b)이 형성되어 있다. 이때, 상기 더미 패턴(30a, 30b)은 게이트 라인(22)과 데이터 라인(24)을 형성함과 동시에 게이트 라인 및 데이터 라인과 동일한 물질로 형성된다. 여기에서, 상기 더미 패턴(30a, 30b)은 사각형 또는 "ㄴ" 형으로 형성되며, 게이트 라인(22)과 데이터 라인(24)의 교차부에서 4㎛ 이상 간격을 갖도록 형성한다. 또 한,상기 게이트 라인(22)과 데이터 라인(24)의 교차부와 더미 패턴 사이의 간격은 지주 스페이서의 크기보다 작아야 한다.
도 3은 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면으로서, 도 2a의 B-B' 부분을 나타내는 단면도이다.
도 3에 도시된 바와 같이, 하부기판(21) 상에 게이트 라인(22)을 형성함과 동시에 게이트 라인과 동일한 물질로 후속의 데이터 라인 형성시 데이터 라인과 게이트 라인의 교차부에 이격하도록 제 1 더미 패턴(32)을 형성한다. 그 다음, 상기 기판 결과물 상에 게이트 절연막(23)과 활성층(미도시) 및 오믹층(미도시)을 차례로 형성한다. 이어서, 상기 활성층 및 오믹층은 추후 채널이 형성될 영역과 게이트 라인(22) 및 데이터 라인의 교차부분을 제외하고 제거한다
그 다음, 상기 기판 결과물 상에 소오스/드레인 전극으로 이루어지는 데이터 라인(24)을 형성함과 동시에 데이터 라인(24)과 동일한 물질로 게이트 라인(22)과 데이터 라인(24)의 교차부와 이격하도록 제 2 더미 패턴(34)을 형성한다. 이어서, 상기 기판 결과물 상에 보호막(25)을 형성한 후에 보호막을 패터닝하여 상기 보호막(25) 상에 화소전극(미도시)을 형성한다.
이후, 절연기판 상에 블랙매트릭스를 형성하고, 레드, 그린 및 블루로 이루어지는 컬러필터를 형성한 후에 지주 스페이서를 형성하여 상부기판을 완성한다. 그 다음, 하부기판과 상부기판 합착시 지주 스페이서는 요철 패턴(C) 부분에 위치하게 함으로써 게이트 라인과 데이터 라인의 교차부와 이에 인접한 패턴에 의해 발생하는 지주 스페이서의 밀림 현상을 방지할 수 있다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 평면도이다.
도 4a에 도시된 바와 같이, 하부기판(41)에 게이트 라인(42a)을 형성하고, 상기 게이트 라인(42a)과 수직 교차되도록 데이터 라인(44a)을 형성한다. 이때, 게이트 라인(42a) 및 데이터 라인(44a)은 라인들간의 교차부에서 적어도 하나 이상이 상기 지주 스페이서의 밀림이 방지되도록 둘 이상의 라인으로 분리되어 형성된다. 여기에서, 게이트 라인(42a)은 하나의 라인으로 형성되며, 데이터 라인(44a)은 "||" 형으로 형성된다.
또한, 도 4b에 도시된 바와 같이, 하부기판에 게이트 라인(42b)은 "ㅁ"형으로 형성되며, 데이터 라인(44b)을 "|" 형으로 형성된다. 도 4c에 도시된 바와 같이, 게이트 라인(42c)은 "ㅁ"형으로 형성되고, 데이터 라인(44c)은 "||" 형으로 형성된다. 여기에서, 도면부호 43은 게이트 절연막을, 45는 보호막을 나타낸다.
도 5a는 도 4a의 D-D'부분, 도 5b는 도 4b의 E-E'부분, 도 5c는 도 4c의 F-F'부분을 나타내는 단면도로서, 상기 상부기판과 하부기판 합착시 상부기판에 형성된 지주 스페이서(46)가 하부기판의 낮은 단차를 갖는 요철 패턴 부분(G, G', G'')에 위치하게 함으로써 지주스페이서가 수평 또는 수직 방향으로의 밀림 현상을 방지할 수 있다. 또한, 도 5c와 같이, 게이트 라인과 데이터 라인을 형성한 경우에는 지주 스페이서가 수평 및 수직 방향으로의 밀림 현상을 방지할 수 있다.
이상, 본 발명은 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명 의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명은 게이트 라인과 데이터 라인을 형성함과 동시에 동일한 물질로 각각 더미 패턴을 형성함으로써 별도의 공정 추가없이 액정패널 합착시 지주 스페이서가 요철 형태의 더미 패턴 부분에 위치하게 함으로써 게이트 라인과 데이터 라인의 교차부분과 이에 인접한 패턴에 의해 발생하는 지주 스페이서의 밀림 현상을 방지할 수 있다. 또한, 지주 스페이서의 밀림을 방지함으로써 화면 품질 저하를 개선할 수 있다.

Claims (8)

  1. 복수개의 게이트 라인과 데이터 라인이 교차하도록 형성되고, 상기 라인들간의 교차부에는 박막트랜지스터가 형성되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 단위 화소영역 내에는 화소전극이 형성된 하부기판;
    상기 하부기판과 대향 배치되며, 컬러필터 및 공통전극을 구비한 상부기판;
    상기 하부기판과 상부기판의 간격 유지를 위해 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서;
    상기 하부기판과 상부기판 사이에 개재된 액정층; 및
    상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 이격해서 형성되면서 지주 스페이서와 접하도록 형성되어 상기 지주 스페이서의 밀림이 방지되도록 기능하는 더미 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 더미 패턴은 게이트 라인 및 데이터 라인 형성시 함께 형성된 적층 패턴으로 구성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 더미 패턴은 사각형 또는 'ㄴ'형으로 형성된 것을 특징으로 하는 액정표시장치.
  4. 대향 배치된 하부기판과 상부기판; 상기 하부기판 상에 형성된 복수개의 게이트 라인; 상기 게이트 라인과 수직 교차하도록 형성된 복수개의 데이터 라인; 상기 라인들간 교차부에 형성된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 형성된 화소전극; 상기 상부기판 상에 형성된 컬러필터 및 공통전극; 상기 기판들간 간격 유지를 위해 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층을 포함하는 액정표시장치에 있어서,
    상기 게이트 라인 및 데이터 라인은 그들간의 교차부에서 어느 하나 이상이 상기 지주 스페이서의 밀림이 방지되도록 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 게이트 라인은 데이터 라인과의 교차부가 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 4 항에 있어서, 상기 데이터 라인은 게이트 라인과의 교차부가 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치.
  7. 제 4 항에 있어서, 상기 게이트 라인 및 데이터 라인은 그들간 교차부가 모두 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 게이트 라인 및 데이터 라인은 그들간 교차부가 "∥", "ㅁ" 및 "="로 구성된 그룹으로부터 선택되는 어느 하나의 형상으로 형성된 것을 특징으로 하는 액정표시장치.
KR1020040080319A 2004-10-08 2004-10-08 액정표시장치 KR100687351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040080319A KR100687351B1 (ko) 2004-10-08 2004-10-08 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080319A KR100687351B1 (ko) 2004-10-08 2004-10-08 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060031335A KR20060031335A (ko) 2006-04-12
KR100687351B1 true KR100687351B1 (ko) 2007-02-27

Family

ID=37141125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040080319A KR100687351B1 (ko) 2004-10-08 2004-10-08 액정표시장치

Country Status (1)

Country Link
KR (1) KR100687351B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111032B1 (ko) * 2010-03-30 2012-02-13 노명재 집중형 조명장치

Also Published As

Publication number Publication date
KR20060031335A (ko) 2006-04-12

Similar Documents

Publication Publication Date Title
KR101192783B1 (ko) 액정표시장치 및 이의 제조방법
US10423039B2 (en) Array substrate and manufacturing method thereof
US7209198B2 (en) Color filter array substrate and fabricating method thereof
JP4030123B2 (ja) 液晶表示装置、この製造方法及び表示装置
KR102316560B1 (ko) 박막트랜지스터를 포함하는 기판 및 그를 가지는 표시 패널
KR100675635B1 (ko) 대조비가 향상된 횡전계모드 액정표시소자
CN100565306C (zh) 液晶显示装置及其制造方法
EP3312668B1 (en) Array substrate and method for manufacturing same, and display device
US8704993B2 (en) Liquid crystal display
CN107329311B (zh) 阵列基板及液晶显示面板
KR100698048B1 (ko) 액정표시장치
KR100949506B1 (ko) 액정 표시 장치 및 이의 제조 방법
US7580105B2 (en) Liquid crystal display devices
US7567331B2 (en) Liquid crystal display
KR100672651B1 (ko) 액정 표시 장치 및 제조 방법
KR100687351B1 (ko) 액정표시장치
CN109541859B (zh) 液晶显示面板及其制造方法
KR101024642B1 (ko) 액정표시패널 및 그 제조방법
JPH06258650A (ja) 液晶表示装置
JP2002258264A (ja) 液晶表示装置
US20220252926A1 (en) Display substrate and display panel
KR20060001248A (ko) 액정 표시 장치
KR20040009901A (ko) 상부 기판, 이를 갖는 액정 표시 장치 및 이의 제조 방법
KR20030087479A (ko) 액정 표시 장치 및 그의 제조 방법
KR100333178B1 (ko) 박막트랜지스터액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 14