KR100687330B1 - 박막트랜지스터의 제조방법과 이를 실시하기 위한 공정챔버 - Google Patents
박막트랜지스터의 제조방법과 이를 실시하기 위한 공정챔버 Download PDFInfo
- Publication number
- KR100687330B1 KR100687330B1 KR1020000086119A KR20000086119A KR100687330B1 KR 100687330 B1 KR100687330 B1 KR 100687330B1 KR 1020000086119 A KR1020000086119 A KR 1020000086119A KR 20000086119 A KR20000086119 A KR 20000086119A KR 100687330 B1 KR100687330 B1 KR 100687330B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- process chamber
- insulating film
- gate insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 99
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 86
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 18
- 238000005137 deposition process Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001239379 Calophysus macropterus Species 0.000 description 1
- 229910016024 MoTa Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- -1 first Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 비아홀 형성 및 비아홀을 통해 하부의 드레인전극과 연결되는 연결배선 형성에 있어서, 비아홀 및 연결배선 형성을 위한 막 증착 및 식각 공정을 인라인 방식으로 진행시킴으로써 공정을 단순화시킬 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
본 발명의 박막트랜지스터의 제조방법은 절연기판 상에 게이트전극과 게이트절연막을 형성하는 공정과, 게이트절연막 상에 활성층을 형성하는 공정과, 게이트절연막 상에 활성층의 일부를 덮도록 소오스/드레인전극을 형성하는 공정과, 소오스/드레인전극을 덮도록 절연막을 증착하고, 연속적으로 절연막에 이온빔 식각을 진행시키어 드레인전극을 노출시키는 비아홀을 갖는 보호막을 형성하는 공정과, 절연막을 덮도록 도전막을 증착하고, 연속적으로 도전막에 이온빔 식각을 진행시키어 비아홀을 통해 드레인전극과 연결되는 연결배선을 형성하는 공정을 구비한 것이 특징이다.
절연기판 상에 게이트전극과 게이트절연막을 형성하는 공정과, 게이트절연막 상에 활성층을 형성하는 공정과, 게이트절연막 상에 활성층의 일부를 덮도록 소오스/드레인전극을 형성하는 공정과, 게이트절연막 상에 드레인전극을 노출시키는 비아홀을 갖는 보호막을 형성하는 공정과, 보호막 상에 비아홀을 통해 드레인전극과 연결되는 연결배선막을 형성하는 공정을 포함하는 박막트랜지스터의 제조 공정을 진행시키기 위한 공정챔버에 있어서, 본 발명은 기판 상에 막증착 공정을 진행시키 기 위한 제 1공정챔버와, 제 1공정챔버와 인라인 방식으로 연결되며, 증착된 막에 이온빔 식각 공정을 연속적으로 진행시키어 보호막 또는 연결배선을 형성하기 위한 제 2공정챔버를 구비한 것이 특징이다.
따라서, 본 발명의 박막트랜지스터 제조방법은 막증착 공정 및 식각공정을 연속적으로 진행시킴으로써, 공정시간 및 공정을 단순화시킬 수 있다.
또한, 본 발명의 공정챔버는 증착공정이 진행되는 제 1공정챔버와 이온빔 식각공정이 진행되는 제 2공정챔버를 한 공간에 구비함으로써, 막 증착 공정과 식각 공정을 연속적으로 진행시킬 수 있어 공정이 단순화된다.
Description
도 1a 내지 도 1g는 종래 기술에 따른 박막트랜지스터의 제조 공정도.
도 2는 종래 기술에 따른 공정챔버를 개략적으로 보인 도면.
도 3a 내지 도 3d은 본 발명에 따른 박막트랜지스터의 제조 공정도.
도 4는 본 발명에 따른 공정챔버를 개략적으로 보인 도면.
도 5는 본 발명에 따른 공정챔버의 일부를 보인 단면도.
본 발명은 박막트랜지스터(Thin Film Transistor) 제조방법과 이를 실시하기 위한 공정챔버에 관한 것으로, 특히, 비아홀(via hole) 형성 및 비아홀을 통해 하부의 드레인전극과 연결되는 연결배선 형성에 있어서, 비아홀 및 연결배선 형성을 위한 막 증착 및 이온빔 식각 공정을 인라인 방식으로 연속적으로 진행시킴으로써 공정을 단순화시킬 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
TFT기판이나 컬러필터(color filter)기판이 구비되는 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 제조에 있어서, 특히, TFT-어레이(array) 형 성 시에는 박막 증착, 식각 등의 과정이 여러 차례 반복시행되고 있다.
박막 증착에는 크게 금속막 및 투명전극 증착을 위한 스퍼터(sputter)방법, 실리콘 및 절연막 등을 증착하기 위한 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법 등이 있다.
상기 방법들에 의해 증착된 박막에는 물리적 화학적 반응을 이용하여 감광막에 의해 형성된 패턴대로 선택적으로 제거시키는 식각과정 등이 수반된다.
따라서, TFT-LCD의 생산성 및 수율 확보를 위하여 상기의 증착, 식각 등의 과정을 단순화시키려는 노력이 요구된다.
도 1a 내지 도 1g는 종래 기술에 따른 박막트랜지스터의 제조 공정도이다.
도 1a를 참조하면, 투명기판(11) 상에 알루미늄 등의 금속을 스퍼터링(sputtering)하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 절연기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(13)을 형성한다.
도 1b를 참조하면, 절연기판(11) 상에 게이트전극(13)을 덮도록 산화실리콘 또는 질화실리콘 등의 절연물질을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함)하여 게이트절연막(15)을 형성한다.
이 후, 게이트절연막(15) 상에 불순물이 도핑되지 않은 실리콘층과 불순물이 고농도로 도핑된 실리콘층을 순차적으로 CVD한다.
그리고 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연막(15)이 노출되도록 상기 불순물이 도핑되지 않은 실리콘층과 불순물이 고농도로 도핑된 실 리콘층을 패터닝하여 활성층(17)과 오믹콘택층(19)을 형성한다.
도 1c를 참조하면, 게이트절연막(15) 상에 오믹콘택층(19)을 덮도록 CVD 방법 또는 스퍼터링 방법으로 몰리브덴(Mo) 등의 금속을 증착하여 금속 박막을 형성한다. 상기에서 오믹콘택층(19)과 금속 박막은 오믹 접촉을 형성한다.
그리고, 포토리쏘그래피 방법으로 게이트절연막(13)이 노출되도록 상기 금속박막을 패터닝하여 소오스 및 드레인전극(21)(23)을 형성한다. 이 때, 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분은 오믹콘택층(19)을 제거하여 활성층(17)이 노출되도록 한다.
도 1d를 참조하면, 상기 구조 전면에 산화실리콘 등의 절연막을 CVD하여 보호막(passivation layer)(25)을 형성한다.
도 1e를 참조하면, 보호막(25)을 습식 식각을 포함한 포토리쏘그래피 방법으로 드레인전극(23)이 노출시키도록 패터닝하여 비아홀(h1)을 형성한다.
도 1f를 참조하면, 보호막(25) 상에 ITO(Indium Tin Oxide)금속막(27)을 증착한다.
도 1g를 참조하면, ITO금속막(27)을 포토리쏘그래피 방법으로 패터닝하여 연결배선(27)을 형성한다. 이 연결배선(27)은 비아홀(h1)을 통해 드레인전극(23)과 전기적으로 연결된다.
도 2는 종래 기술에 따른 공정챔버를 개략적으로 보인 도면이다.
종래의 보호막 형성 및 식각 공정과, ITO금속 증착 및 식각 공정은 도 2처럼, 먼저, 증착용 챔버에서 기판 상에 보호막 또는 ITO금속막 증착 공정을 진행시 킨 후, 다시 보호막 또는 ITO금속막 증착공정이 완료된 기판을 식각용 챔버로 이동시키어 식각 공정을 진행시키는 방식으로 처리된다.
그러나, 종래의 방법에서는 비아홀 및 연결배선 형성 공정 시, 막 증착 공정과 식각 공정이 별도로 진행되기 때문에 작업 공정이 복잡하게 된다. 그리고 비아홀 형성을 위한 보호막 습식 식각 공정 진행 시, 식각액에 의해 하부 층이 손상되는 문제점이 있었다.
또한, 종래의 공정챔버에서는 비아홀 및 연결배선 형성 공정 시, 막 증착 공정 및 식각 공정이 각각 다른 챔버에서 진행됨에 따라, 작업 공정이 복잡하게 되고, 또한, 생산단가 증가된 문제점이 있다.
따라서, 본 발명의 목적은 막 증착 공정과 식각 공정을 연속적으로 진행시킴으로써 공정을 단순화시킬 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 막 증착 공정과 식각 공정을 연속적으로 진행시킬 수 있는 공정챔버를 제공함에 있다.
상기 목적을 달성하기 위해, 본 발명에 따른 박막트랜지스터의 제조방법은 절연기판 상에 게이트전극과 게이트절연막을 형성하는 공정과, 게이트절연막 상에 활성층을 형성하는 공정과, 게이트절연막 상에 활성층의 일부를 덮도록 소오스/드레인전극을 형성하는 공정과, 소오스/드레인전극을 덮도록 절연막을 증착하고, 연속적으로 절연막에 이온빔 식각을 진행시키어 드레인전극을 노출시키는 비아홀을 갖는 보호막을 형성하는 공정과, 절연막을 덮도록 도전막을 증착하고, 연속적으로 도전막에 이온빔 식각을 진행시키어 비아홀을 통해 드레인전극과 연결되는 연결배선을 형성하는 공정을 구비한 것이 특징이다.
상기 다른 목적을 달성하기 위해, 절연기판 상에 게이트전극과 게이트절연막을 형성하는 공정과, 게이트절연막 상에 활성층을 형성하는 공정과, 게이트절연막 상에 활성층의 일부를 덮도록 소오스/드레인전극을 형성하는 공정과, 게이트절연막 상에 드레인전극을 노출시키는 비아홀을 갖는 보호막을 형성하는 공정과, 보호막 상에 비아홀을 통해 드레인전극과 연결되는 연결배선막을 형성하는 공정을 포함하는 박막트랜지스터의 제조 공정을 진행시키기 위한 공정챔버에 있어서, 본 발명은 기판 상에 막증착 공정을 진행시키기 위한 제 1챔버와, 제 1챔버와 인라인 방식으로 연결되며, 증착된 막에 이온빔 식각 공정을 연속적으로 진행시키어 보호막 또는 연결배선을 형성하기 위한 제 2챔버를 구비한 것이 특징이다.
도 3a 내지 도 3d는 본 발명에 따른 박막트랜지스터의 제조 공정도이다.
도 3a를 참조하면, 유리 등의 투명한 절연기판(111) 상에 알루미늄(Al) 또는 몰리브덴(Mo) 등의 금속을 스퍼터링 또는 CVD하여 금속박막을 형성한다.
상기 금속 박막을 포토리쏘그래피 방법으로 절연기판(111)의 소정 부분에만 잔류하도록 패터닝하여 게이트전극(113)을 형성한다.
도 3b와 같이, 절연기판(111) 상에 게이트전극(113)을 덮도록 산화실리콘 또는 질화실리콘 등의 절연막을 증착하여 게이트절연막(115)을 형성한다.
그리고 게이트절연막(115) 상에 불순물이 도핑되지 않은 다결정실리콘층과 불순물이 도핑된 실리콘층을 순차적으로 형성한 후, 포토리쏘그래피 방법으로 게이트전극을 덮도록 패터닝하여 활성층(117)과 오믹콘택층(119)을 형성한다.
활성층(117)은 다결정실리콘을 이용하는 방법 외에도 비정질실리콘을 이용하는 방법도 있다. 비정질실리콘을 이용하는 방법을 알아보면, 우선, 게이트절연막 상에 비정질실리콘을 증착한 후, 레이저빔 등을 이용하여 순간적으로 고온에서 가열처리함으로써 결정화시키고, 상기 결정화된 실리콘층은 오믹콘택층인 불순물이 도핑된 실리콘층과 함께 패턴식각되어 형성된다.
도 3c와 같이, 게이트절연막(115) 상에 활성층(117) 및 오믹콘택층(119)을 덮도록 금속박막을 형성한 후, 포토리쏘그래피 방법으로 패터닝하여 소오스/드레인전극(121)(123)을 형성한다.
소오스/드레인전극 형성용 재료로는 몰리브덴(Mo)과 MoW, MoTa 및 MoNb 등의 몰리브덴 합금(Mo alloy)의 단일 금속층으로 형성할 수도 있으나 알루미늄(Al)을 하부층에 형성시킨 2층 이상의 다층 금속층으로도 형성할 수도 있다.
이 때, 소오스 및 드레인전극(121)(123) 사이의 게이트전극(113)과 대응되는 부분의 오믹콘택층(119)을 제거하여 활성층(117)이 노출되도록 한다.
도 4은 본 발명에 따른 공정챔버를 개략적으로 보인 도면이고,도 5는 본 발명에 따른 공정챔버의 일부인 제 2공정챔버를 보인 단면도이다
도 3d 및 도 4를 참조하면, 소오스/드레인전극(121)(123)이 형성된 절연기판(111)을 본 발명의 공정챔버 내의 증착용 챔버로 이동된다.
본 발명의 공정챔버(400)는 도 4와 같이, 기판 상에 막증착 공정을 진행시키 기 위한 제 1공정챔버와, 제 1공정챔버와 인라인 방식으로 연결되며, 상기 증착된 막에 이온빔 식각 공정을 연속적으로 진행시키어 보호막 또는 연결배선을 형성하기 위한 제 2공정챔버로 구성된다. 상기 제 1공정챔버와 제 2공정챔버는 진공상태이다.
본 발명에 있어서, 제 2공정챔버는 도 5와 같이, 챔버몸체(500)와, 챔버몸체(500)에 형성된 각각의 가스도입구(502)와, 배기구(504)와, 가스도입구(502)로부터 공급된 가스를 이온 분해 및 가속화시키기 위한 이온원(506)과, 전극(508)과, 기판(510)이 안착되는 안착부(512)와, 전극(508)과 안착부(512) 사이에 설치되어 이온의 가속을 돕기위한 가속판(514)과, 가속판(514)과 안착부(512) 사이에 설치된 마스크(516)를 포함한다.
도 3d 및 도 4를 참조하면, 제 1공정챔버 내에서 절연기판(111) 상에 소오스/드레인전극(121)(123)을 덮도록 절연막을 증착한다.
이 후, 절연막이 증착된 기판(111)은 제 2공정챔버로 이동되어서 연속적으로 이온빔 식각을 진행된다. 즉, 제 2공정챔버의 가스도입구(502)로부터 공급된 가스가 이온원(506), 전극(508)을 통과하면서 가속화 및 마스크(516)를 통과하여서 안착부(512)에 놓여진 기판(111)에 식각작용한다.
이온빔 식각 결과, 드레인전극(123)을 노출시키는 비아홀(h2)을 갖는 보호막(125)이 형성된다.
도 3e 및 도 5를 참조하면, 상기 기판(111)을 제 1공정챔버로 이동시키어 비아홀(h2)을 포함한 보호막(125)을 덮도록 ITO금속막(127)을 증착한다. 이 후, ITO 금속막이 증착된 기판은 제 2공정챔버로 이동되어서 연속적으로 이온빔 식각 공정이 진행된다. 이온빔 식각 결과, 비아홀(h2)을 통해 드레인전극(123)과 연결되는 연결배선(127)이 형성된다.
따라서, 본 발명의 박막트랜지스터 제조방법은 막증착 공정 및 식각공정을 연속적으로 진행시킴으로써, 공정시간 및 공정을 단순화시킬 수 있다.
또한, 본 발명의 공정챔버는 증착공정이 진행되는 제 1공정챔버와 이온빔 식각공정이 진행되는 제 2공정챔버를 한 공간에 구비함으로써, 막 증착 공정과 식각 공정을 연속적으로 진행시킬 수 있어 공정이 단순화된다.
Claims (4)
- 절연기판 상에 게이트전극과 게이트절연막을 형성하는 공정과,상기 게이트절연막 상에 활성층을 형성하는 공정과,상기 게이트절연막 상에 상기 활성층의 일부를 덮도록 소오스/드레인전극을 형성하는 공정과,상기 소오스/드레인전극을 덮도록 공정챔버내의 증착챔버에서 절연막을 증착하고, 상기 공정챔버내의 식각챔버에서 인라인방식으로 연속적으로 상기 절연막에 이온빔 식각을 진행시키어 상기 드레인전극을 노출시키는 비아홀을 갖는 보호막을 형성하는 공정과,상기 절연막을 덮도록 공정챔버내의 증착챔버에서 도전막을 증착하고, 상기 공정챔버내의 식각챔버에서 인라인방식으로 연속적으로 마스크를 이용하여 상기 도전막의 이온빔 식각을 진행시키어 상기 비아홀을 통해 상기 드레인전극과 연결되는 연결배선을 형성하는 공정을 구비한 것이 특징인 박막 트랜지스터의 제조방법.
- 절연기판 상에 게이트전극과 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 활성층을 형성하는 공정과, 상기 게이트절연막 상에 상기 활성층의 일부를 덮도록 소오스/드레인전극을 형성하는 공정과, 상기 게이트절연막 상에 상기 드레인전극을 노출시키는 비아홀을 갖는 보호막을 형성하는 공정과, 상기 보호막 상에 상기 비아홀을 통해 상기 드레인전극과 연결되는 연결배선막을 형성하는 공정을 포함하는 박막트랜지스터의 제조 공정을 진행시키기 위한 공정챔버에 있어서,상기 기판 상에 막증착 공정을 진행시키기 위한 제 1공정챔버와,상기 제 1공정챔버와 인라인 방식으로 연결되며, 상기 증착된 막에 이온빔 식각 공정을 연속적으로 진행시키어 상기 보호막 또는 상기 연결배선을 형성하기 위한 제 2공정챔버를 구비한 공정챔버.
- 청구항 2에 있어서,상기 제 2공정챔버는 챔버몸체와,상기 챔버 몸체에 형성된 각각의 가스도입구와, 배기구와,상기 가스도입구로부터 공급된 가스를 이온 분해 및 가속화시키기 위한 이온원과,전극과,기판이 안착되는 안착부와,상기 전극과 상기 안착부 사이에 설치되어, 상기 이온의 가속을 돕기위한 가속판으로 구비된 것이 특징인 공정챔버.
- 청구항 3에 있어서,상기 가속판과 상기 안착부 사이에 마스크가 더 추가설치된 것이 특징인 공정챔버.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086119A KR100687330B1 (ko) | 2000-12-29 | 2000-12-29 | 박막트랜지스터의 제조방법과 이를 실시하기 위한 공정챔버 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086119A KR100687330B1 (ko) | 2000-12-29 | 2000-12-29 | 박막트랜지스터의 제조방법과 이를 실시하기 위한 공정챔버 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056714A KR20020056714A (ko) | 2002-07-10 |
| KR100687330B1 true KR100687330B1 (ko) | 2007-02-27 |
Family
ID=27689214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086119A KR100687330B1 (ko) | 2000-12-29 | 2000-12-29 | 박막트랜지스터의 제조방법과 이를 실시하기 위한 공정챔버 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687330B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101915753B1 (ko) | 2010-10-21 | 2018-11-07 | 삼성디스플레이 주식회사 | 이온 주입 시스템 및 이를 이용한 이온 주입 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970011963A (ko) * | 1995-08-19 | 1997-03-29 | 구자흥 | 액정표시장치 및 그 제조방법 |
| KR20000015035A (ko) * | 1998-08-26 | 2000-03-15 | 김영환 | 커패시터의 형성 방법 |
-
2000
- 2000-12-29 KR KR1020000086119A patent/KR100687330B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970011963A (ko) * | 1995-08-19 | 1997-03-29 | 구자흥 | 액정표시장치 및 그 제조방법 |
| KR20000015035A (ko) * | 1998-08-26 | 2000-03-15 | 김영환 | 커패시터의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056714A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100898694B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001127307A (ja) | 単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法 | |
| KR100640211B1 (ko) | 액정표시장치의 제조방법 | |
| JP2639356B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7005332B2 (en) | Fabrication method of thin film transistor | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| JP2007206712A (ja) | アクティブマトリクス方式液晶表示装置 | |
| JPH05283427A (ja) | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 | |
| KR100687330B1 (ko) | 박막트랜지스터의 제조방법과 이를 실시하기 위한 공정챔버 | |
| US6306692B1 (en) | Coplanar type polysilicon thin film transistor and method of manufacturing the same | |
| KR100658068B1 (ko) | 수직형 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100852819B1 (ko) | 액정표시장치의 제조 방법 | |
| US7749826B2 (en) | Method of fabricating thin film transistor using metal induced lateral crystallization by etch-stopper layer patterns | |
| US20020009836A1 (en) | Fabrication method and fabrication apparatus for thin film transistor | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3613221B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3353832B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| KR100477106B1 (ko) | 엠아이씨/엠아이엘씨를 이용한 평판표시장치의 제조방법 | |
| KR100317624B1 (ko) | 금속층 식각방법 및 이를 이용한 박막 트랜지스터 제조방법 | |
| JPH08139336A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2002324904A (ja) | 薄膜トランジスタ及びその形成方法 | |
| JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
| KR20000052288A (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 14 |