KR100687146B1

KR100687146B1 - Ｐｌｌ 회로 및 그것을 이용한 무선 통신 단말 기기

Info

Publication number: KR100687146B1
Application number: KR1020017003429A
Authority: KR
Inventors: 다이조 야마와끼; 다께후미 엔도; 가즈오 와따나베; 가즈아끼 호리; 줄리안 힐더슬리
Original assignee: 가부시키가이샤 히타치세이사쿠쇼; 티티피컴 리미티드
Priority date: 1998-09-17
Filing date: 1999-09-14
Publication date: 2007-02-27
Also published as: EP1115205B1; JP2000091915A; EP1115205A1; CN1322402A; EP1758255B1; CN1169296C; EP1758255A2; US20050215222A1; KR20010085815A; US6996377B1; DE69934020T2; US6970683B2; US7333779B2; DE69934020D1; WO2000018014A1; EP1758255A3; US20030143960A1; JP4056145B2; EP1115205A4

Abstract

PLL 회로에서 n개 필요한 LPF를 1개로 삭감함으로써 실장 면적 및 핀 수를 저감시키고, 설계를 간략화할 수 있는 PLL 회로 및 그를 이용한 무선 통신 단말 기기이다. 본 발명에 따른 PLL 회로는 가변 이득 위상 비교기(1)와, 믹서(2)와, LPF(3)과, n개의 VCO(4-1~4-n)와, n개의 결합기(5-1~5-n)와,VCO(4-1∼4-n)의 동작의 온/오프를 제어하는 제어 회로(6)로 구성되고, 위상 비교기에 위상차 변환 이득이 가변인 가변 이득 위상 비교기(1)를 사용한다. 제어 회로(6)에 의해 VCO(4-1~4-n)의 동작의 온/오프가 제어되고, 소망 동작 주파수 대역에 따라 VCO(4-1~4-n) 중 한개가 동작하고, 다른 VCO는 오프로 된다. 상기 VCO(4-1~4-n)의 감도에 따라 위상차 변환 이득을 변화시킴으로써, 상기 PLL 회로에 필요한 LPF를 1개로 삭감할 수 있다.

PLL, VCO, 위상 비교기, 위상차 변환, LPF

Description

ＰＬＬ 회로 및 그것을 이용한 무선 통신 단말 기기{PLL CIRCUIT AND RADIO COMMUNICATION TERMINAL USING PLL}

본 발명은 복수의 동작 주파수 대역에서 IF(중간 주파수) 신호를 RF(무선 주파수) 신호로 변환하는 PLL 회로 및 그것을 이용한 무선 통신 단말 기기에 적용하기에 유효한 기술에 관한 것이다.

예를 들면, 본 발명자가 검토한 바에 따르면, 이하와 같다. 현재, 전세계에 수많은 이동체 통신 시스템이 존재하고 있다. 그 때문에, 복수의 시스템을 사용할 수 있는 단말이 필요하게 되었다. 예를 들면, 동작 주파수 대역은 다르지만 변조 방식 등 유사점이 많은 GSM(Global System for Mobile communications)와 DCS1800(Digital Cellular System 1800)을 들 수 있다.

1개의 동작 주파수 대역에서 IF 신호를 RF 신호로 변환하는 PLL 회로가, John Wiley & Sons 사 출판의 "Phaselock Techniques" (ISBN 0-471-04294-3) l0.3장에 기록되어 있다. 도 9는 공지되어 있는 기술은 아니지만, 본 발명자에 의해서 검토된 PLL 회로를 복수의 동작 주파수 대역에서 사용가능하게 한 일례이다.

상기 PLL 회로는 위상 비교기(41)과, 믹서(2)와, n개(n은 2 이상의 자연수)의 저역 통과 필터(LPF)(42-1∼42-n)와, n개의 전압 제어 발진기(VCO)(4-1∼4-n) 과, n개의 결합기(43-l∼43-n)와, VCO(4-1∼4-n)의 동작의 온/오프를 제어하는 제어 회로(6)로 구성된다.

위상 비교기(41)에는 2개의 신호가 입력된다. 제1의 입력 신호는 참조 신호 IF이고, 제2의 입력 신호는 믹서(2)의 출력 신호이다. 위상 비교기(41)에서, 상기 참조 신호 IF와 믹서(2)의 출력 신호는 위상 비교되어 위상차에 비례한 신호가 출력된다. 위상 비교기(41)의 출력 신호는 LPF(42-1∼42-n)로 출력되어 불필요한 잡음이 제거되고, VCO(4-l∼4-n)에 입력된다. 제어 회로(6)에 의해, 상기 n개의 VCO 중 소망의 동작주파수 대역에 따라 1개의 VCO가 동작하고, 기타는 오프로 되어 신호를 출력하지 않는다. VCO(4-l∼4-n)의 출력 주파수는 각각 fVCO1∼fVCOn이고, 결합기(43-l∼43-n)에 입력된다. 이 결합기에서, 각각의 입력 신호는 2개로 분기되어 출력된다. 제1의 출력은 상기 PLL 회로의 출력 신호가 되고, 제2의 출력은 믹서(2)에 입력된다. 믹서(2)에는 2개의 신호가 입력되고, 제1의 입력 신호는 결합기(43-l∼43-n)의 제2의 출력 신호이다. 믹서(2)의 제2의 입력에는 주파수 fLO 인 국부 발진 신호 RF-LO가 입력된다. 믹서(2)의 출력 주파수는 2개의 입력 주파수의 차의 절대치이고, │fLO-fVCOn│이 된다. 믹서(2)의 출력 신호는 위상 비교기(41)의 제2의 입력 신호가 된다. 지금, VCO(4-n)가 동작하고 있다고 하면, 상기 PLL 회로가 로크한 상태에서는, 위상 비교기(41)의 2개의 입력 주파수는 같게 되므로, fIF= │fLO-fVCOn│가 된다. 따라서, VCO(4-n)의 출력 주파수 fVCOn은 │fLO-fIF│으로 주어진다. 즉, 상기 PLL 회로에의 참조 신호 주파수 fIF는 fVCOn= │fLO-fIF│로 변환된다.

상기 PLL 회로의 동작을 선형 모델을 이용하여 해석한다. VCO는 VCO(4-n)가 선택되어 있는 것으로 한다. 위상 비교기(41)의 위상차 변환 이득을 Kd, VCO(4-n)의 감도를 Kv로 한다. 또한, LPF(42-n)에 래그 리드 필터를 사용하는 것으로 하면, 이 LPF(42-n)의 전달 함수 F(s)는 수학식 1로 주어진다.

또한, 상기 PLL 회로의 개방 루프 전달 함수 Ho는 다음 식(수학식 2)로 주어진다.

상기 Ho의 극점 ωp, 영점 ωz는 각각 다음 식(수학식 3, 4)로 주어진다.

상기 ωp 및 상기 ωz가 함께 상기 PLL 회로의 루프 대역 K보다도 작을 때, 이 루프 대역 K은 다음 식(수학식 5)로 주어진다.

따라서, 상기 K는, 상기 Kd, 상기 Kv 및 LPF(42-n)의 전달 함수 F(s)에 의해 결정된다. 상기 Kd는 상수이지만, 상기 Kv는 일반적으로 동작 주파수 대역에 따라 다르다. 따라서, 상기 Kv에 따라 LPF(42-1∼42-n)의 특성을 설계하지 않으면 안된다.

그런데, 전술의 것 같은 PLL 회로에 대해, 본 발명자가 검토한 결과, 이하와 같은 것이 분명하게 되었다. 전술의 PLL 회로는 복수의 동작 주파수 대역에 이용하기 위해서 n개의 LPF를 사용할 필요가 있다. 일반적으로, 위상 비교기는 IC 내장이고, LPF는 IC의 외부 부착이므로, 외부 부착 부품 점수가 증가하여 단말의 실장을 복잡화하고, 실장 면적이 증대하는 것이 문제이다. 또한, n개의 LPF를 사용하는 경우, n 개의 핀이 IC에 필요하고, 핀수의 증대가 문제이다. 또한, n개의 LPF 각각에 대하여 설계를 행하지 않으면 안되어, 설계가 복잡화하는 문제가 있다.

그래서, 본 발명의 목적은, 전술의 PLL 회로에서 n개 필요하던 LPF를 1개로 삭감함으로써, 실장 면적 및 핀수를 줄여, 설계를 간략화할 수가 있는 PLL 회로 및 그것을 이용한 무선 통신 단말 기기를 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 신규인 특징은, 본 명세서의 기술 및 첨부 도면에서 분명히 될 것이다.

본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.

즉, 상기 목적을 달성하기 위해서, 본 발명의 PLL 회로는 제l의 입력 신호와 제2의 입력 신호와의 위상차에 비례한 신호를 출력하여 위상차 변환 이득이 가변인 가변 이득 위상 비교기와, 이 가변 이득 위상 비교기의 출력단에 접속된 LPF와, 이 LPF의 출력단에 접속된 n개의 VC0와, 이 VC0의 출력단에 각각 1개 접속된 총 n개의 결합기와, 이 n개의 결합기의 출력단에 접속되어 상기 n개의 결합기의 출력 신호의 가산 신호의 주파수를 주파수 변환하여 상기 제2의 신호를 출력하는 주파수 변환기와, 상기 n개의 VCO의 동작의 온/오프를 제어하는 제어 회로를 갖는 것이다.

또한, 상기 목적을 달성하기 위한 다른 구성으로서, 상기 PLL 회로에서, 상기 가변 이득 위상 비교기를 상기 제2의 신호 진폭에 의해 상기 위상차 변환 이득이 변화하는 위상 비교기로 치환하고, 이 위상 비교기와 상기 주파수 변환기의 사이에 이득 가변의 가변 이득 증폭기를 삽입하는 것이다.

또한, 상기 PLL 회로의 출력 잡음을 억압하기 위해서, 상기 PLL 회로에서, 상기 주파수 변환기와 상기 가변 이득 위상 비교기의 사이, 또는 상기 가변 이득 위상 비교기의 제1의 입력에 m 개(m은 자연수)의 병렬 접속된 LPF를 접속하여, 상기 병렬 접속된 LPF의 동작의 온/오프를 제어 회로에 의해 제어하는 것이다.

또한, 본 발명의 무선 통신 단말 기기는 I, Q 신호가 입력되는 직교 변조기와, 이 직교변조기의 출력에 접속된 PLL 회로와, 이 PLL 회로의 출력에 접속된 전력 증폭기로 이루어지는 송신계와, I, Q 신호를 출력하는 수신계와, 안테나와, 이 안테나와 상기 송신계와 상기 수신계가 접속하는 안테나 스위치를 갖는 무선 통신 단말 기기에 있어서, 상기 PLL 회로가, 전술의 것 같은 PLL 회로로 이루어지는 것을 특징으로 하는 것이다.

본원에 있어서 개시되는 발명 중, 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면, 이하와 같다.

본 발명에 따르면, IF 신호를 RF 신호로 변환하는 PLL 회로에서, 복수의 동작 주파수 대역에서 사용할 때에 필요한 LPF를 1개만으로할 수가 있기 때문에, 실장 면적의 저감, 위상 비교기가 내장되는 IC의 핀수 삭감, PLL 회로의 설계의 간략화를 행할 수 있다고 하는 효과가 있다. 이 결과, PLL 회로를 이용한 휴대 전화 등의 무선 통신 단말 기기의 실장 면적을 저감하는 것이 가능해진다.

도 l은 본 발명의 PLL 회로의 실시의 형태 l을 나타내는 도면.

도 2, 도 3은 본 발명의 PLL 회로의 실시의 형태 1에 있어서, 가변 이득 위상 비교기, 가변 전류원의 일례를 각각 나타내는 도면.

도 4는 본 발명의 PLL 회로의 실시의 형태 2를 나타내는 도면.

도 5는 본 발명의 PLL 회로의 실시의 형태 2에 있어서, 입력 진폭에 의해서 이득을 바꿀 수 있는 위상 비교기의 일례를 나타내는 도면.

도 6은 본 발명의 PLL 회로의 실시의 형태 3를 나타내는 도면.

도 7은 본 발명의 PLL 회로를 이용한 무선 통신 단말 기기의 일례를 나타내는 도면.

도 8은 본 발명의 PLL 회로를 이용한 무선 통신 단말 기기로서, 휴대 전화의 일례를 나타내는 도면.

도 9는 본 발명의 전제가 되는 PLL 회로를 나타내는 도면.

이하, 본 발명의 실시의 형태를 도면에 기초하여 상세히 설명한다. 또, 실시의 형태를 설명하기 위한 전 도면에 있어서 동일한 부재에는 동일한 부호를 붙여, 그 반복의 설명은 생략한다.

(실시의 형태 l)

도 1은 본 발명의 PLL 회로의 실시의 형태 l을 도시한 구성도이다.

본 발명에 따른 PLL 회로는, 일예로서, 가변 이득 위상 비교기(1)와, 믹서(2)와, LPF(3)와, n개의 VCO(4-1∼4-n)와, n개의 결합기(5-1∼5-n)와, 상기 VCO의 동작의 온/오프를 제어하는 제어 회로(6)로 구성된다.

가변 이득 위상 비교기(l)에는 2개의 신호가 입력된다. 제l의 입력 신호는 주파수가 fIF 인 참조 신호 IF이고, 제2의 입력 신호는 믹서(2)의 출력 신호이다. 가변 이득 위상 비교기(1)에 있어서, 상기 참조 신호 IF와 믹서(2)의 출력 신호는 위상 비교되어, 위상차에 비례한 신호가 출력된다. LPF(3)에 있어서, 가변 이득 위상 비교기(l)의 출력 신호는 불필요한 잡음이 제거되어, VCO(4-1∼4-n)에 입력된다. VCO(4-1∼4-n)의 출력 신호는 각각 결합기(5-l∼5-n) 중의 1개의 결합기에 입력된다. 제어 회로(6)에 의해, 소망의 동작 주파수 대역에 따라, VCO(4-l∼4-n) 중 1개가 동작하고, 기타는 오프로 되어 신호를 출력하지 않는다. 결합기(5-1∼5- n)는 입력 신호를 분기하여 각각 2개의 포트로부터 신호를 출력한다. 결합기(5-l∼5-n)의 제l의 출력 신호는 상기 PLL 회로의 출력 신호로 되고, 제2의 출력 신호는 믹서(2)에 입력된다. 믹서(2)에는 2개의 신호가 입력되고, 제1의 입력 신호는 결합기(5-1∼5-n)의 제2의 출력 신호이다. 믹서(2)의 제2의 입력에는 주파수 fLO의 국부 발진 신호 RF-LO가 입력된다. 지금, VCO(4-n)이 동작하고 있다고 하면, 믹서(2)의 출력 주파수는 제1와 제2의 입력 신호의 주파수차의 절대치이고, │fLO-fVCOn│가 된다. 믹서(2)의 출력 신호는 가변 이득 위상 비교기(1)의 제2의 입력 신호가 된다. 상기 PLL 회로가 로크한 상태에서는, 가변 이득 위상 비교기(1)의 2개의 입력 주파수는 같게 되기 때문에, fIF= │fLO-fVCOn│가 된다. 따라서, 상기 VCO(4-n)의 출력 주파수 fVCOn은 │fLO-fIF│으로 주어진다. 즉, 상기 PLL 회로에의 상기 참조 신호 주파수 fIF는 fVCOn= │fLO-fIF│로 변환된다.

상기 PLL 회로의 동작의 선형 모델에 의한 해석은, 전술한 도 9에서의 해석과 마찬가지이다. 상기 수학식 5에 있어서, 상기 PLL 회로에서는 1개의 LPF(3)를 이용하고 있기 때문에, R 1 및 R 2는 일정하다. 상기 루프 대역 K은 상기 위상차 변환 이득 Kd와, 상기 VCO(4-n)의 감도 Kv의 곱으로 결정된다. 따라서, VCO(4-1∼4-n)의 감도에 따라, 상기 Kd를 바꾸면, 1개의 LPF만으로 상기 루프 대역 K의 최적화가 가능해진다.

가변 이득 위상 비교기(1)의 일례를 도 2에 도시한다.

가변 이득 위상 비교기(1)는 14개의 트랜지스터(Q1∼Q14)와, 출력 전류 IREF가 가변인 가변 전류원(7)으로 구성된다. 트랜지스터(Q 1∼Q14)는 바이폴라를 이 용하고 있다. 8는 길버트 승산기로, 그 상세는 培風館社 출판「초 LSI를 위한 아날로그 집적회로 설계 기술(하)」 10.3장에 기록되어 있다. 길버트 승산기(8)의 제l의 입력(1)에는 차동 신호 VREF+와 VREF-가 입력되고, 제2의 입력(2)에는 차동 신호 VIF+와 VIF-가 입력된다. 길버트 승산기(8)에서, 상기 2개의 차동 신호가 승산되고, 차동 전류(Il과 I2)가 출력된다. 길버트 승산기(8)의 2개의 입력 신호의 진폭이 크고, 트랜지스터(Ql∼Q6)가 스위칭 동작을 행하고 있는 경우, 트랜지스터 (Q8)의 콜렉터 전류를 I3로 하면, 상기 2개의 입력 신호의 위상차 Φ와 길버트 승산기(8)의 출력 차동 전류(I2-I1)는 다음의 수학식 6으로 주어진다.

트랜지스터(Q7, Q8)는 전류 미러 회로로서, 전류 미러비를 a로 하면, I3 = a·IREF가 된다. 트랜지스터(Q9, Ql0)는 전류 미러 회로로서, 전류 미러비를 b로 하면, I4= b·I1가 된다. 트랜지스터(Ql1, Q12)로 이루어지는 전류 미러 회로의 전류 미러비도 또한 b로 하면, I5= b·I2가 된다. 트랜지스터(Q13, Q14)는 전류 미러 회로로서, 전류 미러비를 1로 하면, I6= I4가 된다. 가변 이득 위상 비교기(1)의 출력 전류(I5-I6)는 다음의 수학식 7로 주어진다.

따라서, 가변 이득 위상 비교기(1)의 위상차 변환 이득 Kd는 다음의 수학식 8로 주어진다.

a, b는 상수이므로, 상기 위상차 변환 이득 Kd는 IREF에 비례한다. 따라서, IREF를 바꾸는 것으로, Kd를 가변시킬 수 있다.

가변 전류원(7)의 일례로서, 전류치가 1:2인 2 종류의 정전류를 공급할 수 있는 회로를 도 3에 도시한다.

상기 가변 전류원(7)은 트랜지스터(Q 15∼Q18)와, 정전류를 출력하는 기준 전류 발생 회로(9)와, 스위치(Sl, S2)와, 스위치(Sl, S2)를 제어하는 제어 회로(10)로 구성된다. 상기 트랜지스터(Q15∼Q18)는 어느 것이나 동일 사이즈이다. 또한, 트랜지스터(Ql5∼Ql8)에는 바이폴라를 이용하고 있다. 스위치(S1)에 의해, 트랜지스터(Q16)의 베이스는 트랜지스터(Q16)의 에미터 또는 트랜지스터(Ql5)의 베이스와 접속된다. 스위치(S2)에 의해, 트랜지스터(Ql7)의 베이스는 트랜지스터(Q17)의 에미터 또는 트랜지스터(Q15)의 베이스와, 트랜지스터(Ql8)의 베이스는 트랜지스터(Q18)의 에미터 또는 트랜지스터(Q15)의 베이스와 접속된다. 트랜지스터(Ql6∼Q18)는 각각 트랜지스터(Q15)와 전류 미러 회로를 구성하고 있다. 트랜지스터(Q15)는 기준 전류 발생 회로(9)로부터 전류가 입력되기 때문에, 상기 전류 미러 회로에서의 입력 트랜지스터라고 부르고, 트랜지스 터(Q16∼Q18)는 콜렉터로부터 전류를 출력하기 때문에, 상기전류 미러 회로에서의 출력 트랜지스터라고 부르기로 한다. 기준 전류 발생 회로(9)로부터 공급되는 전류를 I7로 하면, 트랜지스터(Q15∼Q18)는 동일 사이즈이기 때문에, 트랜지스터(Q16∼Q18)의 콜렉터 전류는 각각 I7가 된다. 트랜지스터(Q16)의 베이스가 트랜지스터(Q15)의 베이스에 접속되고, 트랜지스터(Q17, Q18)의 베이스가 각각 트랜지스터(Q17)의 에미터, 트랜지스터(Q18)의 에미터에 접속된 경우, 트랜지스터(Q17, Q18)은 베이스 에미터 사이 전압이 0 V 이기 때문에 콜렉터 전류가 흐르지 않는다. 따라서, IREF는 트랜지스터(Ql6)의 콜렉터 전류와 같게 I7로 된다. 트랜지스터(Q16)의 베이스가 트랜지스터(Q16)의 에미터에 접속되고, 트랜지스터(Ql7, Q18)의 베이스가 트랜지스터(Q15)의 베이스와 접속된 경우, 트랜지스터(Ql6)는 베이스 에미터 사이 전압이 OV 이기 때문에 콜렉터 전류가 흐르지 않는다. 따라서, IREF는 트랜지스터(Q17, Q18)의 콜렉터 전류의 합과 같게 2·I7로 된다.

이상과 같이, 스위치(S1, S2)의 제어에 의해, 상기 가변 전류원(7)으로부터 전류치가 1: 2인 2 종류의 IREF를 출력할 수가 있다.

따라서, 본 실시의 형태에 따르면, PLL 회로의 위상 비교기에, 위상차 변환 이득이 가변인 가변 이득 위상 비교기(l)를 이용함으로써, 소망 동작 주파수 대역에 따라 l 개가 동작하는 VCO(4-1∼4-n)의 감도에 따라서 위상차 변환 이득을 바꾸는 것으로, PLL 회로에 필요한 LPF(3)를 1개로 삭감할 수가 있기 때문에, 위상 비교기가 내장되는 IC의 핀수의 삭감, PLL 회로의 설계의 간략화를 실현할 수 있다.

(실시의 형태 2)

다음에, 본 발명에 따른 PLL 회로의 실시의 형태 2를 설명한다.

도 4는 본 발명의 PLL 회로의 실시의 형태 2를 도시한 구성도이다.

본 실시의 형태 2의 PLL 회로는, 일례로서, 상기 실시의 형태 1에 있어서의, 가변 이득 위상 비교기(1)를 입력 진폭에 의해서 이득이 변화하는 위상 비교기(ll)로 치환하고, 믹서(2)와 위상 비교기(11)의 사이에 가변 이득 증폭기(l2)를 삽입한 것을 특징으로 하는 회로이다. VCO(4-1∼4-n)의 감도에 따라서 가변 이득 증폭기(l2)의 이득을 제어하고, 위상 비교기(11)에의 입력 진폭을 바꿔 위상 비교기(11)의 이득을 변화시키는 것으로, 상기 PLL 회로의 루프 대역을 최적화할 수가 있다.

위상 비교기(l1)의 일례를 도 5에 도시한다.

본 실시의 형태 2의 위상 비교기(11)는 상기 도 2에 있어서의 가변 전류원(7)을 정전류 IREF를 출력하는 기준 전류 발생 회로(l3)로 치환한 것을 특징으로 하는 회로이다. 트랜지스터(Q1∼Q14)는 바이폴라를 이용하고 있다.

상기 위상 비교기(11)의 동작의 상세는, 예를 들면 Mr.A.Bilotti 에 의한 “Applications of a Monolithic Analog Multiplier," IEEE J. Solid-State Circuits, vo1. SC-3, pp. 373-380, Dec. 1968에 기록되어 있다. 이 문헌에 따르면, 상기 위상 비교기(ll)의 이득을 입력 진폭에 따라 변화시키기 위해서는, 이하의 2가지 방법이 있다.

l. 입력(1, 2)의 진폭을 k·T/q보다 작게 하고, 트랜지스터(Q1∼Q6)가 스위 칭 동작하지 않도록 한다.

2. 입력(1, 2)의 한쪽의 진폭은 트랜지스터(Q1∼Q6)에 스위칭 동작시키기 때문에 k·T/q보다 크게 하고, 다른 쪽의 진폭은 트랜지스터(Q1∼Q6)에 스위칭 동작시키지 않기 때문에 k·T/q보다 작게 한다. 다만, k은 볼쯔만 상수, T는 절대 온도, q는 전자의 전하이다.

따라서, 본 실시의 형태에 따르면, VCO(4-1∼4-n)의 감도에 따라 가변 이득증폭기(12)의 이득을 제어하고, 위상 비교기(1l)의 이득을 변화시키는 것으로, 상기 실시의 형태 1과 같이 PLL 회로에 필요한 LPF(3)를 1개로 삭감할 수가 있기 때문에, 위상 비교기(11)가 내장되는 IC의 핀수의 삭감, PLL 회로의 설계의 간략화를 실현할 수 있다.

(실시의 형태 3)

다음에, 본 발명에 따른 PLL 회로의 실시의 형태 3을 설명한다.

도 6은 본 발명의 PLL 회로의 실시의 형태 3을 도시한 구성도이다.

본 실시의 형태 3의 PLL 회로는, 일례로서, 상기 실시의 형태 1에 있어서의 가변 이득 위상 비교기(1)와 믹서(2)의 사이에 LPF(l6-1∼16-m)의 병렬 접속한 것을 삽입하고, 가변 이득 위상 비교기(1)의 제1의 입력에 LPF(15-1∼l5-m)의 병렬 접속한 것을 접속하며, 제어 회로(6)를 VCO(4-1∼4-n), LPF(l5-l∼15-m) 및 LPF(16-1∼l6-m)의 동작의 온/오프를 제어하는 제어 회로(l4)로 치환한 것을 특징으로 하는 회로이다.

LPF(l5-l∼l5-m)와 LPF(16-1∼16-m)는 가변 이득 위상 비교기(1)에 입력되는 잡음을 제거하기 위해서 이용된다. 또한, 참조 신호 IF에는, m 가지의 주파수 fIF가 이용된다. 제어 회로(l4)에 의해, LPF(15-1∼15-m) 중에서 각각의 fIF에 최적인 차단 주파수를 갖는 LPF가 1개 선택된다. LPF(16-1∼16-m)에 관해서도 마찬가지로 최적인 것이 1개 선택된다.

다음에, 본 발명에 따른 PLL 회로를 이용한 무선 통신 단말 기기의 예를 설명한다. 도 7은 본 발명의 PLL 회로를 이용한 무선 통신 단말 기기의 일례를 도시한 구성도이다.

본 발명에 따른 무선 통신 단말 기기는 직교변조기(l7)와, 상기 PLL 회로(l8)와, 전력증폭기(19)로 구성되는 송신계(23)와, 안테나 스위치(20)와, 안테나(21)와, 수신계(22)로 구성된다.

직교변조기(17)에서, IF 신호는 I, Q 신호에 의해 변조된다. 직교 변조기(17)의 출력 신호는 PLL 회로(18)에 참조 신호로서 입력된다. PLL 회로(18)에는, 상기 참조 신호와 RF-LO 신호가 입력되어, 주파수 fVCOl∼fVCOn 중 l개가 출력 신호 주파수로서 출력된다. PLL 회로(l8)의 출력 신호는 전력 증폭기(19)에서 그 전력을 증폭하고, 안테나 스위치(20)를 통해 안테나(2l)에서 송신된다. 안테나 스위치(20)에 의해, 송신시에는 안테나(21)와 송신계(23)만이 접속되고, 수신시에는 안테나(21)와 수신계(22)만이 접속된다. 안테나(2l)에서 수신된 신호는 안테나 스위치(20)를 통해서 수신계(22)에 입력되고, 복조가 행해져, I, Q 신호가 출력된다.

다음에, 본 발명에 따른 무선 통신 단말 기기의 구체예를 설명한다.

도 8은 본 발명의 무선 통신 단말 기기로서, 휴대 전화의 일례를 도시한 구성도이다.

본 발명에 따른 휴대 전화는,일례로서, 예를 들면 2가지의 주파수 대역(통신 방식)을 사용하는 경우의 회로 구성으로 되고, 마이크로폰(24)과, 송신측의 AD 변환기(25)와, 송수신에 공통의 디지털 신호 처리부(26)와, 송신측의 DA 변환기(27)와, 상기 송신계(23)와, 상기 안테나 스위치(20)와, 상기 수신계(22)와, 수신측의 AD 변환기(28)와, 수신측의 DA 변환기(29)와, 스피커(30)으로 구성된다.

송신계(23)에는, 2가지의 주파수 대역에 대응하여 2개의 전력증폭기(l9-1,19-2)이 구비되고, PLL 회로(18)로부터 출력된 각각의 주파수 fVCO1 또는 fVCO2의 신호는 각각의 전력증폭기(l9-1, 19-2)에서 그 전력이 증폭되어 출력된다. 이들의 2개의 전력증폭기(19-l, 19-2)는 상기 전력 증폭기(19)와 마찬가지의 기능을 가지며, 또한 국부 발진 신호(1) (IF)가 입력되는 직교변조기(17),국부 발진 신호(2) (RF-LO)가 입력되는 PLL 회로(18)도 상기와 마찬가지이다.

수신계(22)에는, 2가지의 주파수 대역에 대응하여 2개씩의 대역 통과 필터(31-l, 31-2), LNA(32-1, 32-2), 대역 통과 필터(33-1, 33-2) 및, 국부 발진 신호(3a, 3b)가 입력되는 믹서(34-1, 34-2)와, 믹싱 후의 공통의 대역 통과 필터(35), 국부 발진 신호(4)가 입력되는 믹서(36), 대역 통과 필터(37), 가변 이득 증폭기(38) 및, 국부 발진 신호(5)가 입력되는 직교 복조기(39)가 구비되어 있다.

상기 수신계(22)에서, 각각의 믹서(34-l, 34-2, 36)는 2개의 입력 신호를 곱 셈한 결과를 출력하고, 이에 따라 주파수 변환이 가능해진다. 각각의 믹서(34-1, 34-2, 36)에 입력되는 국부 발진 신호는 PLL 신서사이저로부터 출력되는 주파수가 안정된 신호이고, 이 PLL 신서사이저는 참조 신호로서 수정 발진기의 출력 신호를 이용함으로써 출력 주파수가 안정화한다. 대역 통과 필터(31-1, 31-2, 33-1, 33-2, 35, 37)는 어떤 특정한 주파수 대역만을 통과시키는 필터로, 통상, 대역 통과 필터(3l-1, 31-2)에는 유전체 필터, 대역 통과 필터(33-1, 33-2, 35)에는 SAW 필터, 대역 통과 필터(37)에는 LC 필터가 사용된다. 가변 이득 증폭기(38)는 디지털 신호 처리부(26)로부터의 제어 신호에 의해 이득을 바꾸는 증폭기이고, 아날로그형과 디지털형이 있다. LNA(32-l, 32-2)는 잡음이 적은 증폭기이고, 통상, 트랜지스터 1개와 바이어스 회로에서 구성된다.

상기 휴대 전화에 있어서, 송신시에는, 음성이 마이크로폰(24)을 통해서 입력되고, 이 마이크로폰(24)으로부터의 아날로그 신호를 AD 변환기(25)에 의해 디지털 신호로 변환하고, 이 디지털 신호를 디지털 신호 처리부(26)에서 처리하고, 또한 디지털 신호 처리부(26)로부터의 디지털 신호를 DA 변환기(27)에 의해 아날로그 신호로 변환하여, 이 아날로그 신호가 송신계(23)에 출력된다. 그리고, 송신계(23)에서, 상기와 마찬가지의 동작을 행하여, 전력증폭기(l9-l) 또는 전력 증폭기(l9-2)의 한쪽에서 증폭된 신호는 안테나 스위치(20)를 통해 안테나(21)로부터 송신된다.

또한, 수신시에는, 안테나(2l)에서 수신된 신호가 안테나 스위치(20)를 통해서 수신계(22)에 입력되고, 대역 통과 필터(3l-1), LNA(32-1), 대역 통과 필터(33- 1), 믹서(34-l)에 의한 경로, 또는 대역 통과 필터(31-2), LNA(32-2), 대역 통과 필터(33-2), 믹서(34-2)에 의한 경로를 지나서, 또한 대역 통과 필터(35), 믹서(36), 대역 통과 필터(37)에 의한 필터링, 증폭, 믹싱을 반복하고, 가변 이득증폭기(38) 및 직교 복조기(39)를 통해서 복조를 행하고, 수신계(22)로부터 I, Q 신호가 출력된다. 그리고, 이 수신계(22)로부터의 아날로그 신호를 입력으로 하고, 이 아날로그 신호를 AD 변환기(28)에 의해 디지털 신호로 변환하여, 이 디지털 신호를 디지털 신호 처리부(26)에서 처리하고, 디지털 신호 처리부(26)로부터의 디지털 신호를 DA 변환기(29)에 의해 아날로그 신호로 변환하여, 이 아날로그 신호가 스피커(30)를 통해서 음성으로서 출력된다.

따라서, 본 실시의 형태에 따르면, PLL 회로의 위상 비교기로서 가변 이득 위상 비교기(l)를 이용함으로써, 소망 동작주파수 대역에 따라 l 개가 동작하는 VCO(4-1∼4-n)의 감도에 따라서 위상차 변환 이득을 바꾸는 것으로, 상기 실시의 형태 l과 같이 PLL 회로에 필요한 LPF(3)를 1개로 삭감할 수가 있기 때문에, 위상 비교기가 내장되는 IC의 핀수의 삭감, PLL 회로의 설계의 간략화를 실현할 수 있다. 또한, LPF(15-l∼l5-m, 16-1∼l6-m)에 의해, 가변 이득 위상 비교기(1)에 입력되는 잡음을 제거할 수가 있다. 이 PLL 회로를 휴대 전화 등의 무선 통신 단말 기기에 이용한 경우에는, 무선 통신 단말 기기의 실장 면적을 저감할 수가 있다.

이상, 본 발명자에 의해서 이루어진 발명을 그 실시의 형태에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시의 형태에 한정되는 것이 아니고, 그 요지를 일탈하지않는 범위에서 여러가지 변경 가능한 것은 물론이다.

예를 들면, 상기 실시의 형태에 있어서는, PLL 회로의 주파수 변환기가 2개의 입력을 갖는 믹서 회로로 구성되는 경우에 관해서 설명했지만, 믹서 회로 대신에 분주 회로로 구성하는 것도 가능하고, 이 경우에는 결합기의 출력 신호의 가산 신호를 입력으로 하고, 그 출력이 가변 이득 위상 비교기에 입력된다.

또한, 상기 도 2, 3 및 5에 있어서의 회로 요소의 트랜지스터에 바이폴라를 이용한 경우에 관해서 설명했지만, 다른 종류의 트랜지스터, 예를 들면 MOSFET을 이용하여도 마찬가지의 기능을 실현할 수가 있다.

또한,상기 도 8에 도시하는 휴대 전화에 있어서는, 2가지의 주파수 대역을 사용하는 경우의 회로 구성에 관해서 도시했지만, 전력 증폭기, 대역 통과 필터, LNA, 믹서 등을 병렬적으로 접속함으로써, 더욱 많은 주파수 대역을 사용하는 회로 구성으로 하는 것도 가능하다.

이상과 같이, 본 발명에 따른 PLL 회로는 복수의 동작 주파수 대역에서 IF(중간 주파수) 신호를 RF(무선 주파수) 신호로 변환하는 PLL 회로로서, 이 PLL 회로에서 n개 필요하던 LPF를 1개로 삭감함으로써, 실장 면적 및 핀수를 줄여, 설계를 간략화할 수가 있는 PLL 회로에 유용하고, 또한 이 PLL 회로를 이용한 휴대 전화 등을 포함하는 무선 통신 단말 기기 등에 넓게 적용할 수가 있다.

Claims

PLL 회로에 있어서,

제l의 입력 신호와 제2의 입력 신호와의 위상차에 비례한 신호를 출력하고 위상차 이득이 가변인 가변 이득 위상 비교기와,

상기 가변 이득 위상 비교기의 출력단에 접속된 저역 통과 필터와,

상기 저역 통과 필터의 출력단에 접속된 복수개의 VC0(전압 제어 발진기)와,

상기 복수개의 VC0의 출력단에 각각 1개 접속된 복수개의 결합기(coupler)와,

상기 복수개의 결합기의 출력단에 접속되어 상기 복수개의 결합기의 출력 신호의 가산 신호의 주파수를 주파수 변환하고 상기 제2의 신호를 출력하는 주파수 변환기와,

상기 복수개의 VC0의 동작의 온/오프를 제어하는 제어 회로

를 포함하는 것을 특징으로 하는 PLL 회로.
제1항에 있어서, 상기 주파수 변환기는 2개의 입력을 갖는 믹서 회로로 이루어지며, 한쪽의 입력에 상기 복수개의 결합기의 출력 신호의 가산 신호를 입력하고, 다른 쪽의 입력에 국부 발진 신호를 입력하여, 상기 믹서 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 것을 특징으로 하는 PLL 회로.
제1항에 있어서, 상기 주파수 변환기는 분주 회로로 이루어지며, 상기 복수 개의 결합기의 출력 신호의 가산 신호를 입력하여, 상기 분주 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 것을 특징으로 하는 PLL 회로.
제1항에 있어서, 상기 가변 이득 위상 비교기를 상기 제2의 신호 진폭에 의해 위상차 변환 이득이 변화하는 위상 비교기로 치환하고, 상기 위상 비교기와 상기 주파수 변환기와의 사이에 이득 가변인 가변 이득 증폭기를 삽입하는 것을 특징으로 하는 PLL 회로.
제4항에 있어서, 상기 주파수 변환기는 2개의 입력을 갖는 믹서 회로로 이루어지며, 한쪽의 입력에 상기 복수개의 결합기의 출력 신호의 가산 신호를 입력하고, 다른 쪽의 입력에 국부 발진 신호를 입력하여, 상기 믹서 회로의 출력을 상기 가변 이득 증폭기를 통해 상기 위상 비교기에 입력하는 것을 특징으로 하는 PLL 회로.
제4항에 있어서, 상기 주파수 변환기는 분주 회로로 이루어지며, 상기 복수개의 결합기의 출력 신호의 가산 신호를 입력하여, 상기 분주 회로의 출력을 상기 가변 이득 증폭기를 통해 상기 위상 비교기에 입력하는 것을 특징으로 하는 PLL 회로.
제1항에 있어서, 상기 주파수 변환기와 상기 가변 이득 위상 비교기와의 사 이, 또는 상기 가변 이득 위상 비교기의 제1의 입력에 복수개의 병렬 접속된 저역 통과 필터를 접속하여, 상기 병렬 접속된 저역 통과 필터의 동작의 온/오프를 제어하는 제어 회로를 포함하는 것을 특징으로 하는 PLL 회로.
제7항에 있어서, 상기 주파수 변환기는 2개의 입력을 갖는 믹서 회로로 이루어지며, 한쪽의 입력에 상기 복수개의 결합기의 출력 신호의 가산 신호를 입력하고, 다른 쪽의 입력에 국부 발진 신호를 입력하여, 상기 믹서 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 것을 특징으로 하는 PLL 회로.
제7항에 있어서, 상기 주파수 변환기는 분주 회로로 이루어지며, 상기 복수개의 결합기의 출력 신호의 가산 신호를 입력하여, 상기 분주 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 것을 특징으로 하는 PLL 회로.
제2항에 있어서, 상기 가변 이득 위상 비교기는 길버트 승산기와, 제1, 제2, 제3, 제4의 전류 미러 회로와, 출력 정전류치가 가변인 가변 전류원으로 구성되며,

상기 가변 전류원의 출력 전류를 상기 제1의 전류 미러 회로에 입력하여, 상기 제l의 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로 하고, 상기 제1의 입력 신호와 상기 제2의 입력 신호를 각각 차동으로 상기 길버트 승산기에 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3의 신호 및 제4의 신호를 각각 상기 제2의 전류 미러 회로 및 상기 제3의 전류 미러 회로에 입력하고, 상기 제2의 전류 미러 회로의 출력 전류를 상기 제4의 전류 미러 회로에 입력하여, 상기 제4의 전류 미러 회로의 출력 전류와 상기 제3의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호로 하는 것을 특징으로 하는 PLL 회로.
제3항에 있어서, 상기 가변 이득 위상 비교기는 길버트 승산기와, 제1, 제2, 제3, 제4의 전류 미러 회로와, 출력 정전류치가 가변인 가변 전류원으로 구성되며,

상기 가변 전류원의 출력 전류를 상기 제1의 전류 미러 회로에 입력하여, 상기 제l의 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로 하고, 상기 제1의 입력 신호와 상기 제2의 입력 신호를 각각 차동으로 상기 길버트 승산기에 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3의 신호 및 제4의 신호를 각각 상기 제2의 전류 미러 회로 및 상기 제3의 전류 미러 회로에 입력하고, 상기 제2의 전류 미러 회로의 출력 전류를 상기 제4의 전류 미러 회로에 입력하여, 상기 제4의 전류 미러 회로의 출력 전류와 상기 제3의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호로 하는 것을 특징으로 하는 PLL 회로.
제8항에 있어서, 상기 가변 이득 위상 비교기는 길버트 승산기와, 제1, 제2, 제3, 제4의 전류 미러 회로와, 출력 정전류치가 가변인 가변 전류원으로 구성되며,

상기 가변 전류원의 출력 전류를 상기 제1의 전류 미러 회로에 입력하여, 상기 제l의 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로 하고, 상기 제1의 입력 신호와 상기 제2의 입력 신호를 각각 차동으로 상기 길버트 승산기에 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3의 신호 및 제4의 신호를 각각 상기 제2의 전류 미러 회로 및 상기 제3의 전류 미러 회로에 입력하고, 상기 제2의 전류 미러 회로의 출력 전류를 상기 제4의 전류 미러 회로에 입력하여, 상기 제4의 전류 미러 회로의 출력 전류와 상기 제3의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호로 하는 것을 특징으로 하는 PLL 회로.
제9항에 있어서, 상기 가변 이득 위상 비교기는 길버트 승산기와, 제1, 제2, 제3, 제4의 전류 미러 회로와, 출력 정전류치가 가변인 가변 전류원으로 구성되며,

상기 가변 전류원의 출력 전류를 상기 제1의 전류 미러 회로에 입력하여, 상기 제l의 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로 하고, 상기 제1의 입력 신호와 상기 제2의 입력 신호를 각각 차동으로 상기 길버트 승산기에 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3의 신호 및 제4의 신호를 각각 상기 제2의 전류 미러 회로 및 상기 제3의 전류 미러 회로에 입력하고, 상기 제2의 전류 미러 회로의 출력 전류를 상기 제4의 전류 미러 회로에 입력하여, 상기 제4의 전류 미러 회로의 출력 전류와 상기 제3의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호로 하는 것을 특징으로 하는 PLL 회로.
제10항에 있어서, 상기 가변 전류원은 복수개의 전류 미러 회로와, 복수개의 스위치와, 제어 회로와, 기준 전류 발생 회로로 구성되며,

상기 제어 회로의 제어에 의해 상기 복수개의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스는 그 출력 트랜지스터의 에미터 또는 상기 출력 트랜지스터가 포함되는 전류 미러 회로의 입력 트랜지스터의 베이스와 접속되어, 상기 기준 전류 발생 회로의 출력 정전류를 상기 복수개의 전류 미러 회로에 입력하고, 상기 복수개의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류로 하는 것을 특징으로 하는 PLL 회로.
제11항에 있어서, 상기 가변 전류원은 복수개의 전류 미러 회로와, 복수개의 스위치와, 제어 회로와, 기준 전류 발생 회로로 구성되며,

상기 제어 회로의 제어에 의해 상기 복수개의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스는 그 출력 트랜지스터의 에미터 또는 상기 출력 트랜지스터가 포함되는 전류 미러 회로의 입력 트랜지스터의 베이스와 접속되어, 상기 기준 전류 발생 회로의 출력 정전류를 상기 복수개의 전류 미러 회로에 입력하고, 상기 복수개의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류로 하는 것을 특징으로 하는 PLL 회로.
제12항에 있어서, 상기 가변 전류원은 복수개의 전류 미러 회로와, 복수개의 스위치와, 제어 회로와, 기준 전류 발생 회로로 구성되며,

상기 제어 회로의 제어에 의해 상기 복수개의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스는 그 출력 트랜지스터의 에미터 또는 상기 출력 트랜지스터가 포함되는 전류 미러 회로의 입력 트랜지스터의 베이스와 접속되어, 상기 기준 전류 발생 회로의 출력 정전류를 상기 복수개의 전류 미러 회로에 입력하고, 상기 복수개의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류로 하는 것을 특징으로 하는 PLL 회로.
제13항에 있어서, 상기 가변 전류원은 복수개의 전류 미러 회로와, 복수개의 스위치와, 제어 회로와, 기준 전류 발생 회로로 구성되며,

상기 제어 회로의 제어에 의해 상기 복수개의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스는 그 출력 트랜지스터의 에미터 또는 상기 출력 트랜지스터가 포함되는 전류 미러 회로의 입력 트랜지스터의 베이스와 접속되어, 상기 기준 전류 발생 회로의 출력 정전류를 상기 복수개의 전류 미러 회로에 입력하고, 상기 복수개의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류로 하는 것을 특징으로 하는 PLL 회로.
제5항에 있어서, 상기 위상 비교기를 제10항에 기재된 가변 이득 위상 비교기에 있어서의 가변 전류원을 정전류 출력의 기준 전류 발생 회로로 치환한 것을 특징으로 하는 위상 비교기로 치환하고, 상기 위상 비교기에 입력되는 상기 가변 이득 증폭기로부터의 출력 신호 진폭이 k·T/q보다 작은 것을 특징으로 하는 PLL 회로.
제6항에 있어서, 상기 위상 비교기를 제10항에 기재된 가변 이득 위상 비교기에 있어서의 가변 전류원을 정전류 출력의 기준 전류 발생 회로로 치환한 것을 특징으로 하는 위상 비교기로 치환하고, 상기 위상 비교기에 입력되는 상기 가변 이득 증폭기로부터의 출력 신호 진폭이 k·T/q보다 작은 것을 특징으로 하는 PLL 회로.
I, Q 신호가 입력되는 직교 변조기와 상기 직교 변조기의 출력에 접속된 PLL 회로와 상기 PLL 회로의 출력에 접속된 전력 증폭기로 이루어지는 송신계와, I, Q 신호를 출력하는 수신계와, 안테나와, 상기 안테나와 상기 송신계와 상기 수신계와 접속하는 안테나 스위치를 포함하는 무선 통신 단말 기기에 있어서,

상기 PLL 회로는 제1항 내지 제17항 중 어느 한 항에 기재된 PLL 회로로 이루어지는 것을 특징으로 하는 무선 통신 단말 기기.
I, Q 신호가 입력되는 직교 변조기와 상기 직교 변조기의 출력에 접속된 PLL 회로와 상기 PLL 회로의 출력에 접속된 전력 증폭기로 이루어지는 송신계와, I, Q 신호를 출력하는 수신계와, 안테나와, 상기 안테나와 상기 송신계와 상기 수신계와 접속하는 안테나 스위치를 포함하는 무선 통신 단말 기기에 있어서,

상기 PLL 회로는 제18항에 기재된 PLL 회로로 이루어지는 것을 특징으로 하는 무선 통신 단말 기기.
I, Q 신호가 입력되는 직교 변조기와 상기 직교 변조기의 출력에 접속된 PLL 회로와 상기 PLL 회로의 출력에 접속된 전력 증폭기로 이루어지는 송신계와, I, Q 신호를 출력하는 수신계와, 안테나와, 상기 안테나와 상기 송신계와 상기 수신계와 접속하는 안테나 스위치를 포함하는 무선 통신 단말 기기에 있어서,

상기 PLL 회로는 제19항에 기재된 PLL 회로로 이루어지는 것을 특징으로 하는 무선 통신 단말 기기.
PLL 회로에 있어서,

제1 입력 신호와 제2 입력 신호 사이의 위상차에 비례한 신호를 출력하는 가변 이득 위상 비교기와,

상기 가변 이득 위상 비교기의 출력단에 접속된 저역 통과 필터와,

상기 저역 통과 필터의 출력단에 접속되고 적어도 하나의 VCO가 제공되며, 복수의 주파수를 발생시키는 주파수 발생기와,

상기 주파수 발생기의 출력단에 접속된 복수의 결합 노드, 및

상기 복수의 결합 노드의 각 출력단에 접속되어, 상기 복수의 결합 노드의 출력 신호의 주파수를 변환하여 상기 제2 입력 신호를 발생시키는 주파수 변환기

를 포함하는 PLL 회로.
제23항에 있어서,

상기 주파수 발생기의 온-오프 동작을 제어하는 제어 회로를 더 포함하는 PLL 회로.
제23항에 있어서,

상기 주파수 발생기는 상기 저역 통과 필터의 출력단에 접속된 복수의 VCO를 포함하고,

상기 복수의 VCO 각각의 출력단은 상기 복수의 결합 노드에 일 대 일 접속된 PLL 회로.
제23항에 있어서,

상기 가변 이득 위상 비교기는 위상차 이득이 가변인 가변 이득 위상 비교기인 PLL 회로.
제23항에 있어서,

상기 주파수 변환기는 2개의 입력을 갖는 믹서 회로를 포함하고,

상기 2개의 입력 중 하나에는 상기 복수의 결합 노드로부터의 출력 신호가 입력되고,

상기 2개의 입력 중 나머지 하나에는 국부 발진기 신호가 입력되며,

상기 주파수 변환기는 상기 믹서 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 PLL 회로.
제23항에 있어서,

상기 주파수 변환기는 분주기를 포함하고,

상기 복수의 결합 노드로부터의 출력 신호가 상기 주파수 변환기에 입력되고,

상기 주파수 변환기는 상기 분주기 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 PLL 회로.
PLL 회로에 있어서,

제1 입력 신호와 제2 입력 신호 사이의 위상차에 비례하는 신호를 출력하는 위상 비교기와,

상기 위상 비교기의 출력단에 접속된 저역 통과 필터와,

상기 저역 통과 필터의 출력단에 접속되고 적어도 하나의 VCO가 제공되며, 복수의 주파수를 발생시키는 주파수 발생기와,

상기 주파수 발생기의 출력단에 접속된 복수의 결합 노드, 및

상기 복수의 결합 노드 각각의 출력단에 접속되어, 상기 복수의 결합 노드로부터의 출력 신호의 주파수를 변환하여 상기 제2 입력 신호를 발생시키기는 주파수 변환기를 포함하고,

상기 위상 비교기에서 위상차 변환 이득은 상기 제2 입력 신호의 진폭에 기초하여 변화하고, 상기 위상 비교기와 상기 주파수 변환기 사이에는 이득이 가변인 가변 이득 증폭기가 삽입되는 PLL 회로.
제29항에 있어서,

상기 주파수 발생기의 온-오프 동작을 제어하는 제어 회로를 더 포함하는 PLL 회로.
제29항에 있어서,

상기 주파수 변환기는 2개의 입력을 갖는 믹서 회로를 포함하고,

상기 2개의 입력 중 하나에는 상기 복수의 결합 노드로부터의 출력 신호가 입력되고,

상기 2개의 입력 중 나머지 하나에는 국부 발진기 신호가 입력되며,

상기 주파수 변환기는 상기 믹서 회로의 출력을 상기 가변 이득 증폭기를 통해 상기 위상 비교기에 입력하는 PLL 회로.
제29항에 있어서,

상기 주파수 변환기는 분주기를 포함하고,

상기 복수의 결합 노드로부터의 출력 신호가 상기 주파수 변환기에 입력되고,

상기 주파수 변환기는 상기 분주기 회로의 출력을 상기 가변 이득 증폭기를 통해 상기 위상 비교기에 입력하는 PLL 회로.
제23항에 있어서,

병렬 접속된 복수의 저역 통과 필터가 상기 주파수 변환기와 상기 가변 이득 위상 비교기 사이에 또는 상기 가변 이득 위상 비교기의 제1 입력에 접속되고, 상기 PLL 회로는 병렬 접속된 상기 저역 통과 필터의 온-오프 동작을 제어하기 위한 제어 회로를 더 포함하는 PLL 회로.
제33항에 있어서,

상기 주파수 변환기는 2개의 입력을 갖는 믹서를 포함하고,

상기 2개의 입력 중 하나에는 상기 복수의 결합 노드로부터의 출력 신호가 입력되고,

상기 2개의 입력 중 나머지 하나에는 국부 발진기 신호가 입력되며,

상기 주파수 변환기는 상기 믹서 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 PLL 회로.
제33항에 있어서,

상기 주파수 변환기는 분주기를 포함하고,

상기 복수의 결합 노드로부터의 출력 신호는 상기 주파수 변환기에 입력되며,

상기 주파수 변환기는 상기 분주기 회로의 출력을 상기 가변 이득 위상 비교기에 입력하는 PLL 회로.
제27항에 있어서,

상기 가변 이득 위상 비교기는 길버트 승산기; 제1, 제2, 제3 및 제4 전류 미러 회로; 및 출력 정전류치가 가변인 가변 전류원을 포함하고,

상기 가변 전류원의 출력 전류를 상기 제1 전류 미러 회로에 입력하고, 상기 제l 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로서 사용하고, 상기 제1 입력 신호와 상기 제2 입력 신호를 상기 길버트 승산기에 차동 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3 신호 및 제4 신호를 각각 상기 제2 전류 미러 회로 및 상기 제3 전류 미러 회로에 입력하고, 상기 제2 전류 미러 회로의 출력 전류를 상기 제4 전류 미러 회로에 입력하고, 상기 제3 전류 미러 회로의 출력 전류와 상기 제4 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호를 발생시키는 PLL 회로.
제28항에 있어서,

상기 가변 이득 위상 비교기는 길버트 승산기; 제1, 제2, 제3 및 제4 전류 미러 회로; 및 출력 정전류치가 가변인 가변 전류원을 포함하고,

상기 가변 전류원의 출력 전류를 상기 제1 전류 미러 회로에 입력하고, 상기 제l 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로서 사용하고, 상기 제1 입력 신호와 상기 제2 입력 신호를 상기 길버트 승산기에 차동 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3 신호 및 제4 신호를 각각 상기 제2 전류 미러 회로 및 상기 제3 전류 미러 회로에 입력하고, 상기 제2 전류 미러 회로의 출력 전류를 상기 제4 전류 미러 회로에 입력하고, 상기 제3 전류 미러 회로의 출력 전류와 상기 제4 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호를 발생시키는 PLL 회로.
제34항에 있어서,

상기 가변 이득 위상 비교기는 길버트 승산기; 제1, 제2, 제3 및 제4 전류 미러 회로; 및 출력 정전류치가 가변인 가변 전류원을 포함하고,

상기 가변 전류원의 출력 전류를 상기 제1 전류 미러 회로에 입력하고, 상기 제l 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로서 사용하고, 상기 제1 입력 신호와 상기 제2 입력 신호를 상기 길버트 승산기에 차동 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3 신호 및 제4 신호를 각각 상기 제2 전류 미러 회로 및 상기 제3 전류 미러 회로에 입력하고, 상기 제2 전류 미러 회로의 출력 전류를 상기 제4 전류 미러 회로에 입력하고, 상기 제3 전류 미러 회로의 출력 전류와 상기 제4 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호를 발생시키는 PLL 회로.
제35항에 있어서,

상기 가변 이득 위상 비교기는 길버트 승산기; 제1, 제2, 제3 및 제4 전류 미러 회로; 및 출력 정전류치가 가변인 가변 전류원을 포함하고,

상기 가변 전류원의 출력 전류를 상기 제1 전류 미러 회로에 입력하고, 상기 제l 전류 미러 회로의 출력 전류를 상기 길버트 승산기의 바이어스 전류로서 사용하고, 상기 제1 입력 신호와 상기 제2 입력 신호를 상기 길버트 승산기에 차동 입력하고, 상기 길버트 승산기의 차동 출력 전류인 제3 신호 및 제4 신호를 각각 상기 제2 전류 미러 회로 및 상기 제3 전류 미러 회로에 입력하고, 상기 제2 전류 미러 회로의 출력 전류를 상기 제4 전류 미러 회로에 입력하고, 상기 제3 전류 미러 회로의 출력 전류와 상기 제4 전류 미러 회로의 출력 전류를 가산하여 상기 가변 이득 위상 비교기의 출력 신호를 발생시키는 PLL 회로.
제36항에 있어서,

상기 가변 전류원은 복수의 전류 미러 회로, 복수의 스위치, 제어 회로 및 기준 전류 발생 회로를 포함하고,

상기 제어 회로의 제어에 의해 상기 복수의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스가 그 출력 트랜지스터의 에미터에 또는 상기 출력 트랜지스터를 포함하는 전류 미러 회로의 입력 트랜지스터의 베이스에 접속되고,

상기 기준 전류 발생 회로의 출력 정전류를 상기 복수의 전류 미러 회로에 입력하고, 상기 복수의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류를 발생시키는 PLL 회로.
제37항에 있어서,

상기 가변 전류원은 복수의 전류 미러 회로, 복수의 스위치, 제어 회로 및 기준 전류 발생 회로를 포함하고,

상기 제어 회로의 제어에 의해 상기 복수의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스가 그 출력 트랜지스터의 에미터에 또는 상기 출력 트랜지스터를 포함하는 전류 미러 회로의 입력 트랜지스터의 베이스에 접속되고,

상기 기준 전류 발생 회로의 출력 정전류를 상기 복수의 전류 미러 회로에 입력하고, 상기 복수의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류를 발생시키는 PLL 회로.
제38항에 있어서,

상기 가변 전류원은 복수의 전류 미러 회로, 복수의 스위치, 제어 회로 및 기준 전류 발생 회로를 포함하고,

상기 제어 회로의 제어에 의해 상기 복수의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스가 그 출력 트랜지스터의 에미터에 또는 상기 출력 트랜지스터를 포함하는 전류 미러 회로의 입력 트랜지스터의 베이스에 접속되고,

상기 기준 전류 발생 회로의 출력 정전류를 상기 복수의 전류 미러 회로에 입력하고, 상기 복수의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류를 발생시키는 PLL 회로.
제39항에 있어서,

상기 가변 전류원은 복수의 전류 미러 회로, 복수의 스위치, 제어 회로 및 기준 전류 발생 회로를 포함하고,

상기 제어 회로의 제어에 의해 상기 복수의 전류 미러 회로의 각각의 출력 트랜지스터의 베이스가 그 출력 트랜지스터의 에미터에 또는 상기 출력 트랜지스터를 포함하는 전류 미러 회로의 입력 트랜지스터의 베이스에 접속되고,

상기 기준 전류 발생 회로의 출력 정전류를 상기 복수의 전류 미러 회로에 입력하고, 상기 복수의 전류 미러 회로의 출력 전류를 가산하여 상기 가변 전류원의 출력 전류를 발생시키는 PLL 회로.
제31항에 있어서,

상기 위상 비교기는 정전류 출력을 발생시키는 기준 전류 발생 회로를 포함하고,

상기 위상 비교기에 입력되는 상기 가변 이득 증폭기로부터의 출력 신호 증폭이 k·T/q보다 작게 설정되는 PLL 회로.
제32항에 있어서,

상기 위상 비교기는 정전류 출력을 발생시키는 기준 전류 발생 회로를 포함하고,

상기 위상 비교기에 입력되는 상기 가변 이득 증폭기로부터의 출력 신호 증폭이 k·T/q보다 작게 설정되는 PLL 회로.
무선 통신 단말 장치에 있어서,

I, Q 신호가 입력되는 직교 변조기, 상기 직교 변조기의 출력단에 접속된 PLL 회로, 및 상기 PLL 회로의 출력단에 접속된 전력 증폭기를 포함하는 송신계;

I, Q 신호를 출력하는 수신계;

안테나; 및

상기 안테나, 상기 송신계 및 상기 수신계를 상호접속하는 안테나 스위치를 포함하고,

상기 PLL 회로는:

제1 입력 신호와 제2 입력 신호 사이의 위상차에 비례한 신호를 출력하는 가변 이득 위상 비교기;

상기 가변 이득가변 이득의 출력단에 접속된 저역 통과 필터;

상기 저역 통과 필터의 출력단에 접속되고 적어도 하나의 VCO가 제공되며, 복수의 주파수를 발생시키는 주파수 발생기;

상기 주파수 발생기의 출력단에 접속된 복수의 결합 노드; 및

상기 복수의 결합 노드의 각 출력단에 접속되어, 상기 복수의 결합 노드의 출력 신호의 주파수를 변환하여 상기 제2 입력 신호를 발생시키는 주파수 변환기를 포함하는 무선 통신 단말 장치.
제46항에 있어서,

상기 PLL 회로는 상기 주파수 발생기의 온-오프 동작을 제어하는 제어 회로를 더 포함하는 무선 통신 단말 장치.
제46항에 있어서,

상기 저역 통과 필터는 출력단이 상기 복수의 VCO에 결합된 단일 저역 통과 필터를 포함하는 무선 통신 단말 장치.
제46항에 있어서,

상기 주파수 발생기는 상기 저역 통과 필터의 출력단에 접속된 복수의 VCO를 포함하고,

상기 복수의 VCO 각각의 출력단은 상기 복수의 결합 노드에 일 대 일 접속되며,

상기 저역 통과 필터는 출력단이 상기 복수의 VCO에 결합된 단일 저역 통과 필터를 포함하는 무선 통신 단말 장치.