KR100684500B1 - 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트 - Google Patents

멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트 Download PDF

Info

Publication number
KR100684500B1
KR100684500B1 KR1020060125545A KR20060125545A KR100684500B1 KR 100684500 B1 KR100684500 B1 KR 100684500B1 KR 1020060125545 A KR1020060125545 A KR 1020060125545A KR 20060125545 A KR20060125545 A KR 20060125545A KR 100684500 B1 KR100684500 B1 KR 100684500B1
Authority
KR
South Korea
Prior art keywords
plate
semiconductor device
holes
forming
device manufacturing
Prior art date
Application number
KR1020060125545A
Other languages
English (en)
Inventor
박명순
Original Assignee
주식회사 고려반도체시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 고려반도체시스템 filed Critical 주식회사 고려반도체시스템
Priority to KR1020060125545A priority Critical patent/KR100684500B1/ko
Application granted granted Critical
Publication of KR100684500B1 publication Critical patent/KR100684500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 그 볼납어태치 플레이트에 관한 것으로, 그 목적은 멤스기술을 이용하여 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 볼납 어태치 플레이트를 제작할 수 있도록 함으로서, 고집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기의 볼납을 요구되는 집적도로 볼납을 마운팅할 수 있는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 볼납어태치 플레이트를 제공하는 것이며, 그 구성은 제 1 및 제 2 자재를 세척하는 단계와; 각 자재의 상하면에 식각 보호용 박막을 형성하는 단계와; 상기 식각 보호용 박막상에 감광물질을 도포하여 사진식각층을 형성하는 단계와; 형상이 다른 패턴을 갖는 마스크를 이용하여 노광공정을 실시하고, 현상하여 상기 사진식각층에 상기 마스크의 패턴을 형성하는 단계와; 사진식각층의 패턴형성에 의해 노출된 식각 보호용 박막상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 제 1자재와 제 2자재상에 습식식각공정을 실시하여 관통공을 형성하는 단계와; 습식식각공정에 의해 형성된 관통공의 중심선이 일축상에 위치되도록 제 2 자재상에 제 1 자재를 적층하여 본딩하는 단계와; 적층된 자재가 요구되는 두께를 갖도록 제 1 자재의 상면을 수평으로 연마하는 단계로 구성되는 것을 특징으로 한다.
멤스기술, 볼납 어태치, 에칭, 노광, 본딩

Description

멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 그 볼납어태치 플레이트{A solder ball attach plate using MEMS tech and making method therefore}
도 1 내지 도 22는 본 발명의 일 실시예에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 이에 따른 볼납 어태치 플레이트를 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 볼납 어태치 플레이트 20: 제 1 자재(판)
30: 제 2 자재(판) 21, 31: 관통공
22, 32: 에칭 마스크용 박막 23, 33: 사진식각층
24, 34: 마스크
본 발명은 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 그 볼납어태치 플레이트에 관한 것으로, 더욱 상세하게는 멤스기술을 이용하여 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 볼납 어태치 플레이트를 제작할 수 있도록 함으로서, 고집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기의 볼납을 요구되는 집적도로 볼납을 마운팅할 수 있는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 볼납어태치 플레이트에 관한 것이다.
일반적으로, 종래의 볼납 어태치 플레이트는 반도체 제조공정중 볼납 어태치 공정을 실시하는 볼납 어태치 툴에 핵심부품으로서, 하면부에 볼납수용부가 오목하게 형성되고, 상면부에 상기 볼납수용부와 연통되게 수직으로 관통형성된 핀홀을 구비하고, 상기 볼납 어태치 툴의 하면에 장착되어 지며, 상기 핀홀에 이젝트핀이 상하작동가능하게 조립되어 있어 상기 볼납수용부에 볼납이 수용된 상태에서 이젝트핀이 볼납을 이젝팅하여 볼납을 반도체 소자의 제조용 기재상에 어태칭하는 것이며, 이러한 종래의 볼납 어태치 플레이트는 정밀 기계가공에 의해 제작되었다.
그러나, 상기와 같은 종래의 볼납어태치 플레이트의 제조방법은 반도체 소자가 점차적으로 고집적화로 발전되어 감에 따라 볼납 어태치 플레이트도 이러한 반도체 소자를 제조하기 위해 보다 소형화 및 정밀화되어야 하지만 현재의 정밀 기계가공으로는 요구되는 크기와 정밀도를 갖도록 볼납 어태치 플레이트를 제작할 수 없다는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 고려하여 안출한 것으로서, 그 목적은 멤스기술을 이용하여 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 볼납 어태치 플레이트를 제작할 수 있도록 함으로서, 고 집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기의 볼납을 요구되는 집적도로 볼납을 마운팅할 수 있는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 본 발명의 제조방법에 따라 제조된 볼납 어태치 플레이트를 제공하는 것이다.
상기 본 발명의 목적은 제 1 및 제 2 자재를 세척하는 단계와; 각 자재의 상하면에 식각 보호용 박막을 형성하는 단계와; 상기 식각 보호용 박막상에 감광물질을 도포하여 사진식각층을 형성하는 단계와; 형상이 다른 패턴을 갖는 마스크를 이용하여 노광공정을 실시하고, 현상하여 상기 사진식각층에 상기 마스크의 패턴을 형성하는 단계와; 사진식각층의 패턴형성에 의해 노출된 식각 보호용 박막상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 제 1자재와 제 2자재상에 습식식각공정을 실시하여 관통공을 형성하는 단계와; 습식식각공정에 의해 형성된 관통공의 중심선이 일축상에 위치되도록 제 2 자재상에 제 1 자재를 적층하여 본딩하는 단계와; 적층된 자재가 요구되는 두께를 갖도록 제 1 자재의 상면을 수평으로 연마하는 단계로 구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법에 의해 달성될 수 있는 것이다.
또한, 본 발명의 목적은 제 1 및 제 2 자재를 세척하는 단계와; 각 자재의 상하면에 각각 식각 보호용 박막을 형성하는 단계와; 상기 각각의 식각 보호용 박막상에 감광물질을 도포하여 사진식각층을 각각 형성하는 단계와; 형상이 다른 패턴을 갖는 마스크를 이용하여 노광공정을 실시하고, 현상하여 상기 각각의 사진식 각층에 상기 마스크의 패턴을 형성하는 단계와; 각각의 사진식각층의 패턴형성에 의해 노출된 각각의 식각 보호용 박막상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 제 1자재와 제 2자재의 상하면 상에 습식식각공정을 실시하여 관통공을 형성하는 단계와; 습식식각공정에 의해 형성된 관통공의 중심선이 일축상에 위치되도록 제 2 자재상에 제 1 자재를 적층하여 본딩하는 단계와; 적층된 자재가 요구되는 두께를 갖도록 제 1 자재의 상면을 수평으로 연마하는 단계로 구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법에 의해 달성될 수 있는 것이다.
본 발명의 다른 목적은 요구되는 간격 및 직경을 갖고 요구되는 패턴으로 관통형성되는 다수개의 관통공이 형성된 제 1 판와; 요구되는 간격과 직경을 갖고 요구되는 패턴으로 관통형성되는 다수개의 관통공을 갖고, 관통공의 중심선이 일축상에 위치되도록 제 1 판상에 적층되어 본딩되는 제 2 판으로 구성되는 것을 특징으로 하는 반도체 소자 제조설비용 볼납어태치 플레이트에 의해 달성될 수 있는 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 그 볼납 어태치 플레이트에 대하여 구체적으로 설명한다.
도 1 내지 도 22는 본 발명의 일 실시예에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 이에 따른 볼납 어태치 플레 이트를 설명하기 위한 공정 단면도이다.
도 1 내지 도 22를 참조하면, 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법의 일 실시예는 제 1 및 제 2 자재(20)(30)를 세척하는 단계와; 각 자재(20)(30)의 상하면에 식각 보호용 박막(22)(32)을 형성하는 단계와; 상기 식각 보호용 박막(22)(32)상에 감광물질을 도포하여 사진식각층(23)(33)을 형성하는 단계와; 형상이 다른 패턴을 갖는 마스크(24)(34)를 이용하여 노광공정을 실시하고, 현상하여 상기 사진식각층(23)(33)에 상기 마스크(24)(34)의 패턴을 형성하는 단계와; 사진식각층(23)(33)의 패턴형성에 의해 노출된 식각 보호용 박막(22)(32)상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 제 1자재(20)와 제 2자재(30)상에 습식식각공정을 실시하여 관통공(21)(31)을 형성하는 단계와; 습식식각공정에 의해 형성된 관통공(21)(31)의 중심선이 일축상에 위치되도록 제 2 자재(30)상에 제 1 자재(20)를 적층하여 본딩하는 단계와; 적층된 자재가 요구되는 두께를 갖도록 제 1 자재(20)의 상면을 수평으로 연마하는 단계로 구성된다.
여기서, 상기 제 1 자재(20)의 관통공(21)은 제 2 자재(30)의 관통공(31) 보다 직경이 작게 형성된다.
이러한 제조방법은 제 1 및 제 2자재(20)(30)에 대한 관통공(21)(31)을 제 1 및 제 2자재(20)(30)의 상면에서만 습식식각공정에 의해 형성시키기 때문에 관통공(21)(31)의 형성이 다소 느릴 수 있다.
또한, 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태 치 플레이트의 제조방법의 다른 실시예는 제 1 및 제 2 자재(20)(30)를 세척하는 단계와; 각 자재(20)(30)의 상하면에 각각 식각 보호용 박막(22)(32)을 형성하는 단계와; 상기 각각의 식각 보호용 박막(22)(32)상에 감광물질을 도포하여 사진식각층(23)(33)을 각각 형성하는 단계와; 형상이 다른 패턴을 갖는 마스크(24)(34)를 이용하여 노광공정을 실시하고, 현상하여 상기 각각의 사진식각층(23)(33)에 상기 마스크(24)(34)의 패턴을 형성하는 단계와; 각각의 사진식각층(23)(33)의 패턴형성에 의해 노출된 각각의 식각 보호용 박막(22)(32)상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 제 1자재(20)와 제 2자재(30)의 상하면 상에 습식식각공정을 실시하여 관통공(21)(31)을 형성하는 단계와; 습식식각공정에 의해 형성된 관통공(21)(31)의 중심선이 일축상에 위치되도록 제 2 자재(30)상에 제 1 자재(20)를 적층하여 본딩하는 단계와; 적층된 자재가 요구되는 두께를 갖도록 제 1 자재(20)의 상면을 수평으로 연마하는 단계로 구성된다.
여기서, 제 1 자재(20)의 관통공(21)은 제 2 자재의 관통공(31) 보다 직경이 작게 형성된다.
이러한 제조방법은 제 1 및 제 2자재(20)(30)에 대한 관통공(21)(31)을 제 1 및 제 2자재(20)(30)의 상면 및 하면세서 동시에 습식식각공정에 의해 형성시키기 때문에 관통공(21)(31)의 형성이 상기 일 실시예의 제조방법에 비하여 빠르다는 장점이 있다.
본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트(10)는 요구되는 간격 및 직경을 갖고 요구되는 패턴으로 관통형성되는 다수개 의 관통공(21)(31)이 형성된 제 1 판(20)와; 요구되는 간격과 직경을 갖고 요구되는 패턴으로 관통형성되는 다수개의 관통공(21)(31)을 갖고, 관통공(21)(31)의 중심선이 일축상에 위치되도록 제 1 판(20)상에 적층되어 본딩되는 제 2 판(30)으로 구성된다.
여기서, 상기 제 1 판(20)의 관통공(21)은 제 2 판(30)의 관통공(31)의 직경 보다 작으며, 상기 제 2 판(30)의 두께는 제 1 판(20)의 두께 보다 얇다.
상기 제 1 기재(판)(20)는 이젝트핀이 상하 작동가능하게 조립되는 핀홀이며, 제 2 기재(판)(30)은 볼납이 수용되는 볼납수용부이다.
상기와 같은 구성을 갖는 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법는 정밀기계가공으로 제조할 수 있는 고집적이고, 높은 정밀도를 요구하는 볼납 어태치 플레이트를 멤스기술을 사용하여 저렴하게 제조할 수 있도록 함으로서, 고집적의 반도체 소자를 저렴한 제조단가로 제조할 수 있는 것이다.
상기와 같은 구성을 갖는 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 그 볼납 어태치 플레이트는 멤스기술을 이용하여 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 볼납 어태치 플레이트를 제작할 수 있도록 함으로서, 고집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기의 볼납을 요구되는 집적도로 볼납을 마운팅할 수 있는 효과를 갖는다.

Claims (6)

  1. 제 1 및 제 2 자재(20)(30)를 세척하는 단계와; 각 자재(20)(30)의 상하면에 식각 보호용 박막(22)(32)을 형성하는 단계와; 상기 식각 보호용 박막(22)(32)상에 감광물질을 도포하여 사진식각층(23)(33)을 형성하는 단계와; 형상이 다른 패턴을 갖는 마스크(24)(34)를 이용하여 노광공정을 실시하고, 현상하여 상기 사진식각층(23)(33)에 상기 마스크(24)(34)의 패턴을 형성하는 단계와; 사진식각층(23)(33)의 패턴형성에 의해 노출된 식각 보호용 박막(22)(32)상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 제 1자재(20)와 제 2자재(30)상에 습식식각공정을 실시하여 관통공(21)(31)을 형성하는 단계와; 습식식각공정에 의해 형성된 관통공(21)(31)의 중심선이 일축상에 위치되도록 제 2 자재(30)상에 제 1 자재(20)를 적층하여 본딩하는 단계와; 적층된 자재가 요구되는 두께를 갖도록 제 1 자재(20)의 상면을 수평으로 연마하는 단계로 구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법.
  2. 제 1항에 있어서, 상기 제 1 및 제 2 자재(20)(30)의 관통공(21)(31)은 상이한 직경을 갖는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법.
  3. 제 1 및 제 2 자재(20)(30)를 세척하는 단계와; 각 자재(20)(30)의 상하면에 각각 식각 보호용 박막(22)(32)을 형성하는 단계와; 상기 각각의 식각 보호용 박막(22)(32)상에 감광물질을 도포하여 사진식각층(23)(33)을 각각 형성하는 단계와; 형상이 다른 패턴을 갖는 마스크(24)(34)를 이용하여 노광공정을 실시하고, 현상하여 상기 각각의 사진식각층(23)(33)에 상기 마스크(24)(34)의 패턴을 형성하는 단계와; 각각의 사진식각층(23)(33)의 패턴형성에 의해 노출된 각각의 식각 보호용 박막(22)(32)상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 제 1자재(20)와 제 2자재(30)의 상하면 상에 습식식각공정을 실시하여 관통공(21)(31)을 형성하는 단계와; 습식식각공정에 의해 형성된 관통공(21)(31)의 중심선이 일축상에 위치되도록 제 2 자재(30)상에 제 1 자재(20)를 적층하여 본딩하는 단계와; 적층된 자재가 요구되는 두께를 갖도록 제 1 자재(20)의 상면을 수평으로 연마하는 단계로 구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법.
  4. 요구되는 간격 및 직경을 갖고 요구되는 패턴으로 관통형성되는 다수개의 관통공(21)(31)이 형성된 제 1 판(20)와; 요구되는 간격과 직경을 갖고 요구되는 패턴으로 관통형성되는 다수개의 관통공(21)(31)을 갖고, 관통공(21)(31)의 중심선이 일축상에 위치되도록 제 1 판(20)상에 적층되어 본딩되는 제 2 판(30)으로 구성되는 것을 특징으로 하는 반도체 소자 제조설비용 볼납어태치 플레이트.
  5. 제 4항에 있어서, 상기 제 1 판(20)의 관통공(21)은 제 2 판(30)의 관통공(31)의 직경 보다 작은 것을 특징으로 하는 반도체 소자 제조설비용 볼납어태치 플레이트.
  6. 제 5항에 있어서, 상기 제 2 판(30)의 두께는 제 1 판(20)의 두께 보다 얇은 것을 특징으로 하는 반도체 소자 제조설비용 볼납어태치 플레이트.
    .
KR1020060125545A 2006-12-11 2006-12-11 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트 KR100684500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060125545A KR100684500B1 (ko) 2006-12-11 2006-12-11 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125545A KR100684500B1 (ko) 2006-12-11 2006-12-11 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트

Publications (1)

Publication Number Publication Date
KR100684500B1 true KR100684500B1 (ko) 2007-02-22

Family

ID=38104020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125545A KR100684500B1 (ko) 2006-12-11 2006-12-11 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트

Country Status (1)

Country Link
KR (1) KR100684500B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990032993A (ko) * 1997-10-22 1999-05-15 박명순 반도체 제조에 있어서의 플럭스 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990032993A (ko) * 1997-10-22 1999-05-15 박명순 반도체 제조에 있어서의 플럭스 장치

Similar Documents

Publication Publication Date Title
JP2004160649A (ja) ガラス基板のビアホールの形成方法
KR20150087691A (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
KR20170122500A (ko) 인쇄회로기판 및 그 제조방법
US20170168270A1 (en) Spacer Wafer For Wafer-Level Camera And Method For Manufacturing Same
JP2014096483A (ja) 反射型マスクおよびその製造方法
TW201720256A (zh) 柔性電路板製作方法
KR100684500B1 (ko) 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트
JP2013004669A (ja) パターン形成方法、電子デバイスの製造方法及び電子デバイス
KR20070053452A (ko) 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법
JP2013182962A (ja) テンプレートの製造方法
JP6812678B2 (ja) 配線板の製造方法
KR100684501B1 (ko) 멤스기술을 이용한 반도체 소자 제조설비의 플럭스공급툴용플럭스공급핀의 제조방법 및 그 플럭스공급핀
JP2012074566A (ja) パターン形成方法、パターン形成体
US8309176B2 (en) Manufacturing method of three-dimensional structure
KR100794494B1 (ko) 멤스기술을 이용한 반도체 소자 제조설비의 볼납어태치툴용이젝트 핀의 제조방법 및 그 이젝트 핀
KR20100132452A (ko) 서포트 플레이트, 그 제조 방법 및 기판 처리 방법
KR101017753B1 (ko) 반도체 소자 형성 방법
KR100511890B1 (ko) 반도체소자 제조방법
CN112466803B (zh) 半导体器件的制作方法
JP2009139633A (ja) 電子部品の製造方法及び当該方法に供せられる治具
KR20070046379A (ko) 반도체 소자의 제조 방법
KR100782403B1 (ko) 회로기판 제조방법
KR101016341B1 (ko) 반도체 소자의 인덕터 제조 방법
TWM648428U (zh) Ｉｃ載板上細微間距之電路構造
KR100998964B1 (ko) 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee