KR100683665B1 - 유기 전계 발광 표시장치 - Google Patents

유기 전계 발광 표시장치 Download PDF

Info

Publication number
KR100683665B1
KR100683665B1 KR1020040002926A KR20040002926A KR100683665B1 KR 100683665 B1 KR100683665 B1 KR 100683665B1 KR 1020040002926 A KR1020040002926 A KR 1020040002926A KR 20040002926 A KR20040002926 A KR 20040002926A KR 100683665 B1 KR100683665 B1 KR 100683665B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
reflective member
insulating layer
organic
Prior art date
Application number
KR1020040002926A
Other languages
English (en)
Other versions
KR20050075128A (ko
Inventor
박문희
서성모
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040002926A priority Critical patent/KR100683665B1/ko
Publication of KR20050075128A publication Critical patent/KR20050075128A/ko
Application granted granted Critical
Publication of KR100683665B1 publication Critical patent/KR100683665B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 측면부로 방출되어 소실되는 빛을 막아, 빛이 화상이 구현되는 방향으로만 향할 수 있도록 하여 광효율을 향상시킬 수 있는 유기 전계 발광 표시장치를 제공하는 데에 그 목적이 있다. 이러한 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판 상에 구비된 제 1 전극층과, 상기 제 1 전극층에 절연되도록 형성된 제 2 전극층과, 상기 제 1 전극층과 제 2 전극층의 사이에 개재되고, 적어도 발광층을 가지는 유기층과, 상기 기판 상의 제 1 전극층 외측에 구비되고, 적어도 상기 제 1 전극층과 같은 층에 구비되거나, 상기 제 1 전극층보다 높은 층에 구비된 반사부재를 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치를 제공한다.

Description

유기 전계 발광 표시장치{Organic electro-luminescent display device}
도 1은 종래의 액티브 매트릭스형 유기 전계 발광 표시장치를 도시한 단면도,
도 2는 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 표시장치를 도시한 평면도,
도 3은 도 2의 Ⅰ-Ⅰ에 대한 단면도,
도 4는 반사부재의 다른 패턴을 도시한 평면도,
도 5 및 도 6은 반사부재의 서로 다른 형태를 도시한 단면도들,
도 7은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 전계 발광 표시장치를 도시한 평면도,
도 8 및 도 9는 도 7의 반사부재의 서로 다른 형태를 도시한 단면도들.
본 발명은 유기 전계 발광 표시장치에 관한 것으로, 더 상세하게는 광효율이 개선된 유기 전계 발광 표시장치에 관한 것이다.
통상적으로 전계 발광 표시장치는 형광성 유기 화합물을 전기적으로 여기시 켜 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며 광시야각, 빠른 응답속도 등 액정표지 장치에 있어서 문제점으로 지적된 결점을 해결할 수 있는 차세대 디스플레이로 주목받고 있다.
이러한 전계 발광 표시장치는 발광층을 형성하는 물질이 무기물인가 유기물인가에 따라 무기 전계 발광 표시장치와 유기 전계 발광 표시장치로 구분될 수 있다.
한편, 유기 전계 발광 표시장치는 유리나 그밖에 투명한 절연기판에 소정 패턴의 유기막이 형성되고 이 유기막의 상하부에는 전극층들이 형성된다. 유기막은 유기 화합물로 이루어진다.
상기와 같이 구성된 유기 전계 발광 표시장치는 전극들에 양극 및 음극 전압이 인가됨에 따라 양극전압이 인가된 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 음극전압이 인가된 전극으로부터 전자 수송층을 경유하여 발광층으로 주입된다. 이 발광층에서 전자와 홀이 재결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상이 형성된다.
한편, 이러한 유기 전계 발광 표시장치 중 능동 구동방식의 액티브 매트릭스(Active Matrix: AM)형 유기 전계 발광 표시장치는 각 화소당 적어도 하나의 박막 트랜지스터(이하, "TFT"라 함)를 구비한다. 이들 박막 트랜지스터는 각 화소의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. 이러한 박막 트랜지스터는 기판 상에 고농도의 불순물로 도핑된 드레인 영역과 소 스 영역 및 상기 드래인 영역과 소스 영역의 사이에 형성된 채널 영역을 갖는 반도체 활성층을 가지며, 이 반도체 활성층 상에 형성된 게이트 절연막 및 활성층의 채널영역 상부의 게이트 절연막 상에 형성된 게이트 전극으로 구성된다.
도 1은 이러한 액티브 매트릭스형 유기 전계 발광 표시장치를 도시한 것으로, 도 1에서 볼 수 있는 바와 같이, 글라스재의 기판(10)상에 버퍼층(11)이 형성되어 있고, 이 위에 박막 트랜지스터(TFT)와, 유기 전계 발광 소자(OLED)가 형성된다.
이러한 액티브 매트릭스형 유기 전계 발광 표시장치의 제조는 다음과 같다.
상기 기판(10)의 버퍼층(11)상에 소정 패턴의 반도체 활성층(21)이 구비된다. 상기 반도체 활성층(21)의 상부에는 SiO2 등에 의해 게이트 절연막(12)이 구비되고, 게이트 절연막(12) 상부의 소정 영역에는 MoW, Al/Cu 등의 도전막으로 게이트 전극(22)이 형성된다. 상기 게이트 전극(22)은 TFT 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결되어 있다. 상기 게이트 전극(22)의 상부로는 층간 절연막(inter-insulator:13)가 형성되고, 컨택 홀을 통해 소스/드레인 전극(23)이 각각 반도체 활성층(21)의 소스 영역 및 드레인 영역에 접하도록 형성된다. 소스/드레인 전극(23) 상부로는 SiO2, SiNx 등으로 이루어진 패시베이션막(14)이 형성되고, 이 패시베이션 막(14)의 상부에는 아크릴, 폴리 이미드, BCB 등의 유기물질로 평탄화막(15)이 형성되어 있다.
이 평탄화막(15)의 상부에 애노우드 전극이 되는 제 1 전극층(31)이 형성되 고, 이를 덮도록 유기물로 화소정의막(Pixel Define Layer: 16)이 형성된다. 화소정의막(16)과 평탄화막(15)은 단일막으로 형성되기도 한다.
이 화소정의막(16)에 소정의 개구(16a)를 형성한 후, 이 개구(16a)로 한정된 영역 내에 유기층(32)을 형성한다. 유기층(32)은 발광층을 포함한 것이 된다. 그리고, 이 유기층(32)을 덮도록 캐소오드 전극인 제 2 전극층(33)이 형성된다. 상기 유기층(32)은 제 1 전극층(31)과 제 2 전극층(33)의 서로 대향되는 부분에서 정공 및 전자의 주입을 받아 발광된다.
그런데, 상기와 같은 유기 전계 발광 표시장치에 있어서, 제 1 전극층(31)과 제 2 전극층(33)이 서로 대향되어 있는 영역에 해당하는 유기층(32)에서 발광이 일어나므로, 빛은 도 1에서 화살표 방향으로도 방출이 된다.
만일, 상기 유기 전계 발광 표시장치가 제 2 전극층(33)의 방향으로 화상이 구현되는 전면발광형일 경우에는 제 1 전극층(31)으로 반사형 전극을 사용하게 되는 데, 이 경우에도, 제 1 전극층(31)의 방향으로 방출되는 빛만이 반사가 되고, 양측면으로 방출되는 빛은 화소정의막(16)을 통해 그대로 소실되어 버리게 되는 것이다. 이는 제 1 전극층(31)의 방향으로 화상이 구현되는 배면발광형일 경우에도 마찬가지이고, 제 1 전극층(31)과 제 2 전극층(33)의 양방향으로 화상이 구현되는 양면발광형일 경우에도 마찬가지이다.
이처럼 유기층(32)에서 방출되는 빛 중 측면부로 방출되는 빛이 화상을 구현하지 못하고 소실되어 버림에 따라 표시장치 전체의 광효율이 저하되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 측면부로 방출되어 소실되는 빛을 막아, 빛이 화상이 구현되는 방향으로만 향할 수 있도록 하여 광효율을 향상시킬 수 있는 유기 전계 발광 표시장치를 제공하는 데에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은,
기판;
상기 기판 상에 구비된 제 1 전극층;
상기 제 1 전극층에 절연되도록 형성된 제 2 전극층;
상기 제 1 전극층과 제 2 전극층의 사이에 개재되고, 적어도 발광층을 가지는 유기층; 및
상기 기판 상의 제 1 전극층 외측에 구비되고, 적어도 상기 제 1 전극층과 같은 층에 구비되거나, 상기 제 1 전극층보다 높은 층에 구비된 반사부재;를 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치를 제공한다.
본 발명의 다른 특징에 의하면, 상기 반사부재의 최상면의 높이는 적어도 상기 발광층의 최상면의 높이와 같거나, 상기 발광층의 최상면의 높이보다 높을 수 있다.
본 발명의 다른 특징에 의하면, 상기 반사부재는 상기 제 1 전극층 및 유기층의 두께의 합보다 두껍게 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반사부재는 금속재로 구비될 수 있 다.
본 발명의 또 다른 특징에 의하면, 상기 반사부재는 상기 유기층의 둘레를 따라 폐곡선상으로 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반사부재는 상기 유기층의 둘레를 따라 적어도 하나의 불연속 패턴으로 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반사부재는 상기 제 1 전극층과 절연되도록 구비될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반사부재는 상기 제 1 전극층과 접촉되도록 구비될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판은, 반도체 활성층과, 상기 반도체 활성층의 적어도 채널영역에 절연되도록 형성된 게이트 전극과, 상기 반도체 활성층의 소스 및 드레인 영역에 각각 접하도록 도전성 소재로 구비된 소스 및 드레인 전극을 구비한 적어도 하나의 박막 트랜지스터를 포함하고, 상기 반사부재는 상기 게이트 전극과 동일한 재질로 구비될 수 있다.
이 때, 상기 기판과 상기 활성층 사이에 구비된 제1절연층과, 상기 활성층과 상기 게이트 전극 사이에 구비된 제2절연층과, 상기 게이트 전극과 상기 소스 및 드레인 전극의 사이에 구비된 제3절연층을 더 구비하고, 상기 반사부재는 상기 제2절연층 상에 위치하거나, 상기 제1절연층 상에 위치할 수도 있다.
본 발명의 또 다른 특징에 의하면, 상기 반사부재는 상기 소스 및 드레인 전극과 동일한 재질로 구비될 수 있는 데, 이 때, 상기 반사부재는 상기 제3절연층 상에 위치하거나, 상기 제2절연층 상에 위치하거나, 상기 제1절연층 상에 위치할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판은 데이터 라인 및 구동 라인에 연결된 적어도 하나의 박막 트랜지스터를 포함하고, 상기 반사부재는 상기 박막 트랜지스터에 연결된 데이터 라인 및 구동 라인 중 적어도 하나일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극층은 적어도 투명 전극을 포함하는 것일 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 일 실시예에 따른 액티브 매트릭스형(Active Matrix) 유기 전계 발광 표시장치의 화소부를 도시한 평면도이고, 도 3은 그 Ⅰ-Ⅰ에 대한 단면도이다.
먼저, 도 2에 나타난 바와 같이, 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 표시장치는 복수개의 부화소를 갖는다. 단일의 부화소는 스캔 라인(Scan), 데이터 라인(Data) 및 구동 라인(Vdd)으로 둘러싸여 있으며, 각 부화소는 스위칭용인 스위칭 TFT(TFTsw)와, 구동용인 구동 TFT(TFTdr)의 적어도 2개의 박막 트랜지스터와, 적어도 하나의 스토리지 커패시터(Cst) 및 하나의 유기 전계 발광 소자(OLED)로 이루어질 수 있다. 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 이에 한정되는 것은 아니며, 이보다 더 많은 수의 박막 트랜지스터 및 커패시터를 구비할 수 있음은 물론이다.
상기 스위칭 TFT(TFTsw)는 스캔 라인(Scan)에 인가되는 스캐닝 신호에 구동되어 데이터 라인(Data)에 인가되는 데이터 신호를 전달하는 역할을 한다. 상기 구동 TFT(TFTdr)는 상기 스위칭 TFT(TFTsw)를 통해 전달되는 데이터 신호에 따라서, 즉, 게이트와 소오스 간의 전압차(Vgs)에 의해서, 구동라인(Vdd)을 통해 유기 전계 발광 소자(OLED)로 유입되는 전류량을 결정한다. 상기 커패시터(Cst)는 상기 스위칭 TFT(TFTsw)를 통해 전달되는 데이터 신호를 한 프레임동안 저장하는 역할을 한다.
그 단면 구조는 도 3에서 볼 수 있는 바와 같은 데, 글라스재의 절연기판(40)상에 SiO2 등으로 버퍼층(41)이 형성되어 있고, 이 버퍼층(41) 상부로 도 2에서 볼 수 있는 바와 같은 스위칭 TFT(TFTsw), 구동 TFT(TFTdr), 스토리지 커패시터(Cst) 및 유기 전계 발광 소자(OLED)가 구비된다. 이하에서 TFT에 대해서는 구동 TFT를 설명하나, 스위칭 TFT도 동일한 구조를 가짐은 물론이다. 상기 기판(40)은 투명한 글라스재가 채용될 수 있는 데, 반드시 이에 한정되는 것은 아니고, 플라스틱재가 사용될 수도 있다. 글라스(Glass)재의 기판(40)을 사용할 경우에는 이 기판(40) 상에 버퍼층(41)을 형성하여 불순원소의 침투를 막고, 표면을 평탄하게 한다. 상기 버퍼층(41)은 SiO2로 형성할 수 있으며, PECVD법, APCVD법, LPCVD법, ECR법 등에 의해 증착될 수 있다. 그리고, 이 버퍼층(41)은 대략 3000Å 정도로 증착 가능하다.
도 3에서 볼 수 있는 바와 같이, 구동 TFT(TFTdr)는 버퍼층(41) 상에 형성된 반도체 활성층(51)과, 이 반도체 활성층(51)의 상부에 형성된 게이트 절연막(42)과, 게이트 절연막(42) 상부의 게이트 전극(52)을 갖는다. 그리고, 상기 반도체 활성층(51)과 접하는 소스/드레인 전극(53)을 갖는다.
상기 반도체 활성층(51)은 무기반도체 또는 유기반도체로 형성될 수 있는데, 대략 500Å 정도로 형성될 수 있다. 반도체 활성층(51)을 무기반도체 중 폴리 실리콘으로 형성할 경우에는 비정질 실리콘을 형성한 후, 각종 결정화방법에 의해 다결정화할 수 있다. 이 활성층은 N형 또는 P형 불순물이 고농도로 도핑된 소스 및 드레인 영역을 가지며, 그 사이로 채널 영역을 갖는다.
무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 a-Si(amorphous silicon)이나 poly-Si(poly silicon)과 같은 실리콘재를 포함하는 것일 수 있다.
그리고, 상기 유기반도체는 밴드갭이 1eV 내지 4eV인 반도체성 유기물질로 구비될 수 있는 데, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.
상기 반도체 활성층(51)의 상부에는 SiO2 등에 의해 게이트 절연막(42)이 구비되고, 게이트 절연막(42) 상부의 소정 영역에는 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 게이트 전극(52)이 형성된다. 상기 게이트 전극(52)을 형성하는 물질에는 반드시 이에 한정되지 않으며, 도전성 폴리머 등 다양한 도전성 물질이 게이트 전극(52)으로 사용될 수 있다. 상기 게이트 전극(52)이 형성되는 영역은 반도체 활성층(51)의 채널 영역에 대응된다.
상기 게이트 전극(52)의 상부로는 SiO2 및/또는 SiNx 등으로 층간 절연막(inter-insulator: 43)이 형성되고, 이 층간 절연막(43)과 게이트 절연막(42)에 콘택 홀(53a)이 천공되어진 상태에서 소스 및 드레인 전극(53)이 상기 층간 절연막(43)의 상부에 형성되어진다. 상기 소스/드레인 전극(53)은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막이나 도전성 폴리머 등이 사용될 수 있다.
이상 설명한 바와 같은 박막 트랜지스터의 구조는 반드시 이에 한정되는 것은 아니고, 종래의 일반적인 박막 트랜지스터의 구조가 모두 그대로 채용될 수 있음은 물론이다.
상기 소스/드레인 전극(53) 상부로는 SiO2나 SiNx 등으로 이루어진 패시베이션막(44)이 형성되고, 이 패시베이션막(44)에 비아홀(44a)을 천공한다.
이 패시베이션막(44) 상에 유기 전계 발광 소자(OLED)의 제 1 전극층(61)이 비아홀(44a)을 통해 상기 소스/드레인 전극(53)에 연결되도록 한다. 상기 제 1 전극층(61)의 상부로는 아크릴, BCB, 폴리 이미드 등에 의해 화소정의막(45)이 형성되어 있으며, 이 화소정의막(45)에 소정의 개구부(45a)를 형성한 후, 유기 전계 발광 소자(OLED)의 유기층(62)과 제 2 전극층(63)을 형성한다. 상기 화소정의막(45)의 형성 전에, 도 1에서 볼 수 있는 바와 같은 평탄화막을 더 형성할 수 있다.
상기 유기 전계 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, TFT의 소스/드레인 전극(53)에 연결되어 이로부터 플러스 전원을 공급받는 제 1 전극층(61)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 제 2 전극층(63), 및 이들 제 1 전극층(61)과 제 2 전극층(63)의 사이에 배치되어 발광하는 유기층(62)으로 구성된다.
상기 제 1 전극층(61)과 제 2 전극층(63)은 상기 유기층(62)에 의해 서로 절연되어 있으며, 유기층(62)에 서로 다른 극성의 전압을 가해 유기층(62)에서 발광이 이뤄지도록 한다.
상기 유기층(62)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하 이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 제 1 전극층(61)은 애노우드 전극의 기능을 하고, 상기 제 2 전극층(63)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 제 1 전극층(61)과 제 2 전극층(63)의 극성은 반대로 되어도 무방하다. 이하에서는 상기 제 1 전극층(61)이 애노우드 전극인 실시예를 중심으로 설명한다.
상기 제 1 전극층(61)은 투명 전극을 포함할 수 있는 데, 투명 전극 물질인 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3등 투명 전극 물질을 형성할 수 있다.
한편, 상기 제 2 전극층(63)도 투명 전극을 포함할 수 있는 데, 투명하게 형성될 경우에는 이 제 2 전극층(63)이 캐소오드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기층(62)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형으로 형성될 경우에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.
한편, 본 발명에서는 상기 제 1 전극층(61)의 외측에, 그리고, 제 1 전극층과 같거나, 이보다 높은 층 상에 반사부재(70)를 형성하여, 유기 전계 발광 소자(OLED)에서 측면방향으로 빠져나가는 광손실을 방지하였다.
본 발명의 바람직한 일 실시예에 따르면, 상기 반사부재(70)는 도 3에서 볼 수 있듯이, 층간 절연막(43)에 소정의 제 1 인입부(43a)를 형성한 후, 이 제 1 인입부(43a)의 가장자리에 형성한다. 반사부재(70)의 패턴은 도 2에서 볼 수 있듯이, 부화소를 둘러싸도록 단일의 폐곡선상으로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 도 4에서 불연속적인 패턴으로 적어도 어느 일 측면에만 형성될 수도 있다.
상기와 같은 반사부재(70)는 소스 및 드레인 전극(53)과 동일한 재질로 동일한 공정에 의해 형성될 수 있어, 생산성을 더욱 높일 수 있다.
즉, 층간 절연막(43)을 형성한 후, 컨택홀(53a)을 천공할 때에, 제 1 인입부(43a)를 같이 패터닝한다. 그 위로, 소스 및 드레인 전극(53)을 형성하는 물질, 예컨대, MoW을 증착 형성한 후, 소스 및 드레인 전극(53)의 패터닝과 동시에 패터닝하여, 단일 폐곡선상의, 또는 불연속 패턴의 반사부재(70)를 형성한다. 따라 서, 이 때, 상기 반사부재(70)는 MoW으로 구비될 것이고, 이 반사부재(70)는 게이트 절연막(42) 상에 위치하게 될 것이다.
반사부재(70)의 패터닝에 따라, 상기 반사부재(70)의 내측 영역에 대응되는 게이트 절연막(42)의 부분이 노출된다.
다음으로는, 패시베이션막(44)을 형성하고, 패터닝하여, 제 2 인입부(44b)를 형성한다. 이 제 2 인입부(44b)는 비아홀(44a)의 형성과 동시에 형성할 수 있다. 이 제 2 인입부(44b)의 형성에 따라 역시 반사부재(70)의 내측 영역에 대응되는 게이트 절연막(42)의 부분이 노출된다.
이렇게 노출된 게이트 절연막(42)의 부분에 제 1 전극층(61)을 형성한다. 이 제 1 전극층(61)은 일측이 비아홀(44a)을 통해 소스/드레인 전극(53)에 연결되어 있다.
상기와 같은 반사부재(70)는 이처럼 제 1 전극층(61)과 같은 층 상에 형성됨으로써, 제 1 전극층(61)의 상부에 형성되는 유기층(62)으로부터 빛이 측면방향으로 발광될 때에, 이를 반사시켜, 광효율을 향상시킬 수 있다. 따라서, 상기 반사부재(70)는 그 두께가 상기 제 1 전극층(61)과 유기층(62)의 두께의 합보다는 커야 두껍게 형성되는 것이 바람직하다. 이는 유기층(62)의 측면 방향의 방출광을 효과적으로 반사할 수 있도록 하기 위해서이다. 또한, 상기 반사부재(70)의 최상면의 높이는 적어도 상기 유기층(62) 중 발광층의 최상면의 높이와 같거나, 상기 유기층(62) 중 발광층의 최상면의 높이보다 높은 것이 바람직하다. 이는 유기층(62) 중 발광층으로부터 사선방향으로 발광되는 빛까지 모두 반사시킴으로써 광취출효율을 더욱 향상시키도록 하기 위한 것이다.
그리고, 본 발명에 따르면, 비록 도면으로 도시하지는 않았지만, 상기 반사부재(70)가 빛을 화상이 구현되는 방향으로 반사시킬 수 있도록 테이퍼진 형상으로 형성되도록 해, 반사부재(70)의 반사면이 경사지도록 하고, 이에 따라, 빛이 반사되는 각도를 화상이 구현되는 방향으로 조절토록 하는 것이 바람직하다.
이처럼, 본 발명에 따르면, 상기 반사부재(70)로 인해, 유기 발광층을 포함하는 유기층(62)으로부터 측방으로 방출되는 빛을 효과적으로 차단하고, 이 빛의 경로를 화상이 구현되는 방향으로 유도할 수 있어, 광효율을 더욱 높일 수 있다.
또한, 이러한 반사부재(70)를 별도의 추가공정 없이 소스/드레인 전극(53)의 형성과 동시에 형성할 수 있어, 생산성을 증대시킬 수 있다.
이러한 본 발명은 제 1 전극층(61)이 투명전극이고, 제 2 전극층(63)이 반사형 전극일 때에 더욱 효과적일 수 있는 데, 이는 층간 절연막(43)이나, 패시베이션막(44)에 제 1 및 제 2 인입부(43a)(44b)를 형성하여, 제 1 전극층(61) 하부에 위치한 절연막을 최소화할 수 있어, 제 1 전극층(61)의 방향으로 화상이 구현될 때에도 절연막으로 인해 투과도가 저감되는 문제를 방지할 수 있게 된다.
본 발명은, 비록 도면으로 도시하지는 않았지만, 상기 제 2 인입부(44b)를 상기 게이트 절연막(42)의 부분까지 식각해 버퍼층(41)의 상부가 노출되도록 한 상태에서 이 버퍼층(41) 상에 제 1 전극층(61)을 형성시킬 수도 있다. 그러면, 유기층(62)으로부터 방출되는 빛이 제 1 전극층(61)의 방향으로 발광될 때에 빛이 투과되는 막의 수를 줄일 수 있으므로, 광투과율을 더욱 향상시킬 수 있으며, 반사부재(70)가 제 1 전극층(61)보다 높게 위치하므로, 유기층(62)으로부터 사선 방향의 상방으로 향하는 빛을 반사시켜 제 2 전극층(63)의 방향으로 향하도록 하는 데에 더욱 유리하게 될 수 있다.
한편, 본 발명의 반사부재(70)는 도 5에서 볼 수 있듯이, 게이트 절연막(42)에도 제 3 인입부(42a)를 형성한 후, 그 내측에 형성할 수 있다. 이 경우에는 제 1 전극층(61)은 기판(40)의 버퍼층(41) 상부에 형성될 것이기 때문에, 기판(40)의 방향으로 발광할 때에 광효율을 더욱 증대시킬 수 있다. 이 때, 상기 반사부재(70)는 반드시 소스/드레인 전극(53)을 형성하는 물질로 형성할 필요는 없으며, 게이트 전극(52)을 형성하는 물질과 동일하게 형성할 수도 있음은 물론이다.
본 발명은 반드시 이와 같은 구조에 한정되는 것은 아니며, 도 6에서 볼 수 있듯이, 별도의 인입부를 형성하지 않은 채, 층간 절연막(43)의 상부에 형성할 수도 있다.
본 발명의 반사부재는 도 7에서 볼 수 있듯이, 데이터 라인(Data)과, 구동 라인(Vdd)으로 형성할 수도 있다.
도 8은 이를 보다 상세히 설명하기 위한 단면도인데, 층간 절연막(43) 위에 데이터 라인(Data)과 구동 라인(Vdd)을 형성하는 데, 이를 본 발명의 반사부재(70)로서 이용하는 것이다. 이 때, 데이터 라인(Data)과 구동 라인(Vdd)의 어느 하나만을 반사부재로서 사용할 수 있다.
이는 또한, 도 9에서 볼 수 있듯이, 층간 절연막(43)에 제 1 인입부(43a)를 형성한 후, 데이터 라인(Data)과 구동 라인(Vdd)을 형성하여, 이들을 반사부재로서 이용할 수 있다. 물론, 도 5에서 볼 수 있는 바와 같이, 게이트 절연막(42)에도 인 입부를 형성하여, 데이터 라인과 구동 라인을 형성하는 방식에 의해서도 가능할 것임은 물론이다.
상기한 바와 같이 이루어진 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 유기층의 양측면 방향으로 방출되는 빛을 화상이 구현되는 방향으로 반사시켜 광효율을 향상시킬 수 있다.
둘째, 광효율 향상에 따라 소비전력이 적게 소요되고, 이에 따라 유기층의 열화를 지연시켜 수명을 향상시킬 수 있다.
셋째, 기존의 공정에서 반사부재를 형성할 수 있으므로, 추가 공정이 필요없고, 생산성이 저하되지 않는다.
넷째, 제 1 전극층의 방향으로 화상이 구현되는 경우에 절연막의 수를 저감시킬 수 있어, 광투과율을 향상시킬 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다.

Claims (17)

  1. 기판;
    상기 기판 상에 구비된 제 1 전극층;
    상기 제 1 전극층에 절연되도록 형성된 제 2 전극층;
    상기 제 1 전극층과 제 2 전극층의 사이에 개재되고, 발광층을 가지는 유기층;
    상기 기판 상에 구비된 것으로, 반도체재의 활성층과, 상기 활성층의 채널영역에 절연되도록 형성된 게이트 전극과, 상기 활성층의 소스 및 드레인 영역에 각각 접하도록 도전성 소재로 구비된 소스 및 드레인 전극을 구비하며, 상기 소스 및 드레인 전극 중 어느 하나는 상기 제 1 전극층과 전기적으로 연결된 적어도 하나의 박막 트랜지스터; 및
    상기 기판 상의 제 1 전극층 외측에 구비되고, 상기 제 1 전극층과 같은 층에 구비되거나, 상기 제 1 전극층보다 상기 유기층을 향하여 보다 높은 층에 구비된 반사부재;를 포함하고,
    상기 반사부재의 최상면의 높이는 상기 발광층의 최상면의 높이와 같거나, 상기 발광층의 최상면의 높이보다 높은 것을 특징으로 하는 유기 전계 발광 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반사부재는 상기 제 1 전극층 및 유기층의 두께의 합보다 두껍게 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.
  4. 제 1 항에 있어서,
    상기 반사부재는 금속재로 구비된 것을 특징으로 하는 유기 전계 발광 표시장치.
  5. 제 1 항에 있어서,
    상기 반사부재는 상기 유기층의 둘레를 따라 폐곡선상으로 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.
  6. 제 1 항에 있어서,
    상기 반사부재는 상기 유기층의 둘레를 따라 하나의 불연속 패턴으로 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.
  7. 제 1 항에 있어서,
    상기 반사부재는 상기 제 1 전극층과 절연되도록 구비된 것을 특징으로 하는 유기 전계 발광 표시장치.
  8. 제 1 항에 있어서,
    상기 반사부재는 상기 제 1 전극층과 접촉되도록 구비된 것을 특징으로 하는 유기 전계 발광 표시장치.
  9. 제 1 항에 있어서,
    상기 반사부재는 상기 게이트 전극과 동일한 재질로 구비된 것을 특징으로 하는 유기 전계 발광 표시장치.
  10. 제 9항에 있어서,
    상기 기판과 상기 활성층 사이에 구비된 제1절연층과, 상기 활성층과 상기 게이트 전극 사이에 구비된 제2절연층과, 상기 게이트 전극과 상기 소스 및 드레인 전극의 사이에 구비된 제3절연층을 더 구비하고, 상기 반사부재는 상기 제2절연층 상에 위치하는 것을 특징으로 하는 유기 전계 발광 표시장치.
  11. 제 9항에 있어서,
    상기 기판과 상기 활성층 사이에 구비된 제1절연층과, 상기 활성층과 상기 게이트 전극 사이에 구비된 제2절연층과, 상기 게이트 전극과 상기 소스 및 드레인 전극의 사이에 구비된 제3절연층을 더 구비하고, 상기 반사부재는 상기 제1절연층 상에 위치하는 것을 특징으로 하는 유기 전계 발광 표시장치.
  12. 제 1 항에 있어서,
    상기 반사부재는 상기 소스 및 드레인 전극과 동일한 재질로 구비된 것을 특징으로 하는 유기 전계 발광 표시장치.
  13. 제 12항에 있어서,
    상기 기판과 상기 활성층 사이에 구비된 제1절연층과, 상기 활성층과 상기 게이트 전극 사이에 구비된 제2절연층과, 상기 게이트 전극과 상기 소스 및 드레인 전극의 사이에 구비된 제3절연층을 더 구비하고, 상기 반사부재는 상기 제3절연층 상에 위치하는 것을 특징으로 하는 유기 전계 발광 표시장치.
  14. 제 12항에 있어서,
    상기 기판과 상기 활성층 사이에 구비된 제1절연층과, 상기 활성층과 상기 게이트 전극 사이에 구비된 제2절연층과, 상기 게이트 전극과 상기 소스 및 드레인 전극의 사이에 구비된 제3절연층을 더 구비하고, 상기 반사부재는 상기 제2절연층 상에 위치하는 것을 특징으로 하는 유기 전계 발광 표시장치.
  15. 제 12항에 있어서,
    상기 기판과 상기 활성층 사이에 구비된 제1절연층과, 상기 활성층과 상기 게이트 전극 사이에 구비된 제2절연층과, 상기 게이트 전극과 상기 소스 및 드레인 전극의 사이에 구비된 제3절연층을 더 구비하고, 상기 반사부재는 상기 제1절연층 상에 위치하는 것을 특징으로 하는 유기 전계 발광 표시장치.
  16. 삭제
  17. 제 1항, 및 제 3항 내지 제 15항 중 어느 한 항에 있어서,
    상기 제 1 전극층은 투명 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치.
KR1020040002926A 2004-01-15 2004-01-15 유기 전계 발광 표시장치 KR100683665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040002926A KR100683665B1 (ko) 2004-01-15 2004-01-15 유기 전계 발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002926A KR100683665B1 (ko) 2004-01-15 2004-01-15 유기 전계 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20050075128A KR20050075128A (ko) 2005-07-20
KR100683665B1 true KR100683665B1 (ko) 2007-02-15

Family

ID=37263461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040002926A KR100683665B1 (ko) 2004-01-15 2004-01-15 유기 전계 발광 표시장치

Country Status (1)

Country Link
KR (1) KR100683665B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768191B1 (ko) * 2005-11-12 2007-10-17 삼성에스디아이 주식회사 유기 발광 표시 장치의 제조방법 및 유기 발광 표시장치
KR101811703B1 (ko) 2011-08-04 2017-12-26 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102087649B1 (ko) * 2013-06-28 2020-03-12 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038058A (ko) * 1997-11-03 1999-06-05 구자홍 유기전계발광소자 및 그 제조방법
US20020047514A1 (en) 2000-10-20 2002-04-25 Hiroyuki Sakurai Light-emission display panel and method of manufacturing the same
KR20030052621A (ko) * 2001-12-21 2003-06-27 삼성에스디아이 주식회사 유기전계 발광소자
KR20030084336A (ko) * 2002-04-26 2003-11-01 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038058A (ko) * 1997-11-03 1999-06-05 구자홍 유기전계발광소자 및 그 제조방법
US20020047514A1 (en) 2000-10-20 2002-04-25 Hiroyuki Sakurai Light-emission display panel and method of manufacturing the same
KR20020031070A (ko) * 2000-10-20 2002-04-26 니시무로 타이죠 자기발광 표시패널 및 그 제조방법
KR20030052621A (ko) * 2001-12-21 2003-06-27 삼성에스디아이 주식회사 유기전계 발광소자
KR20030084336A (ko) * 2002-04-26 2003-11-01 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 소자 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020031070
1020030052621

Also Published As

Publication number Publication date
KR20050075128A (ko) 2005-07-20

Similar Documents

Publication Publication Date Title
KR100573132B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
US7227306B2 (en) Organic electroluminescence display having recessed electrode structure
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100544144B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR20110049578A (ko) 유기 전계 발광 표시장치
KR20050110905A (ko) 평판 디스플레이 장치
US20050121677A1 (en) Capacitor and flat panel display having the same
KR100615211B1 (ko) 유기 전계 발광 표시장치 및 그 제조방법
KR100615199B1 (ko) 유기 전계 발광 표시장치
KR100625994B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR101156444B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100573134B1 (ko) 전계 발광 표시장치
KR100683665B1 (ko) 유기 전계 발광 표시장치
KR100603335B1 (ko) 유기 전계 발광 표시장치 및 그 제조방법
KR100563060B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100669704B1 (ko) 유기 전계 발광 표시장치
KR100669709B1 (ko) 유기 전계 발광 표시장치 및 그 제조방법
KR100709196B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100669708B1 (ko) 유기 전계 발광 표시 장치와, 이를 제조하기 위한 방법
KR100592267B1 (ko) 유기 전계 발광 표시장치의 제조방법
KR100669474B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100813852B1 (ko) 유기 전계 발광 표시장치 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060525

Effective date: 20061228

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14