KR100679826B1 - Method for removing the polymer residue of MIM area - Google Patents
Method for removing the polymer residue of MIM area Download PDFInfo
- Publication number
- KR100679826B1 KR100679826B1 KR1020040110163A KR20040110163A KR100679826B1 KR 100679826 B1 KR100679826 B1 KR 100679826B1 KR 1020040110163 A KR1020040110163 A KR 1020040110163A KR 20040110163 A KR20040110163 A KR 20040110163A KR 100679826 B1 KR100679826 B1 KR 100679826B1
- Authority
- KR
- South Korea
- Prior art keywords
- sccm
- photoresist
- mim region
- torr
- flow rate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 229920000642 polymer Polymers 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 238000004380 ashing Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 230000002250 progressing effect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 MIM 영역의 잔류 폴리머 제거 방법에 관한 것으로, 보다 자세하게는 MIM 영역의 잔류 폴리머 제거 방법에 있어서, MIM 영역에 하부 금속 배선이 형선 반도체 기판 상에 산화막을 증착하는 단계; 상기 산화막에 제1 포토레지스트를 도포하고 패터닝하는 단계; 상기 제1 포토레지스트로 하여 산화막을 식각하는 단계; 상기 산화막이 식각된 기판 상에 질화막을 증착시키는 단계; 상기 질화막이 증착된 기판에 제2 포토레지스트를 도포하고 패터닝하는 단계; 상기 제2 포토레지스트로 하여 상기 산화막을 식각하여 비아 홀을 형성하는 단계; 및 상기 제2 포토레지스트는 온도를 낮게 진행한 후 점차적으로 높게 진행하면서 O2와 N2H2로 애싱하는 단계로 이루어짐에 기술적 특징이 있다.The present invention relates to a method for removing residual polymer in a MIM region, and more particularly, to a method for removing residual polymer in a MIM region, the method comprising: depositing an oxide film on a semiconductor substrate with a lower metal wiring in the MIM region; Applying and patterning a first photoresist on the oxide film; Etching the oxide film using the first photoresist; Depositing a nitride film on the oxide-etched substrate; Coating and patterning a second photoresist on the substrate on which the nitride film is deposited; Etching the oxide layer using the second photoresist to form via holes; And the second photoresist has a technical feature consisting of the step of ashing O 2 and N 2 H 2 while gradually progressing to a high temperature after a low temperature.
따라서, 본 발명의 MIM 영역의 잔류 폴리머 제거 방법은 비아 패턴 형성을 위해 MIM 영역에 채워진 포토레지스트를 비아 식각 후 깨끗하게 제거할 수 있어 공정의 신뢰도 및 제품의 품질을 향상시키는 효과가 있다.Therefore, the method of removing residual polymer of the MIM region of the present invention can remove the photoresist filled in the MIM region after via etching to form a via pattern, thereby improving process reliability and product quality.
MIM 영역, O2, N2H2, 폴리머MIM region, O2, N2H2, polymer
Description
도 1 내지 도 3은 본 발명에 의한 MIM 형성 방법을 나타낸 도면.1 to 3 is a view showing a MIM forming method according to the present invention.
도 4a는 종래 기술에 의해 잔류하는 포토레지스트 폴리머를 나타낸 사진.Figure 4a is a photograph showing the photoresist polymer remaining by the prior art.
도 4b는 본 발명에 의해 잔류 포토레지스트 폴리머가 제거된 모습을 나타낸 사진.Figure 4b is a photograph showing a state in which the residual photoresist polymer is removed by the present invention.
본 발명은 MIM 영역의 잔류 폴리머 제거 방법에 관한 것으로, 보다 자세하게는 비아 패턴 형성을 위해 MIM 영역에 채워진 포토레지스트를 비아 식각 후 다단계 애싱 공정을 통하여 낮은 온도에서 점차적으로 높은 온도로 진행하여 깨끗하게 제거하는 MIM 영역의 잔류 폴리머 제거 방법에 관한 것이다.The present invention relates to a method for removing residual polymer in the MIM region, and more particularly, to remove the photoresist filled in the MIM region to form a via pattern, via via etching, and then gradually remove the photoresist from a low temperature to a high temperature. A method for removing residual polymer in the MIM region.
아날로그(Analog) 반도체 소자에서 커패시터(Capacitor)는 필수적으로 요구되는데, 현재 적용하고 있는 구조로는 PIP(Poly Insulator Poly), MIM(Metal Insulator Metal)의 평판 구조가 있다.Capacitors are essential in analog semiconductor devices, and currently applied structures include PIP (Poly Insulator Poly) and MIM (Metal Insulator Metal).
소자의 고집적화와 다양한 특성을 필요로 하는 소자의 출현으로 두께를 최소화함으로써, 큰 정전용량(Capacitance)을 가지는 커패시터가 요구되고 있다.By minimizing the thickness due to the high integration of devices and the emergence of devices requiring various characteristics, a capacitor having a large capacitance is required.
이러한 정전용량을 증가시키는 방법으로는 유전상수(Dielectric Constant)가 큰 물질을 사용하는 방법과 절연층 두께를 감소시키는 방법, 표면적을 증가시키는 방법이 있으나 현재까지는 고유전율의 재료 개발과 균일한 막특성을 유지하면서 두께를 감소시키는 방향으로만 소자 개발이 이루어져왔다.As a method of increasing the capacitance, there is a method of using a material having a large dielectric constant, a method of reducing the thickness of an insulating layer, and a method of increasing the surface area. Device development has been made only to reduce the thickness while maintaining the.
종래 기술의 의한 MIM 형성 방법은 MIM 영역에 하부 금속 배선이 형성된 반도체 기판 상에 산화막을 증착하고, 상기 산화막에 제1 포토레지스트를 도포하고 패터닝한 다음, 상기 제1 포토레지스트를 식각 마스트로 하여 상기 산화막을 식각하고 포토레지스트를 제거한다. 이어서 상기 산화막이 식각된 기판 상에 질화막을 증착시킨 다음, 제2 포토레지스트를 도포하고 패터닝한다. 계속해서 상기 제2 포토레지스트를 식각 마스크로 하여 상기 질화막과 산화막을 식각하여 비아 패턴을 형성시키는 상기 포토레지스트를 제거한다. In the MIM forming method according to the related art, an oxide film is deposited on a semiconductor substrate on which a lower metal wiring is formed in a MIM region, a first photoresist is coated and patterned on the oxide film, and the first photoresist is etched to form an etch mask. The oxide film is etched and the photoresist is removed. Subsequently, a nitride film is deposited on the oxide-etched substrate, and then a second photoresist is applied and patterned. Subsequently, the photoresist that forms the via pattern by etching the nitride film and the oxide film using the second photoresist as an etching mask is removed.
그러나, 상기와 같은 종래의 MIM 형성 방법의 경우 비아 식각 공정에서 식각해야 하는 산화막의 두께가 10,000Å 정도로 매우 높은 경우는 비아 식각 공정을 위해 패턴을 형성하게 되면 이미 식각된 넓은 MIM 영역에 포토레지스트가 다소 두껍게 형성되게 된다. 이 때, 상기 포토레지스트는 비아 식각 후 포토레지스트를 제거하기 위해 애싱(Ashing) 공정을 진행하여도 완전히 제거되지 않고 남아있게 되어 파티클(Particle)등의 오염물질로 작용하는 문제점이 있었다.However, in the case of the conventional MIM forming method as described above, when the thickness of the oxide film to be etched in the via etching process is very high, about 10,000Å, the photoresist is formed in the wide MIM region that is already etched when the pattern is formed for the via etching process. It becomes somewhat thicker. At this time, the photoresist remains as it is not completely removed even after the ashing process to remove the photoresist after via etching, there is a problem that acts as a contaminant such as particles (Particle).
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 비아 패턴 형성을 위해 MIM 영역에 채워진 포토레지스트를 비아 식각 후 다단계 애싱 공정을 통하여 낮은 온도에서 점차적으로 높은 온도로 진행하여 깨끗하게 제거하도록 하는 MIM 영역의 잔류 폴리머 제거 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, the photoresist filled in the MIM region to form a via pattern after the via etching through a multi-stage ashing process gradually proceeds from a low temperature to a high temperature to cleanly remove It is an object of the present invention to provide a method for removing residual polymer in the MIM region.
본 발명의 상기 목적은 MIM 영역의 잔류 폴리머 제거 방법에 있어서, MIM 영역에 하부 금속 배선이 형성된 반도체 기판 상에 산화막을 증착하는 단계; 상기 산화막에 제1 포토레지스트를 도포하고 패터닝하는 단계; 상기 포토레지스트로 하여 산화막을 식각하는 단계; 상기 산화막이 식각된 기판 상에 질화막을 증착시키는 단계; 상기 질화막이 증착된 기판에 제2 포토레지스트를 도포하고 패터닝하는 단계; 상기 제2 포토레지스트로 하여 상기 산화막을 식각하여 비아 홀을 형성하는 단계; 및 상기 제2 포토레지스트는 온도를 낮게 진행한 후 점차적으로 높게 진행하면서 O2와 N2H2로 애싱하는 단계로 이루어진 MIM 영역의 잔류 폴리머 제거 방법에 의해 달성된다.According to an aspect of the present invention, there is provided a method of removing residual polymer in a MIM region, the method comprising: depositing an oxide film on a semiconductor substrate on which a lower metal wiring is formed in the MIM region; Applying and patterning a first photoresist on the oxide film; Etching an oxide film using the photoresist; Depositing a nitride film on the oxide-etched substrate; Coating and patterning a second photoresist on the substrate on which the nitride film is deposited; Etching the oxide layer using the second photoresist to form via holes; And the second photoresist is achieved by a method of removing residual polymer in the MIM region consisting of the step of ashing with O 2 and N 2 H 2 while gradually progressing to a high temperature.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 1내지 도 3은 본 발명에 의한 MIM 영역의 잔류 폴리머 제거 방법을 나타낸 도면이다. 1 to 3 is a view showing a residual polymer removal method of the MIM region according to the present invention.
먼저, 도 1은 산화막 증착 및 사진식각 공정에 관한 것이다. 도 1에서 보는 바와 같이 MIM 영역에 하부 금속 배선이 형성된 반도체 기판(101) 상에 산화막(102)을 증착하고, 상기 산화막에 제1 포토레지스트(103)를 도포하고 패터닝한 다음, 상기 제1 포토레지스트를 식각 마스크로 하여 상기 산화막을 식각한다. First, FIG. 1 relates to an oxide film deposition and photolithography process. As shown in FIG. 1, an
다음, 도 2는 질화막 형성 및 포토레지스트 패턴 형성에 관한 것이다. 도에서 보는 바와 같이 상기 산화막이 식각된 기판 상에 질화막(104)을 증착시키고, 상기 질화막이 증착된 기판에 제2 포토레지스트(105)를 도포하고 패터닝한다. Next, FIG. 2 relates to nitride film formation and photoresist pattern formation. As shown in the figure, a
다음, 도 3은 비아 홀 형성 및 포토레지스트 제거 공정에 관한 것이다. 도 2에서 보는 바와 같이 상기 제2 포토레지스트를 식각 마스크로 하여 상기 질화막과 산화막을 식각하여 비아 홀(106)을 형성한 다음, 상기 제2 포토레지스트는 온도를 낮게 진행한 후 점차적으로 높게 진행하면서 O2와 N2H2로 애싱하여 제거한다. 이 때, 상기 애싱 공정은 1, 2, 3, 4단계로 나누어서 하는 것이 바람직하며, 상기 1단계 애싱 공정의 조건은 1.4Torr 내지 1.6 Torr의 압력, 1,900sccm 내지 2,100sccm의 O2 유량, 250sccm 내지 350sccm의 N2H2 유량, 1400W 내지 1600W의 전력, 1분의 시간 및 섭씨 120도 내지 140도 온도에서 진행하는 것이 바람직하다. Next, FIG. 3 relates to a via hole formation and photoresist removal process. As shown in FIG. 2, the via photoresist is formed by etching the nitride layer and the oxide layer using the second photoresist as an etch mask, and then the second photoresist proceeds gradually at a high temperature after a low temperature. Remove by ashing with O 2 and N 2 H 2 . At this time, the ashing process is preferably divided into 1, 2, 3, 4 steps, the conditions of the first step ashing process is 1.4Torr to 1.6 Torr pressure, 1,900sccm to 2,100sccm O 2 flow rate, 250sccm to It is preferred to proceed at an N 2 H 2 flow rate of 350 sccm, a power of 1400 W to 1600 W, a time of 1 minute and a temperature of 120 to 140 degrees Celsius.
상기 2단계 애싱 공정의 조건은 1.4Torr 내지 1.6 Torr의 압력, 1,900sccm 내지 2,100sccm의 O2 유량, 250sccm 내지 350sccm의 N2H2 유량, 1400W 내지 1600W의 전력, 1분의 시간 및 섭씨 160도 내지 180도 온도에서 진행하는 것이 바람직하다. The conditions of the two-stage ashing process include a pressure of 1.4 Torr to 1.6 Torr, an O 2 flow rate of 1,900 sccm to 2,100 sccm, an N 2 H 2 flow rate of 250 sccm to 350 sccm, a power of 1400 W to 1600 W, a time of 1 minute, and 160 degrees Celsius. It is preferable to proceed at a temperature of from 180 degrees.
상기 3단계 애싱 공정의 조건은 1.4Torr 내지 1.6 Torr의 압력, 1,900sccm 내지 2,100sccm의 O2 유량, 250sccm 내지 350sccm의 N2H2 유량, 1400W 내지 1600W의 전력, 1분의 시간 및 섭씨 120도 내지 140도 온도에서 진행하는 것이 바람직하다. The conditions of the three-stage ashing process include a pressure of 1.4 Torr to 1.6 Torr, an O 2 flow rate of 1,900 sccm to 2,100 sccm, an N 2 H 2 flow rate of 250 sccm to 350 sccm, a power of 1400 W to 1600 W, a time of 1 minute, and 120 degrees Celsius. It is preferred to proceed at a temperature of from 140 to 140 degrees.
상기 4단계 애싱 공정의 조건은 1.4Torr 내지 1.6 Torr의 압력, 1,900sccm 내지 2,100sccm의 O2 유량, 250 내지 350sccm의 N2H2 유량, 1400W 내지 1600W의 전력, 1분의 시간 및 섭씨 120도 내지 140도 온도에서 진행하는 것이 바람직하다. The conditions of the four-stage ashing process include a pressure of 1.4 Torr to 1.6 Torr, an O 2 flow rate of 1,900 sccm to 2,100 sccm, an N 2 H 2 flow rate of 250 to 350 sccm, a power of 1400 W to 1600 W, a time of 1 minute and 120 degrees Celsius It is preferred to proceed at a temperature of from 140 to 140 degrees.
또한 상기 제 1, 2, 3, 4단계 애싱 공정의 전력 소스는 u-Wave Type을 사용하는 것이 바람직하다. In addition, it is preferable to use a u-Wave type as the power source of the first, second, third and fourth ashing processes.
도 4a는 종래 기술의 MIM 형성 방법에 의해 잔류하는 포토레지스트 폴리머를 나타낸 사진으로, 비아 홀 형성시 사용된 포토레지스트가 종래의 애싱 공정으로는 제거되지 않고 기판 상에 잔류하고 있는 것이 명확하게 드러난다.4A is a photograph showing a photoresist polymer remaining by the prior art MIM formation method, which clearly shows that the photoresist used in forming the via hole remains on the substrate without being removed by a conventional ashing process.
도 4b는 본 발명에 의해 잔류 포토레지스트 폴리머가 제거된 모습을 나타낸 사진으로 다단계에 걸친 애슁 공정을 통해 포토레지스트가 완전히 제거된 것을 보여준다. Figure 4b is a photo showing the residual photoresist polymer removed by the present invention shows that the photoresist is completely removed through a multi-step ashing process.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above-described embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 MIM 영역의 잔류 폴리머 제거 방법은 비아 패턴 형성을 위해 MIM 영역에 채워진 포토레지스트를 비아 식각 후 다단계 애싱 공정을 통하여 낮은 온도에서 점차적으로 높은 온도로 진행하여 깨끗하게 제거할 수 있어 공정의 신뢰도 및 제품의 품질을 향상시키는 효과가 있다.Therefore, in the method of removing residual polymer of the MIM region of the present invention, the photoresist filled in the MIM region may be gradually removed from the low temperature to a high temperature through a multi-step ashing process after via etching to form a via pattern. It has the effect of improving reliability and product quality.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110163A KR100679826B1 (en) | 2004-12-22 | 2004-12-22 | Method for removing the polymer residue of MIM area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110163A KR100679826B1 (en) | 2004-12-22 | 2004-12-22 | Method for removing the polymer residue of MIM area |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060071545A KR20060071545A (en) | 2006-06-27 |
| KR100679826B1 true KR100679826B1 (en) | 2007-02-06 |
Family
ID=37164958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040110163A KR100679826B1 (en) | 2004-12-22 | 2004-12-22 | Method for removing the polymer residue of MIM area |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100679826B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020038644A (en) * | 2002-04-19 | 2002-05-23 | 박경수 | Method for Semiconductor Wafer Ashing |
| KR20020074012A (en) * | 2001-03-19 | 2002-09-28 | 삼성전자 주식회사 | An ashing process for forming via contact |
| KR20030027453A (en) * | 2001-09-28 | 2003-04-07 | 주식회사 하이닉스반도체 | Method of dry cleaning and photoresist strip after via contact etching |
| KR20040103073A (en) * | 2003-05-30 | 2004-12-08 | 피에스케이 주식회사 | Method for removing photo-resist in semiconductor manufacturing process |
-
2004
- 2004-12-22 KR KR1020040110163A patent/KR100679826B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020074012A (en) * | 2001-03-19 | 2002-09-28 | 삼성전자 주식회사 | An ashing process for forming via contact |
| KR20030027453A (en) * | 2001-09-28 | 2003-04-07 | 주식회사 하이닉스반도체 | Method of dry cleaning and photoresist strip after via contact etching |
| KR20020038644A (en) * | 2002-04-19 | 2002-05-23 | 박경수 | Method for Semiconductor Wafer Ashing |
| KR20040103073A (en) * | 2003-05-30 | 2004-12-08 | 피에스케이 주식회사 | Method for removing photo-resist in semiconductor manufacturing process |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060071545A (en) | 2006-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3803523B2 (en) | Dry etching method and semiconductor device manufacturing method | |
| KR100607777B1 (en) | Method for manufacturing semiconductor device | |
| TWI784183B (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
| US20080085606A1 (en) | Method for Fabricating a Structure for a Semiconductor Component, and Semiconductor Component | |
| KR100434887B1 (en) | Process for Manufacturing Semiconductor Device | |
| KR100679826B1 (en) | Method for removing the polymer residue of MIM area | |
| KR100824627B1 (en) | Method of manufaturing semiconductor device | |
| JP2007096214A (en) | Manufacturing method for semiconductor device | |
| US6713395B2 (en) | Single RIE process for MIMcap top and bottom plates | |
| JPH0766185A (en) | Fabrication of semiconductor device | |
| KR100638983B1 (en) | Method of fabricating metal-insulator-metal capacitor | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JPH05121371A (en) | Method of manufacturing semiconductor device | |
| JP2006032721A (en) | Fabrication process of semiconductor device | |
| KR100480233B1 (en) | Method for forming the contact hole of semiconductor device | |
| KR100664376B1 (en) | Method for manufacturing the capacitor of semiconductor device | |
| JP3821120B2 (en) | Manufacturing method of semiconductor device | |
| US20030064599A1 (en) | Pattern forming method | |
| KR100710193B1 (en) | Method for forming semi-conductor device | |
| KR100859254B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100688786B1 (en) | Method for manufacturing metal insulator metal capacitor | |
| JP2002026020A (en) | Method of manufacturing semiconductor device | |
| KR0181959B1 (en) | Forming method of via hole in semiconductor device | |
| JPH05243388A (en) | Manufacture of semiconductor device | |
| JPH01283848A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101222 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |