KR100677765B1 - Method of manufacturing capacitor for semiconductor device - Google Patents

Method of manufacturing capacitor for semiconductor device Download PDF

Info

Publication number
KR100677765B1
KR100677765B1 KR1020030098445A KR20030098445A KR100677765B1 KR 100677765 B1 KR100677765 B1 KR 100677765B1 KR 1020030098445 A KR1020030098445 A KR 1020030098445A KR 20030098445 A KR20030098445 A KR 20030098445A KR 100677765 B1 KR100677765 B1 KR 100677765B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
capacitor
hafnium oxide
thin film
Prior art date
Application number
KR1020030098445A
Other languages
Korean (ko)
Other versions
KR20050067461A (en
Inventor
김주성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098445A priority Critical patent/KR100677765B1/en
Publication of KR20050067461A publication Critical patent/KR20050067461A/en
Application granted granted Critical
Publication of KR100677765B1 publication Critical patent/KR100677765B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 유전막의 신뢰성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.The present invention provides a method of manufacturing a capacitor of a semiconductor device capable of securing a sufficient capacitor capacity corresponding to high integration while ensuring the reliability of the dielectric film.

본 발명의 캐패시터의 제조 방법은 반도체 기판 상에 하부전극을 형성하는 단계; 상기 하부전극의 표면을 세정하는 단계; 상기 하부전극 상부에 제 1 알루미나박막, 결정화된 하프늄산화막 및 제 2 알루미나박막의 순서로 적층된 다층 구조의 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하고, 전술한 본 발명은 캐패시터 유전막으로서 Al2O3/HfO2/Al2O3의 다층 구조 유전막을 적용함으로써, 유전막의 신뢰성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있다.A method of manufacturing a capacitor of the present invention comprises the steps of forming a lower electrode on a semiconductor substrate; Cleaning the surface of the lower electrode; Forming a dielectric film having a multilayer structure on the lower electrode in the order of a first alumina thin film, a crystalline hafnium oxide film, and a second alumina thin film; And forming an upper electrode on the dielectric film, and the present invention described above provides a high-integration structure while ensuring reliability of the dielectric film by applying a multilayer structure dielectric film of Al 2 O 3 / HfO 2 / Al 2 O 3 as a capacitor dielectric film. Sufficient capacitor capacity corresponding to can be ensured.

캐패시터, 유전막, 결정화, 알루미나박막, 하프늄산화박막Capacitor, Dielectric Film, Crystallization, Alumina Thin Film, Hafnium Oxide Thin Film

Description

반도체 소자의 캐패시터 제조방법{METHOD OF MANUFACTURING CAPACITOR FOR SEMICONDUCTOR DEVICE} METHODS OF MANUFACTURING CAPACITOR FOR SEMICONDUCTOR DEVICE             

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도.1A to 1D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 유전막 구조를 나타낸 단면도로서, 도 1d의 "A" 부분에 대한 확대도.FIG. 2 is a cross-sectional view illustrating a dielectric film structure according to an embodiment of the present invention, and is an enlarged view of portion “A” of FIG. 1D.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10 : 반도체 기판 11 : 층간절연막10 semiconductor substrate 11 interlayer insulating film

12 : 하부전극콘택 플러그 13 : 하부전극 12: lower electrode contact plug 13: lower electrode

14a, 14b : 알루미나(Al2O3)박막14a, 14b: alumina (Al 2 O 3 ) thin film

15 : 하프늄산화(HfO2)박막 100 : 유전막15: hafnium oxide (HfO 2 ) thin film 100: dielectric film

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 다층 유전막 구조를 가지는 반도체 소자의 캐패시터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly to a method for manufacturing a capacitor of a semiconductor device having a multilayer dielectric film structure.

최근 미세화된 반도체 공정 기술의 발달로 인하여 메모리 소자의 고집적화가 가속화됨에 따라, 단위 셀면적이 크게 감소하고 동작전압의 저전압화가 이루어지고 있다. 또한, 셀면적 감소에도 불구하고 소프트에러(soft error) 발생 및 리프레시시간(refresh time) 단축 등을 방지하기 위해서는 셀당 약 25fF 이상의 충분한 캐패시터 용량이 지속적으로 요구되어야 하므로, 캐패시터 용량 확보를 위하여 유전막 유전막 두께를 낮추고 있다.Recently, as the integration of memory devices is accelerated due to the development of miniaturized semiconductor process technology, the unit cell area is greatly reduced and the operating voltage is reduced. In addition, despite the reduction in cell area, sufficient capacitor capacity of about 25 fF or more per cell should be continuously required in order to prevent soft errors and shortening of refresh time. Therefore, dielectric film thickness to secure capacitor capacity is required. Is lowering.

그러나, 유전막 두께를 일정치 이하로 낮추게 되면 누설전류가 급격하게 증가하는 경우가 있어 두께 감소에 한계가 있다. 예컨대, 실리콘산화(SiO2)막 및 Al2O3막의 경우에는 40Å 이하로 두께를 낮추게 되면 누설전류가 급격하게 증가하므로 그 이하로 낮추는 것이 불가능하다. However, when the thickness of the dielectric film is lowered below a certain value, the leakage current may increase rapidly, thereby limiting the thickness reduction. For example, in the case of a silicon oxide (SiO 2 ) film and an Al 2 O 3 film, when the thickness is lowered to 40 mA or less, the leakage current rapidly increases, and thus it is impossible to lower it to below.

따라서, 최근에는 적정 유전막 두께는 유지하면서 충분한 캐패시터 용량을 확보하기 위하여, 유전상수가 큰 탄탈륨산화(Ta2O5; ε= 25)막, 하프늄산화(HfO 2; ε= 30∼50)막, 및 알루미나(Al2O3; ε= 9)막 등의 유전막을 적용한 캐패시터 개발이 이루어지고 있다.Therefore, recently, in order to secure sufficient capacitor capacity while maintaining an appropriate dielectric film thickness, a large tantalum oxide (Ta 2 O 5 ; ε = 25) film, a hafnium oxide (HfO 2 ; ε = 30 to 50) film, And capacitors to which dielectric films such as alumina (Al 2 O 3 ; ε = 9) films are applied.

그러나, Ta2O5막은 증착 후 수행되는 열처리 공정에 의한 유전막 열화로 인해 누설전류에 취약하고, HfO2막은 항복전압(breakdown voltage) 강도가 낮아 캐패 시터의 내구성을 저하시키며, Al2O3막은 누설전류 특성 및 항복전압 특성은 우수하나 HfO2막 및 Ta2O5막에 비해 상대적으로 낮은 유전상수에 의해 캐패시터 용량 확보에 제약이 따르는 문제가 있다.However, Ta 2 O 5 film is due to the dielectric layer deteriorates due to the heat treatment step is performed after the deposition and are susceptible to leakage current, HfO 2 film breakdown voltage (breakdown voltage) sikimyeo strength is reduced and durability of low capacitance capacitors, Al 2 O 3 film Although leakage current characteristics and breakdown voltage characteristics are excellent, there is a problem that the capacitor capacity is secured due to a relatively low dielectric constant compared to HfO 2 and Ta 2 O 5 films.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 유전막의 신뢰성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of manufacturing a capacitor of a semiconductor device capable of securing a sufficient capacitor capacity corresponding to high integration while ensuring the reliability of a dielectric film.

상기의 기술적 과제를 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체 기판 상에 하부전극을 형성하는 단계; 상기 하부전극의 표면을 세정하는 단계; 상기 하부전극 상부에 제 1 알루미나박막, 결정화된 하프늄산화막 및 제 2 알루미나박막의 순서로 적층된 다층 구조의 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하고, 상기 결정화된 하프늄산화막은 하프늄산화막 증착 후에 열처리를 수행하거나 또는 상기 다층 구조의 유전막 형성 후에 열처리를 수행하여 상기 하프늄산화막만을 선택적으로 결정화시켜 형성하는 것을 특징으로 한다.According to another aspect of the present invention, a method of manufacturing a capacitor includes: forming a lower electrode on a semiconductor substrate; Cleaning the surface of the lower electrode; Forming a dielectric film having a multilayer structure on the lower electrode in the order of a first alumina thin film, a crystalline hafnium oxide film, and a second alumina thin film; And forming an upper electrode on the dielectric film, wherein the crystallized hafnium oxide film is formed by selectively heat-crystallizing the hafnium oxide film by performing heat treatment after deposition of the hafnium oxide film or by performing heat treatment after forming the dielectric film of the multilayer structure. Characterized in that.

여기서, 열처리는 산소농도가 1ppm 이하인 N2 분위기의 상압 또는 감압 분위기로 급속열처리 또는 노어닐링으로 수행하는데, 급속열처리는 600 내지 850℃의 온도에서 30 초 내지 180초 동안 수행하고, 노어닐링은 600 내지 850℃의 온도에서 10 내지 60분 동안 수행한다.Here, the heat treatment is carried out by rapid heat treatment or furnace annealing in an atmospheric pressure or a reduced pressure atmosphere of N 2 atmosphere having an oxygen concentration of 1 ppm or less, rapid heat treatment is performed for 30 seconds to 180 seconds at a temperature of 600 to 850 ℃, and the annealing is 600 At a temperature of from 850 ° C. for 10 to 60 minutes.

또한, 상기 제1알루미나박막 및 결정화된 하프늄산화막은 원자층증착 또는 화학기상증착에 의해 250 내지 450℃의 온도에서 상기 제1알루미나박막과 하프늄산화막을 비정질상태로 증착한 후에 상기 하프늄산화막을 선택적으로 결정화시키는 것을 특징으로 한다.The first alumina thin film and the crystallized hafnium oxide film may be selectively deposited on the hafnium oxide film after the first alumina thin film and the hafnium oxide film are deposited in an amorphous state at a temperature of 250 to 450 ° C. by atomic layer deposition or chemical vapor deposition. It is characterized by crystallization.

바람직하게, 제1알루미나박막의 증착은 Al 소오스 개스로서 Al(CH3)3를 사용하거나 Al(OC2H5)3와 같이 Al을 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 플라즈마 해리된 O2를 사용하여 수행하고, 하프늄산화막의 비정질 상태의 증착은 Hf 소오스 개스로서 C16H36HfO4를 사용하거나 TDEAHf 및 TEMAHf와 같이 Hf를 함유한 유기금속화합물을 전구체로 사용하고, 반응개스로서 O3 또는 플라즈마 해리된 O2 개스를 사용하여 수행한다. 또한, 각각의 증착에서 소오스 개스 및 반응개스의 플로우속도는 각각 50 내지 500sccm 및 0.1 내지 1slm으로 조절하고, 반응개스로서 O3를 이용하는 경우 O3의 농도는 200±20g/㎥로 조절한다.Preferably, the deposition of the first alumina thin film uses Al (CH 3 ) 3 as Al source gas or an organometallic compound containing Al such as Al (OC 2 H 5 ) 3 as a precursor and O 3 as reaction gas. Or plasma-dissociated O 2 , and amorphous deposition of the hafnium oxide film is carried out using C 16 H 36 HfO 4 as the Hf source gas or using an organometallic compound containing Hf as a precursor, such as TDEAHf and TEMAHf. , O 3 or plasma dissociated O 2 gas as reaction gas. In addition, the flow rates of the source gas and the reaction gas in each deposition are adjusted to 50 to 500 sccm and 0.1 to 1 slm, respectively, and when using O 3 as the reaction gas, the concentration of O 3 is adjusted to 200 ± 20 g / m 3 .

또한, 제 1 알루미나박막과 결정화된 하프늄산화막의 총 두께는 30 내지 100Å 이며, 더욱 바람직하게 제 1 알루미나박막은 적어도 15Å 이상의 두께를 가지고, 하프늄산화막은 최소 10Å 이상의 두께를 갖는다.In addition, the total thickness of the first alumina thin film and the crystallized hafnium oxide film is 30 to 100 GPa, more preferably the first alumina thin film has a thickness of at least 15 GPa or more, and the hafnium oxide film has a thickness of at least 10 GPa or more.

또한, 하부전극은 TiN막, Ru막, TaN막, WN막, RuO2막, Ir막, IrO2막 및 Pt막 과 같은 금속막으로 이루어진다.Further, the lower electrode is made of a metal film such as a TiN film, a Ru film, a TaN film, a WN film, a RuO 2 film, an Ir film, an IrO 2 film, and a Pt film.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기 로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily implement the present invention.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 1a에 도시된 바와 같이, 트랜지스터 및 비트라인 등의 소정의 공정이 완료된 반도체 기판(10) 상에 실리콘산화막(SiO2)으로 층간절연막(11)을 형성하고, 층간절연막(11)을 식각하여 기판(10)의 일부를 노출시키는 하부전극 콘택홀을 형성한다. 그 다음, 콘택홀에 매립되도록 폴리실리콘막 등의 도전막을 증착하고, 화학기계연마(Chemical Mechanical Polishing; CMP) 공정이나 에치백(etch-back) 공정에 의해 도전막을 분리시켜 기판(10)과 콘택하는 하부전극콘택 플러그(12)를 형성한다. 그 후, 기판 전면 상에 캐패시터 산화막(미도시)을 형성하고, 플러그(12)가 노출되도록 캐패시터 산화막을 식각하여 캐패시터 형성을 위한 홀을 형성한다. 그 다음, 홀을 포함하는 캐패시터 산화막 표면에 하부전극 물질로서 TiN막, Ru막, TaN막, WN막, RuO2막, Ir막, IrO2막 및 Pt막과 같은 금속막을 200 내지 500Å의 두께로 증착하고, CMP 공정이나 에치백 공정에 의해 금속막을 분리시킨 후, 캐패시터 산화막을 제거하여 실린더(cylinder) 구조의 하부전극(13)을 형성한다. 이때, 실린더 구조 대신 콘케이브(concave) 구조를 적용할 수도 있다. As shown in FIG. 1A, an interlayer insulating film 11 is formed of a silicon oxide film (SiO 2 ) on a semiconductor substrate 10 where predetermined processes such as transistors and bit lines are completed, and the interlayer insulating film 11 is etched. A lower electrode contact hole exposing a portion of the substrate 10 is formed. Then, a conductive film such as a polysilicon film is deposited so as to be filled in the contact hole, and the conductive film is separated by a chemical mechanical polishing (CMP) process or an etch-back process to contact the substrate 10. The lower electrode contact plug 12 is formed. Thereafter, a capacitor oxide film (not shown) is formed on the entire surface of the substrate, and the capacitor oxide film is etched to expose the plug 12 to form holes for capacitor formation. Subsequently, a metal film such as a TiN film, a Ru film, a TaN film, a WN film, a RuO 2 film, an Ir film, an IrO 2 film, and a Pt film as a lower electrode material was formed on the surface of a capacitor oxide film including a hole at a thickness of 200 to 500 kPa. After the deposition, the metal film is separated by the CMP process or the etch back process, the capacitor oxide film is removed to form the lower electrode 13 having a cylinder structure. In this case, a concave structure may be applied instead of the cylinder structure.

그 후, H2O/HF가 10 내지 100 인 희석된 HF 용액이나 NH4OH/HF가 5 내지 500으로 혼합된 HF 혼합액을 이용하여 하부전극(13)의 표면을 세정한다. 그 다음, 도 1b에 도시된 바와 같이, 원자층증착(Atomic Layer Deposition; ALD) 또는 화학기상 증착(Chemical Vapor Deposition; CVD)에 의해, Al 소오스 개스로서 Al(CH3)3를 사용하거나 Al(OC2H5)3와 같이 Al을 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 플라즈마 해리된 O2를 사용하여, 하부전극(13) 상부에 제 1 유전막으로서 비정질의 제 1 Al2O3박막(14a)을 증착한다. 이때, 소오스 개스 및 반응개스의 플로우속도(flow rate)는 각각 50 내지 500sccm 및 0.1 내지 1slm으로 조절한다. 또한, 반응개스로서 O3를 이용하는 경우 O3의 농도는 200±20g/㎥로 조절한다. Thereafter, the surface of the lower electrode 13 is cleaned using a dilute HF solution having H 2 O / HF of 10 to 100 or an HF mixture of NH 4 OH / HF mixed with 5 to 500. Next, as shown in FIG. 1B, Al (CH 3 ) 3 as Al source gas or Al (CH 3 ) 3 is used as the Al source gas by atomic layer deposition (ALD) or chemical vapor deposition (CVD). Using an organometallic compound containing Al as a precursor, such as OC 2 H 5 ) 3 and using O 3 or plasma dissociated O 2 as a reaction gas, an amorphous first as a first dielectric film on the lower electrode 13 An Al 2 O 3 thin film 14a is deposited. At this time, the flow rates of the source gas and the reaction gas are adjusted to 50 to 500 sccm and 0.1 to 1 slm, respectively. When O 3 is used as the reaction gas, the concentration of O 3 is adjusted to 200 ± 20 g / m 3 .

도 1c에 도시된 바와 같이, 제 1 Al2O3박막(14a) ALD 또는 CVD에 의해, Hf 소오스 개스로서 C16H36HfO4를 사용하거나 TDEAHf(tetrakis-diethyl-amino-hafnium) 및 TEMAHf(tetrakis-ethyl-methyl-amino-hafnium)와 같이 Hf를 함유한 유기금속화합물을 전구체로 사용하고, 반응개스로서 O3 또는 플라즈마 해리된 O2 개스를 사용하여, 제 1 Al2O3박막(14a) 상부에 제 2 유전막으로서 비정질의 HfO2박막(15)을 증착한다. 이때, 소오스 개스 및 반응개스의 플로우속도는 각각 50 내지 500sccm 및 0.1 내지 1slm으로 조절하고, 반응개스로서 O3를 이용하는 경우 O3의 농도는 200±20g/㎥로 조절한다. As shown in FIG. 1C, the first Al 2 O 3 thin film 14a was subjected to ALD or CVD by using C 16 H 36 HfO 4 as the Hf source gas or by TDEAHf (tetrakis-diethyl-amino-hafnium) and TEMAHf ( A first Al 2 O 3 thin film (14a) using an organometallic compound containing Hf as a precursor, such as tetrakis-ethyl-methyl-amino-hafnium, and O 3 or a plasma dissociated O 2 gas as a reaction gas. ), An amorphous HfO 2 thin film 15 is deposited as a second dielectric film. At this time, the flow rate of the source gas and the reaction gas is adjusted to 50 to 500 sccm and 0.1 to 1 slm, respectively, and when using O 3 as the reaction gas, the concentration of O 3 is adjusted to 200 ± 20 g / ㎥.

바람직하게, 제 1 Al2O3박막(14a)과 HfO2박막(15)의 증착 시 총 두께가 30 내지 100Å을 넘지 않도록 하는데, 더욱 바람직하게는 제 1 Al2O3박막(14a)은 적어도 15Å 이상의 두께를 갖도록 하고, HfO2박막(15)은 최소 10Å 이상의 두께를 갖도록 한다.Preferably, the total thickness of the first Al 2 O 3 thin film 14a and the HfO 2 thin film 15 does not exceed 30 to 100 GPa, more preferably the first Al 2 O 3 thin film 14a is at least The HfO 2 thin film 15 should have a thickness of at least 10 GPa.

또한, 제 1 Al2O3박막(14a)과 HfO2박막(15)은 박막 내 결정립 형성이 최대한 억제되면서 균질한 막질을 갖도록 250 내지 450℃의 온도에서 비정질 상태로 증착수행한다.In addition, the first Al 2 O 3 thin film 14a and the HfO 2 thin film 15 are deposited in an amorphous state at a temperature of 250 to 450 ° C. to have homogeneous film quality while suppressing grain formation in the thin film as much as possible.

그 후, HfO2박막(15)이 형성된 기판을 열처리하여, HfO2박막(15)만 선택적으로 결정화시킨다. 바람직하게, 열처리는 산소농도가 1ppm 이하인 N2 분위기의 상압 또는 감압 분위기로 급속열처리(Rapid Thermal Process; RTP) 또는 노어닐링 (furncae annealing)으로 수행하는데, RTP의 경우에는 600 내지 850℃의 온도에서 30 초 내지 180초 동안 수행하고, 노어닐링의 경우에는 600 내지 850℃의 온도에서 10 내지 60분 동안 수행한다.Thereafter, the substrate on which the HfO 2 thin film 15 is formed is heat-treated to selectively crystallize only the HfO 2 thin film 15. Preferably, the heat treatment is carried out by Rapid Thermal Process (RTP) or furnace annealing in a normal or reduced pressure atmosphere of N 2 atmosphere having an oxygen concentration of 1 ppm or less, in the case of RTP at a temperature of 600 to 850 ° C. It is carried out for 30 seconds to 180 seconds, in the case of nonealing at a temperature of 600 to 850 ℃ for 10 to 60 minutes.

도 1d 및 도 2에 도시된 바와 같이, 제 1 Al2O3박막(14a)과 동일한 방법에 의해 HfO2박막(15) 상부에 제 3 유전막으로서 제 2 Al2O3박막(14b)을 증착하여, Al2O3/HfO2/Al2O3의 다층 구조로 이루어진 유전막(100)을 형성한다.As shown in Figure 1d and 2, the 1 Al 2 O 3 thin film (14a) and deposited with a second Al 2 O 3 thin film (14b) as a third dielectric film on the upper HfO 2 thin film 15 by the same procedure As a result, a dielectric film 100 having a multilayer structure of Al 2 O 3 / HfO 2 / Al 2 O 3 is formed.

그 후, 도시되지는 않았지만, 유전막(100) 상부에 TiN막, Ru막, TaN막, WN막, RuO2막, Ir막, IrO2막 및 Pt막과 같은 금속막으로 상부전극을 형성한 후, 상부전극 상부에 습도, 온도 또는 전기적 충격으로부터 구조적인 안정성을 향상시키기 위하여, 실리콘산화막 또는 도핑된 폴리실리콘막을 200 내지 1000Å의 두께로 증착하여 완충보호막을 형성한다.Thereafter, although not shown, an upper electrode is formed on the dielectric film 100 using a metal film such as a TiN film, a Ru film, a TaN film, a WN film, a RuO 2 film, an Ir film, an IrO 2 film, and a Pt film. In order to improve structural stability from humidity, temperature, or electrical shock on the upper electrode, a silicon oxide film or a doped polysilicon film is deposited to a thickness of 200 to 1000 Å to form a buffer protection film.

상기 실시예에 의하면, 캐패시터 유전막을 Al2O3박막을 이중으로 증착하고, 그 사이에 HfO2박막을 개재한 Al2O3/HfO2/Al2O 3의 다층 구조로 형성하되, HfO2박막만을 선택적으로 결정화시켜 격자를 재배치함으로써 유전막의 유전율을 극대화할 수 있게 된다. 또한, Al2O3박막에 의해 HfO2박막의 누설전류 특성 및 항복전압 특성이 보완되고, HfO2박막에 의해 Al2O3박막의 낮은 유전상수가 보완되므로, 유전막의 신뢰성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있게 된다.According to the above embodiment, but forming the capacitor dielectric layer in a multilayer structure of Al 2 O 3 thin film is deposited in duplicate and, via a HfO 2 thin film between the Al 2 O 3 / HfO 2 / Al 2 O 3, HfO 2 By selectively recrystallizing the thin film to reposition the lattice, it is possible to maximize the dielectric constant of the dielectric film. In addition, the degree of integration is the leakage current characteristic and the breakdown voltage characteristics of HfO 2 thin film is supplemented by the Al 2 O 3 thin film, since the low dielectric constant of Al 2 O 3 thin film complemented by a HfO 2 film, while ensuring the reliability of the dielectric layer It is possible to ensure a corresponding sufficient capacitor capacity.

한편, 상기 실시예에서는 HfO2박막의 결정화를 위한 열처리를 HfO2박막 증착 후 수행하였지만, Al2O3/HfO2/Al2O3의 다층 구조 유전막을 형성한 후 수행할 수도 있다.On the other hand, in the above embodiment has been performing a heat treatment for crystallization of HfO 2 thin film HfO 2 thin film after deposition, it is also possible to perform Al 2 O 3 / HfO 2 / Al after forming a multi-layer structure of the dielectric film 2 O 3.

또한, 상기 실시예에서는 Al2O3/HfO2/Al2O3의 다층 구조로 유전막을 형성하였지만, HfO2박막이 Al2O3박막 사이에 개재된 구조는 유지하면서 Al 2O3/HfO2/Al2O3/HfO2/ Al2O3 또는 그 이상의 다층 구조로도 유전막을 형성할 수 있다.Further, in the above embodiment, the dielectric film was formed with a multilayer structure of Al 2 O 3 / HfO 2 / Al 2 O 3 , but the Al 2 O 3 / HfO was maintained while the HfO 2 thin film was interposed between the Al 2 O 3 thin films. A dielectric film may also be formed with a multilayer structure of 2 / Al 2 O 3 / HfO 2 / Al 2 O 3 or more.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 캐패시터 유전막으로서 Al2O3/HfO2/Al2O 3의 다층 구조 유전막을 적용함으로써, 유전막의 신뢰성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있다.
According to the present invention described above, by applying a multi-layer dielectric film of Al 2 O 3 / HfO 2 / Al 2 O 3 as the capacitor dielectric film, it is possible to secure sufficient capacitor capacity corresponding to high integration while ensuring the reliability of the dielectric film.

Claims (14)

반도체 기판 상에 하부전극을 형성하는 단계; Forming a lower electrode on the semiconductor substrate; 상기 하부전극의 표면을 세정하는 단계;Cleaning the surface of the lower electrode; 상기 하부전극 상부에 제 1 알루미나박막, 결정화된 하프늄산화막 및 제 2 알루미나박막의 순서로 적층된 다층 구조의 유전막을 형성하는 단계; 및Forming a dielectric film having a multilayer structure on the lower electrode in the order of a first alumina thin film, a crystalline hafnium oxide film, and a second alumina thin film; And 상기 유전막 상에 상부전극을 형성하는 단계Forming an upper electrode on the dielectric layer 를 포함하는 반도체 소자의 캐패시터 제조방법.Capacitor manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 결정화된 하프늄산화막은, The crystallized hafnium oxide film, 하프늄산화막 증착 후에 열처리를 수행하거나 또는 상기 다층 구조의 유전막 형성 후에 열처리를 수행하여 상기 하프늄산화막만을 선택적으로 결정화시켜 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.A method of manufacturing a capacitor for a semiconductor device, characterized in that the hafnium oxide film is subjected to a heat treatment after the deposition or the heat treatment is performed after the formation of the multilayer structure to selectively crystallize only the hafnium oxide film. 제 2 항에 있어서, The method of claim 2, 상기 열처리는 산소농도가 1ppm 이하인 N2 분위기의 상압 또는 감압 분위기로 급속열처리 또는 노어닐링으로 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The heat treatment is a capacitor manufacturing method of a semiconductor device, characterized in that carried out by rapid heat treatment or furnace annealing in an atmospheric pressure or reduced pressure atmosphere of N 2 atmosphere having an oxygen concentration of 1 ppm or less. 제 3 항에 있어서, The method of claim 3, wherein 상기 급속열처리는 600 내지 850℃의 온도에서 30 초 내지 180초 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The rapid heat treatment is a capacitor manufacturing method of a semiconductor device, characterized in that performed for 30 seconds to 180 seconds at a temperature of 600 to 850 ℃. 제 3 항에 있어서, The method of claim 3, wherein 상기 노어닐링은 600 내지 850℃의 온도에서 10 내지 60분 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The nonealing is a capacitor manufacturing method of a semiconductor device, characterized in that performed for 10 to 60 minutes at a temperature of 600 to 850 ℃. 제 1 항에 있어서, The method of claim 1, 상기 다층 구조의 유전막을 형성하는 단계에서,In the forming of the dielectric film of the multilayer structure, 상기 제1알루미나박막 및 결정화된 하프늄산화막은,The first alumina thin film and crystallized hafnium oxide film, 원자층증착 또는 화학기상증착에 의해 250 내지 450℃의 온도에서 상기 제1알루미나박막과 하프늄산화막을 비정질상태로 증착한 후에 상기 하프늄산화막을 선택적으로 결정화시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.A method for manufacturing a capacitor of a semiconductor device, characterized in that the hafnium oxide film is selectively crystallized after the first alumina thin film and the hafnium oxide film are deposited in an amorphous state at a temperature of 250 to 450 ° C. by atomic layer deposition or chemical vapor deposition. 제 6 항에 있어서, The method of claim 6, 상기 제1알루미나박막의 증착은 Al 소오스 개스로서 Al(CH3)3를 사용하거나 Al(OC2H5)3와 같이 Al을 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 플라즈마 해리된 O2를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The deposition of the first alumina thin film uses Al (CH 3 ) 3 as Al source gas or an organometallic compound containing Al such as Al (OC 2 H 5 ) 3 as a precursor and O 3 or plasma as a reaction gas. A method for manufacturing a capacitor of a semiconductor device, characterized in that performed using dissociated O 2 . 제 6 항에 있어서, The method of claim 6, 상기 하프늄산화막의 비정질 상태의 증착은 Hf 소오스 개스로서 C16H36HfO4를 사용하거나 TDEAHf 및 TEMAHf와 같이 Hf를 함유한 유기금속화합물을 전구체로 사용하고, 반응개스로서 O3 또는 플라즈마 해리된 O2 개스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.Amorphous deposition of the hafnium oxide film uses C 16 H 36 HfO 4 as the Hf source gas or an organometallic compound containing Hf as a precursor, such as TDEAHf and TEMAHf, and O 3 or O dissociated plasma as a reaction gas. A method for manufacturing a capacitor of a semiconductor device, characterized in that performed using two gases. 제 7 항 또는 제 8 항에 있어서, The method according to claim 7 or 8, 상기 소오스 개스 및 반응개스의 플로우속도는 각각 50 내지 500sccm 및 0.1 내지 1slm으로 조절하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The flow rate of the source gas and the reaction gas is a capacitor manufacturing method of a semiconductor device, characterized in that to adjust to 50 to 500sccm and 0.1 to 1slm, respectively. 제 7 항 또는 제 8 항에 있어서, The method according to claim 7 or 8, 상기 반응개스로서 O3를 이용하는 경우 O3의 농도는 200±20g/㎥로 조절하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.When using O 3 as the reaction gas, the concentration of O 3 is a capacitor manufacturing method of a semiconductor device, characterized in that to adjust to 200 ± 20g / ㎥. 제 1 항에 있어서, The method of claim 1, 상기 제 1 알루미나박막과 결정화된 하프늄산화막의 총 두께는 30 내지 100Å 인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The total thickness of the first alumina thin film and the crystallized hafnium oxide film is 30 to 100 kW, the capacitor manufacturing method of the semiconductor device. 제 11 항에 있어서, The method of claim 11, 상기 제 1 알루미나박막은 적어도 15Å 이상의 두께를 가지고, 상기 결정화된 하프늄산화막은 최소 10Å 이상의 두께를 가지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.Wherein the first alumina thin film has a thickness of at least 15 GPa and the crystallized hafnium oxide film has a thickness of at least 10 GPa. 제 1 항에 있어서, The method of claim 1, 상기 하부전극은 금속막으로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The lower electrode is a capacitor manufacturing method of a semiconductor device, characterized in that made of a metal film. 제 13 항에 있어서, The method of claim 13, 상기 금속막은 TiN막, Ru막, TaN막, WN막, RuO2막, Ir막, IrO2막 및 Pt막 중 선택되는 하나의 막으로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The metal film is a capacitor manufacturing method of a semiconductor device, characterized in that consisting of one film selected from TiN film, Ru film, TaN film, WN film, RuO 2 film, Ir film, IrO 2 film and Pt film.
KR1020030098445A 2003-12-29 2003-12-29 Method of manufacturing capacitor for semiconductor device KR100677765B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098445A KR100677765B1 (en) 2003-12-29 2003-12-29 Method of manufacturing capacitor for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098445A KR100677765B1 (en) 2003-12-29 2003-12-29 Method of manufacturing capacitor for semiconductor device

Publications (2)

Publication Number Publication Date
KR20050067461A KR20050067461A (en) 2005-07-04
KR100677765B1 true KR100677765B1 (en) 2007-02-05

Family

ID=37258118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098445A KR100677765B1 (en) 2003-12-29 2003-12-29 Method of manufacturing capacitor for semiconductor device

Country Status (1)

Country Link
KR (1) KR100677765B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975756B1 (en) 2008-06-11 2010-08-12 매그나칩 반도체 유한회사 Insulator, capacitor with the same and fabricating method thereof
KR100990615B1 (en) 2008-06-03 2010-10-29 주식회사 동부하이텍 a capacitor for semiconductor device and a method for fabricating the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688499B1 (en) * 2004-08-26 2007-03-02 삼성전자주식회사 Metal-Insulator-Metal capacitor having dielectric film with layer for preventing crystallization and method for manufacturing the same
KR100652420B1 (en) * 2005-03-23 2006-12-01 삼성전자주식회사 Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film
KR20100041179A (en) 2008-10-13 2010-04-22 매그나칩 반도체 유한회사 Insulator, capacitor with the same and fabricating method thereof, and method for fabricating semiconductor device
KR101475996B1 (en) * 2012-02-29 2014-12-24 매그나칩 반도체 유한회사 Insulator, capacitor with the same and fabricating method thereof, and method for fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990615B1 (en) 2008-06-03 2010-10-29 주식회사 동부하이텍 a capacitor for semiconductor device and a method for fabricating the same
KR100975756B1 (en) 2008-06-11 2010-08-12 매그나칩 반도체 유한회사 Insulator, capacitor with the same and fabricating method thereof

Also Published As

Publication number Publication date
KR20050067461A (en) 2005-07-04

Similar Documents

Publication Publication Date Title
KR100538096B1 (en) Method for forming a capacitor using atomic layer deposition method
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR100414156B1 (en) Method for manufacturing capacitor in integrated circuits device
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
US6340622B1 (en) Method for fabricating capacitors of semiconductor device
KR20060019011A (en) Metal-insulator-metal capacitor having dielectric film with layer for preventing crystallization and method for manufacturing the same
KR100604845B1 (en) Metal-Insulator-Metal capacitor having insulating layer with nitrogen and method for manufacturing the same
KR100540474B1 (en) Capacitor with oxygen barrier and method of fabricating the same
KR100811271B1 (en) Method for fabricating capacitor in semiconductor device
JP4261267B2 (en) Capacitor forming method for semiconductor device
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
KR100376266B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100677765B1 (en) Method of manufacturing capacitor for semiconductor device
KR100532960B1 (en) Method for forming capacitor of semiconductor device
KR100513804B1 (en) Method of manufacturing capacitor for semiconductor device
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR100533981B1 (en) Method for fabricating capacitor in semiconductor device
KR100925028B1 (en) A dielectric layer, forming method thereof and a capacitor of semiconductor device and forming method thereof using the same
US20230215910A1 (en) Semiconductor device and method for manufacturing the same
KR100604664B1 (en) Capacitor with double dielectric and method for manufacturing the same
KR20040059783A (en) Method of manufacturing capacitor for semiconductor device
KR20020002722A (en) Method of manufacturing a capacitor in a semiconductor device
KR20040059442A (en) Method of manufacturing capacitor for semiconductor device
KR101016952B1 (en) Method of manufacturing semiconductor device
KR100596424B1 (en) Method of manufacturing capacitor for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee