KR100675958B1 - 고상 캐패시터 및 그 제조 방법 - Google Patents

고상 캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100675958B1
KR100675958B1 KR1020027006235A KR20027006235A KR100675958B1 KR 100675958 B1 KR100675958 B1 KR 100675958B1 KR 1020027006235 A KR1020027006235 A KR 1020027006235A KR 20027006235 A KR20027006235 A KR 20027006235A KR 100675958 B1 KR100675958 B1 KR 100675958B1
Authority
KR
South Korea
Prior art keywords
substrate
capacitor
platform
cathode
bodies
Prior art date
Application number
KR1020027006235A
Other languages
English (en)
Other versions
KR20020079733A (ko
Inventor
헌팅톤데이비드
Original Assignee
에이브이엑스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이브이엑스 리미티드 filed Critical 에이브이엑스 리미티드
Publication of KR20020079733A publication Critical patent/KR20020079733A/ko
Application granted granted Critical
Publication of KR100675958B1 publication Critical patent/KR100675958B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 고상 캐패시터의 분야에 관한 것이다. 본 발명은 개선된 캐패시터 및 이러한 캐패시터를 제조하는 개선된 방법을 제공한다. 본 발명의 제 1 양상에 따르면, 전기 전도성 기판을 제공하는 단계와; 상기 기판의 표면에 판 작용 물질을 포함하는 복수의 다공성 바디를 형성하는 단계와, 여기서 상기 각 바디는 상기 기판으로부터 먼 상면을 갖고; 상기 바디 위에 전기 절연성 유전층을 형성하는 단계와; 상기 바디에 형성된 상기 전기 절연성 유전층 위에 전도성 캐소드층을 형성하는 단계와; 그리고 상기 기판을 각각 바디 및 기판 부분을 포함하는 캐패시터 부분들로 분할하는 단계를 포함하며, 상기 기판으로부터 먼 각 바디 부분의 단부 영역에 이 단부 영역의 나머지 부분에 대해 국부적으로 상승된 플랫폼을 제공하는 것을 포함하며, 상기 플랫폼은 최종 캐패시터에 있어서의 캐소드 단자 사이트를 제공하고, 상기 기판 부분은 애노드 사이트를 제공하는 것을 특징으로 한다.
고상 캐패시터, 플랫폼, 다공성 바디, 캐소드, 애노드, 분말 형성, 판작용

Description

고상 캐패시터 및 그 제조 방법{SOLID STATE CAPACITORS AND METHODS OF MANUFACTURING THEM}
본 발명은 고상 캐패시터 분야에 관한 것으로서, 특히 분말 형성된 판 작용 금속(powder-formed valve action metal)이 캐패시터의 고도로 다공성의 애노드 바디(body) 부분을 형성하고, 전기 절연성 유전층이 애노드 바디의 다공성 구조를 통해 형성되며, 전도성 캐소드층이 유전층 상에 형성되어 캐소드 단자에 전기적으로 연결되고, 애노드 바디가 애노드 단자에 전기적으로 연결되는 타입의 캐패시터에 관한 것이다.
미국 특허 제5,357,399호(솔즈베리)는 탄탈 기판에 소결되는 다공성 탄탈층으로부터 이러한 복수의 캐패시터들을 동시에 제조하는 방법을 개시한다. 이 층은 기계 가공(machining)되어 각 캐패시터의 애노드 바디 부분을 형성한다. 이후, 처리된 애노드 바디의 상단에 탑 플레이트(기판 리드, 즉 기판 뚜껑)가 결합된다. 이 플레이트가 리드를 형성하는바, 이는 기판/애노드 바디/플레이트로 이루어지는 샌드위치를 기계 가공한 후, 각 캐패시터의 캐소드 단자가 된다. 영국 특허 출원 제9824442.9호는 솔즈베리 방법의 변형된 형태를 개시하는바, 여기에서는 각 캐패시터의 캐소드 단자로서의 기판 리드의 필요성을 없앰으로써, 제조되는 캐패시터의 체적 효율을 최적화하여, 특정한 용량성 체적을 증가시킨다.
상기 방법들에 의하면, 매우 작지만 상당히 효율적인 캐패시터를 제조할 수 있다. 하지만, 전자 회로 기판 설계에 있어서 구성 요소의 최소화 및 이러한 기판의 조립의 용이화쪽으로의 계속된 압력에 의해, 회로 기판 상에서의 체적 효율이 개선되고 구성 요소의 윈도우(window)(또는 풋프린트)를 갖는 캐패시터가 끊임없이 요구되고 있다. 특히, 회로 기판 상에서 낮은 프로파일을 갖는(경우에 따라, 1mm 미만의 두께를 갖는다) 캐패시터 제조 방법이 요구된다.
본 발명의 목적은 개선된 캐패시터 및 이러한 캐패시터를 제조하는 개선된 방법을 제공하는 것이다.
본 발명의 제 1 양상에 따르면, 고상 캐패시터를 제조하는 방법이 제공되는바, 이 방법은 전기 전도성 기판을 제공하는 단계와; 상기 기판의 표면에 판 작용 물질을 포함하는 복수의 다공성 바디를 형성하는 단계와, 여기서 상기 각 바디는 상기 기판으로부터 먼(distal) 상면을 갖고; 상기 바디 위에 전기 절연성 유전층을 형성하는 단계와; 상기 바디에 형성된 상기 전기 절연성 유전층 위에 전도성 캐소드층을 형성하는 단계와; 그리고 상기 기판을 각각 바디 및 기판 부분을 포함하는 캐패시터 부분들로 분할하는 단계를 포함하며, 상기 기판으로부터 먼 각 바디 부분의 단부 영역에 이 단부 영역의 나머지 부분에 대해 국부적으로 상승된 플랫폼을 제공하는 것을 포함하며, 상기 플랫폼은 최종 캐패시터에 있어서의 캐소드 단자 사이트를 제공하고, 상기 기판 부분은 애노드 사이트를 제공하는 것을 특징으로 한다.
플랫폼은 바디들이 만들어지는 다공성 판 작용 물질로 이루어지거나 또는 구성된다. 이 경우, 플랫폼은 이 플랫폼과 함께 완전하게 바디들을 미소결(green) 또는 후소결 성형함으로써 형성된다. 바람직하게는, 플랫폼은 바디들의 미소결 몰딩(green moulding)에 의해 형성된다.
대안적으로, 플랫폼은 소결된 바디들을 기계 가공함으로써 형성될 수 있다. 또 다른 방법에서, 플랫폼은 기형성(pre-formed)된 바디들 위에 플랫폼을 미소결 성형함으로써 형성된다.
본 발명의 다른 실시예에서, 플랫폼은 고체 전도성 물질을 포함한다. 이 경우, 플랫폼은 바디의 상단 영역에 평면 프레임 또는 격자로서 도포될 수 있는바, 이러한 프레임 또는 격자는 이후 각 바디에 대한 개별적인 플랫폼 내에 형성된다.
본 발명의 또 다른 실시예에서, 플랫폼은 이 플랫폼을 형성하기 위해 응고되는 코팅 또는 페이스트로서 도포되는 전도성 물질로부터 형성된다.
본 발명의 방법은, 기판의 바깥 표면 부분 및 플랫폼의 바깥 표면 부분을 노출시킨 상태로, 각 캐패시터의 바디 부분을 보호 절연 물질로 캡슐화(encapsulation)하는 단계를 포함한다.
애노드 극(pole) 및 캐소드 극을 갖는 캐패시터를 이 캐패시터의 공통면 또는 공통측에 형성하는 것이 바람직하다. 이에 따라, 본 발명의 또 다른 실시예에서는, 각 캐패시터에 전도성 브리지가 도포되어, 애노드 단자 사이트를 캡슐화층의 적어도 일부분 위로 연장시킨다. 바람직하게는, 전도성 브리지가 도포된 캡슐화층의 일부는 캐소드 사이트의 플랫폼에 인접하는 영역을 포함하며, 이에 의해 캐패시터와의 전기적인 애노드 및 캐소드 단자 컨택이 플랫폼 및 이 플랫폼에 인접하는 캡슐화된 영역에 대응하는 단자에서 각 캐패시터의 공통측에 만들어질 수 있다. 전도성 브리지는 캐패시터 부분의 측벽에 도포되는 전도성 단부 캡(end cap)에 의해 형성될 수 있는바, 이 단부 캡은 캐패시터의 기판 단부와 캐패시터의 플랫폼 단부의 캡슐화된 부분과 겹쳐진다. 바람직한 구성에서, 전도성 브리지는 대향하는 측벽에 도포되는 2개의 단부 캡을 포함함으로써, 2개의 애노드 단자 컨택을 형성하는바, 이 중에서 1개는 캐패시터의 측면에 있어 이 캐패시터의 플랫폼 단부와 겹쳐진다.
전형적으로, 플랫폼은 직선, 원형 또는 타원형의 탭(tap) 또는 스텝(step)의 형태를 갖는다. 일반적으로, 플랫폼은 각 바디의 기판에서 먼 단부에 대해 중앙에 위치된다. 일 실시예에서, 플랫폼은 각 바디의 기판에서 먼 단부의 하나의 측면 영역에 위치된다.
본 발명의 다른 양상에서는, 2개 또는 그 이상의 국부적으로 상승된 플랫폼이 각 애노드 바디의 먼 단부에 형성됨으로써, 각 바디에 2개 또는 그 이상의 캐소드 단자 사이트를 형성한다.
일반적으로, 바디는 로우 및 칼럼의 어레이로 기판에 배치되며, 상기 분할 단계는 종래 기술에서와 같이 로우 및 칼럼을 따라 절단하는 단계를 포함한다.
마지막 처리 단계는 대개 종료 공정(termination process)이다. 이는 각 플랫폼 상의 캐소드 단자 사이트 및 상기 캐소드 단자 사이트에 솔더 적합 코팅(solder-compatible coating)을 한다. 종료 공정은 각 단자의 컨택 표면을 전도성 페이스트로 액체 코팅하고, 이 코팅을 응고시키는 것을 포함한다. 부가적으로 또는 대안적으로, 종료 공정은 각 단자 사이트에 금속 또는 금속들의 층을 형성하기 위한 금속 도금을 포함한다.
본 발명의 다른 목적은 본 발명의 방법에 따라 제조할 수 있는 구조적으로 새롭고 독창적인 캐패시터를 제공하는 것이다.
따라서, 본 발명의 다른 양상에 의하면, 전기 전도성 기판 부재와; 상기 기판의 표면에 제공되는 판 작용 금속을 포함하는 다공성 바디와; 캐소드 및 애노드의 빈(free) 표면에 형성되는 전기 절연성 유전층과; 애노드 바디 및 캐소드 바디 위의 상기 전기 절연성 유전층 위에 형성되는 전도성 캐소드층을 포함하는 고상 캐패시터가 제공되는바, 상기 바디는 상기 기판으로부터 먼 상면을 갖고, 상기 상면에는 상기 바디의 인접하는 상면에 대해 국부적으로 상승된 플랫폼이 형성되며, 상기 국부적으로 상승된 플랫폼은 캐소드 단자 사이트를 제공하고, 상기 기판은 애노드 단자 사이트를 제공한다.
바람직하게는, 상기 바디는, 기판의 바깥 표면 부분을 애노드 사이트로서 노출된 채로 남기고, 플랫폼의 바깥 표면 부분을 캐소드 사이트로서 노출된 채로 남긴 상태로, 보호 절연 물질의 슬리브(sleeve)에 의해 캡슐화된다.
전도성 브리지가 애노드 사이트로부터 캡슐화된 표면 부분까지의 사이에 연장됨으로써, 캡슐화된 바디 부분에 애노드 단자 컨택 연장부가 형성된다. 바람직하게는, 애노드 단자 컨택이 형성되는 캡슐화된 표면 부분이 플랫폼에 대응하는 캐소드 사이트에 인접하게 위치됨으로써, 프린트 회로 기판에 대한 애노드 단자 컨택 및 캐소드 단자 컨택이 캐패시터의 공통측에 만들어질 수 있게 된다.
전도성 브리지는 각 캐패시터의 한측에 도포되는 1개 또는 그 이상의 전도성 단부 캡을 포함할 수 있다. 이러한 캡은 액체 전도성 페이스트 코팅에 의해, 예를 들어 딥핑(dipping)에 의해 도포될 수 있다.
상승된 플랫폼 부분은 기판에 다공성 바디를 몰딩함으로써 형성될 수 있다. 이러한 몰딩은 피메일 다이(female die) 및 펀치 구성에 의한 압착(pressing)을 포함할 수 있다. 대안적으로 또는 부가적으로, 상승된 부분은 기형성된 바디를 기계 가공함으로써 형성될 수 있다.
바람직한 실시예에서, 각 바디는 일반적으로 평탄한 상면을 갖고, 상승된 부분은 표면 상에서 스텝의 형태를 취한다. 스텝은 일반적으로 상면의 중심에 위치될 수 있다. 대안적으로, 스텝은 상면의 한측 영역에 위치될 수 있다.
상기 방법은 또한 노출된 애노드 단자 컨택 및 캐소드 단자 컨택에 대한 종료 처리를 제공하는 단계를 포함하는바, 이러한 종료 처리는 전기 회로와 캐패시터의 솔더링 전기 접속을 용이하게 한다.
전형적으로, 바디는 기판 상에 로우 및 칼럼의 어레이로 배열되고, 상기 분할 단계는 로우 및 칼럼을 따라 절단하는 단계를 포함한다.
종료 처리는 각 단자의 컨택 표면을 전도성 페이스트로 액체 코팅하는 단계 및 코팅을 응고시키는 단계를 포함한다. 이러한 종료 처리는 또한 각각의 응고된 코팅에 전기 도금, 스퍼터 코팅 또는 기상 증착하는 단계를 더 포함하여, 각 단자의 금속 물질층을 형성한다.
상기 방법은 캐패시터의 단자 부분에 종료 수단을 제공하는 단계를 포함함으로써, 전기 회로에 대한 애노드 바디 및 캐소드 바디의 전기적인 접속을 용이하게 한다.
애노드 바디는 기판에 로우 및 칼럼으로 배열되고, 상기 분할 단계는 캐패시터를 분리하기 위해 로우 및 칼럼을 따라 절단하는 단계를 포함한다. 이러한 절단은 바람직하게는 기판의 평면에 수직 또는 실질적으로 수직인 평면 또는 복수의 평면들을 통해 이루어진다. 절단은, 예를 들어 그라인딩 휠(grinding wheel)에 의한 그라인딩을 포함한다.
각 캐패시터의 바디는 기판에 도포된 다공성 판 작용 물질의 예비 형성층으로부터 형성된다. 이 예비 형성층이 기계 가공되어 바디를 형성한다.
바람직하게는, 분할 단계 이전에, 기판은 바디의 측벽을 캡슐화하기 위해 바디 사이로 침투하는 보호 절연 물질로 처리된다. 분할 공정은 보호 물질로 채워진 채널을 따라 절단하는 단계를 포함함으로써, 각 애노드 및 각 캐소드 부분의 캐소드 바디 주위에 보호 물질의 측벽을 남긴다. 바람직하게는, 절연 물질은 상승된 부분 이외에, 바디의 상면도 커버한다. 대안적으로, 캡슐화 물질에 의해 바디를 완전하게 커버할 수 있다. 이 경우, (예를 들어, 기계 가공에 의해) 캡슐화 물질의 최상층이 제거되고, 플랫폼의 캐소드 사이트를 노출시킨다.
보호 물질은, 액체로서 침투한 다음 응고될 수 있는 수지 물질이 될 수 있다. 하나의 적절한 물질은 에폭시 수지이다.
종료 코팅은 캐리어 매트릭스 내에서의 전도성 입자의 고체 분산(solid dispersion)을 포함하는 물질층을 포함할 수 있다. 종료 코팅은 니켈층 및 주석층 등의 금속 도금층을 더 포함할 수 있다.
바람직하게는, 공통의 측면 단자를 갖는 캐패시터의 각각의 노출된 단자 사이트는 일반적으로 동일 평면 상에 있으며, 이에 따라 평탄한 면을 접촉하고 있는 캐소드 단자 및 애노드 단자에 의해 캐패시터가 평탄면에 있게 된다. 이에 의해, 캐패시터는 프린트 회로 기판에의 배치 및 부착에 매우 적합하게 된다.
애노드 단자 바디 및 애노드 바디는 각각 기판에 도포된 다공성 판 작용 물질의 예비 형성층으로부터 형성될 수 있다. 이러한 예비 형성층은 기판에 판 작용 금속 분말 및 바인더/윤활제(binder/lubricant)의 미가공의 미소결된 혼합물을 배치(laying)함으로써 도포될 수 있다. 이후, 미소결 혼합물을 소결하여, 분말을 고체의 고도로 다공성의 예비 형성층 내에 융합시키며, 상기 바인더/윤활제는 소결 이전에 바인더의 세척/용해(washing/dissolution)에 의해 바디로부터 제거된다.
예비 형성층은 기계 가공되어 애노드 단자 바디 및 애노드 바디를 형성한다. 전형적으로, 세로 방향 및 가로 방향의 그라인딩 절단을 이용하여 기판에 직선의 애노드 바디 및 캐소드 바디의 네트워크를 생성하는바, 이는 그라인딩 절단의 경로에 대응하는 "스트리트(street)"에 의해 분리된다. 물론, 필요에 따라, 종래의 기계 가공 기술에 의해 보다 복잡한 형상을 제조할 수 있다.
절연층은, 예를 들어 요구되는 두께 및 완전성을 갖는 산화물을 점차적으로 적층(build-up)하기 위해 종래의 양극화 기술에 의해 도포되는 판 작용 금속의 산화물 유전층이 될 수 있다. 판 작용층이 탄탈인 한 예에서, 탄탈 펜톡사이드층(tantalum pentoxide layer)이 바디에 형성된다.
캐소드층은 애노드 및 캐소드 바디를 전구체(precursor) 용액, 예를 들어 망간 질산염(manganese nitrate) 용액에 딥핑함으로써 도포될 수 있다. 바디에 형성된 망간 질산염층을 가열하여, 질산염을 망간 이산화물로 산화시킨다. 최적의 캐소드층을 적층하기 위해서는 딥핑 단계를 반복할 필요가 있다.
분리 절단은 전형적으로, 각 캐패시터의 애노드 단자 부분 및 캐소드 단자 부분을 브리징하는 모든 캐소드층 물질을 제거하기 위해 수행된다. 이는 편리하게는, 캐소드층을 통하여 그리고 필연적으로 절연성 유전층을 또한 통하여 연장되는 개별적인 바디를 분리하는 채널을 따라 이루어지는 기계 가공의 절단에 의해, 기판 상에서 캐패시터가 분할되지 않도록 행해질 수 있다. 절단 공정을 피하기 위해, 캐소드층이 도포되기 전에, 애노드 바디와 캐소드 바디 간의 기판 영역에 마스킹 레지스트층이 놓여질 수 있다. 이후, 마스킹 레지스트층을 제거하게 되면, 바람직하지 않은 과잉 캐소드층 물질도 제거된다.
전형적으로, 종료 공정은 전도성 탄소 페이스트의 제 1 층의 도포를 포함하는바, 이는 이후에 경화된다. 다음으로, 전도성 은 페이스트의 제 2 층이 도포된 다음 경화된다. 추가적인 금속 도금층을, 예를 들어 전착(electrodeposition)에 의해 도포할 수 있다. 전형적으로, 니켈층 및 주석층; 주석/납 합금층; 또는 금층이 도포된다. 이는 전기 접속을 위한 솔더 적합 표면을 제공한다.
기판의 분할은, 예를 들어 그라인딩 절단에 의한 기계 가공에 의해 이루어질 수 있다. 필요한 경우, 기판에 강성 뒷받침 지지물(rigid backing support)을 제공하여, 캐패시터에 손상을 주지 않으면서 절단할 수 있도록 하는 데에 필요한 구조적 강성을 제공할 수 있다.
캐패시터가 제조되는 물질은 전형적으로 판 작용 물질, 특히 탄탈이다. 하지만, 다른 판 작용 물질들이 본 발명으로부터 제외되는 것은 아니며, 이러한 물질들은 당업자가 본 발명의 공정에 이용하기에 적절한 것으로서 인정하는 금속 산화물 물질 또는 다른 물질을 포함할 수 있다.
이하, 첨부 도면을 참조하여 하기의 상세한 설명으로부터 본 발명을 예시적으로 설명한다.
도 1A는 본 발명에 따른 기판의 일부분의 측면도이다.
도 1B는 캡슐화 이후의 기판의 일부분의 측면도이다.
도 2는 도 1에 나타낸 기판의 일부분의 작은 영역의 사시도이다.
도 3A 및 3B는 본 발명에 따라 제조된 미완성된 캐패시터 및 완성된 캐패시터를 나타낸다.
도 4A 및 4B는 본 발명에 따라 제조된 미완성된 캐패시터 및 완성된 캐패시터를 나타낸다.
도 5A, 5B, 5C 및 5D는 각각 본 발명의 일 실시예에 따라 완성된 캐패시터의 저면도, 상부도, 측면도 및 단면도이다.
도 6A, 6B, 6C 및 6D는 각각 본 발명의 다른 실시예에 따라 완성된 캐패시터의 저면도, 상부도, 측면도 및 단면도이다.
도 7A 내지 7C는 본 발명의 제 2 실시예에 따라 처리중인 기판의 기판의 평면도이다.
도 8은 도 7의 방법에 의해 형성된 캐패시터의 단면도이다.
도 9A 및 9B는 본 발명의 제 3 실시예에 따라 처리중인 기판의 한측으로부터의 단면도이다.
도 10A 내지 10D는 공정 순서 동안 도 9의 기판의 평면도이다.
도 11은 본 발명의 제 3 실시예에 따라 제조된 캐패시터의 단면도이다.
도 12는 도 11의 캐패시터의 평면도, 측면도 및 A-A'의 단면도이다.
도 13은 본 발명의 제 4 실시예에 따라 제조된 캐패시터의 단면도이다.
도 14는 프린트 회로 기판에 부착된 본 발명에 따른 캐패시터의 사시도이다.
도 15는 종래 기술의 캐패시터 및 본 발명의 제 5 실시예에 따른 캐패시터가 장착되어 있는 PCB의 평면도이다.
제 1 실시예
도 1은, 예를 들어 0.25mm 두께의 탄탈 웨이퍼(10)로 된 고체 기판을 나타낸다. 기판의 상부 표면(9)은 탄탈 그레인들(미도시)의 분산에 의해 커버되고 있다. 이러한 그레인들은 소결에 의해 탄탈 웨이퍼에 융합됨으로써, 씨드층(seed layer)(미도시)을 형성한다. 이후, 탄탈 분말과 바인더/윤활제의 통상적인 혼합물이 씨드층에 압착된다. 씨드층은 기계적인 키잉(mechanical keying)을 제공하여, 미가공의 (미소결된) 분말과 기판 간의 결합을 강화한다. 이후, 미소결의 분말 혼합물을 소결하여, 융합된 탄탈 분말 입자들의 상호 연결성의 고도로 다공성의 매트릭스를 형성한다. 바인더는 소결 공정 동안 타서 없어진다. 결과적으로, 고체 웨이퍼 상에 균일한 다공성 탄탈층이 남게 된다.
다공성층의 혼합물은 기계 가공되어, 로우(11) 및 칼럼(미도시)의 채널의 직교 패턴을 형성한다. 그 결과, 기판 상에 직립하는 직선 바디들(15)의 어레이가 생성된다. 바디(15)는 최종 캐패시터의 용량성 벌크를 형성하는바, 이하 애노드 바디라 칭한다. 바디를 한층 더 기계 가공하여, 각 바디의 상면 영역(16)에 스텝(17)을 형성한다. 이 스텝은 제조되는 각 캐패시터의 캐소드 단자를 형성하게 될 직사각형 피쳐(feature)이다. 이러한 스텝은, 비록 본 실시예에서는 기계 가공으로 형성하는 것으로 설명되었지만, 미소결의 유동성 예비 형성물의 압착/몰딩 등의 다른 방법에 의해서도 형성될 수 있다.
이후, 기판 및 그의 직립 바디들(15)의 어레이에 대해 통상적인 양극 처리가 수행되어, 기판의 탄탈 위와, 분말 형성된 바디들의 다공성 망상 구조를 통해 탄탈 펜톡사이드의 얇은 유전층(미도시)이 형성된다. 이러한 양극화 처리를 몇 차례 반복하여, 요구되는 깊이 및 완전성을 갖는 유전층을 적층할 수 있다. 유전층은 최종적인 디바이스에 있어서의 캐패시턴스를 제공하기 위해 전기 절연층을 형성한다.
다음으로, 기판(10) 및 바디들(15)은 망간 질산염의 캐소드층 형성 용액으로 코팅된다. 이 용액이 다공성 망상 구조 내에 들어감으로써, 유전층 상에 망간 질산염을 형성한다. 이 망간 질산염은 산소 함유 분위기에서 가열되어, 망간 질산염을 산화시킴으로써, 망간 이산화물을 형성한다. 이러한 코팅 및 가열 공정을 반복함으로써, 요구되는 두께 및 완전성을 갖는 전도성층을 적층할 수 있다. 망간 이산화물층은 전기 전도성이며, 최종 캐패시터의 소드 단자와의 전기적인 컨택을 제공하는 층을 제공한다.
탄소 및 은 페이스트의 각 층(도 3에서 38로 나타냄)이 일반적으로 바디 및 스텝(17)의 노출된 상단에 도포된다. 이러한 층은 최종 캐패시터 상에 캐소드 단자들를 형성하기 위한 우수한 전기적인 컨택을 제공한다.
에폭시 수지의 액체가 로우 및 칼럼 내에 침투하여, 기판 상의 바디 간의 공간을 차지한다. 스텝의 상단 아래에 수지를 구속하기 위해, 바디의 상단에 스텝(17)과 병렬로 리드(미도시)가 놓여진다. 수지는 각 바디의 상면(16) 위로 흐를 수 있지만, 스텝(17)을 커버하는 것은 저지된다. 수지는 굳어질 수 있고, 리드층이 제거되어, 도 1B에 나타내는 구조를 생성되는바, 여기에서 수지는 도면 부호 18로 나타난다.
다음으로, 도 2에 도시한 바와 같이, 기판을 분할하여 복수의 개별적인 캐패시터 부분들을 제공한다. 이러한 분할은 미세 그라인딩 휠(20)의 선형 어레이 수단에 의해 이루어진다. 각 절단은, 기판에 의해 점유되는 평면에 수직인 평면을 통해, 각 로우(11)의 중심선을 따라 행해진다. 유사하게, 각 칼럼의 절단은 칼럼의 중심선을 따라 행해진다.
절단이 완료되면, 복수의 미완성된 캐패시터 바디들이 남겨지는바, 이들중 하나를 도 3에 나타내었다. 도 3A는 미완성된 캐패시터의 상부도로서, 단지 캐패시터의 다이싱된(diced) 기판 부분(35) 만을 나타낸다. 도 3B는 A-A' 라인을 따라 절취한 측단면도이다. 캐소드 바디(15)는 수지 물질(37)의 슬리브에 의해 둘러싸여 있다. 각 바디는 은 및 탄소 페이스트층(38)을 갖는 것으로 도시된다.
캐패시터(34)의 하나의 단면(36)을 액체 은 페이스트 내에 딥핑하여, 도 4A 및 4B에 도시된 바와 같이 캐패시터의 표면 및 국부 영역을 단부 캡(39)으로 코팅한다. 이러한 코팅은 캐패시터의 저면(40)과 기판(35) 간에 전도성 브리지를 제공한다.
캐패시터를 완성하기 위해, 각 애노드 및 캐소드 바디의 노출된 표면(39, 41)에 금속 도금층이 도포된다. 이는 전착 및 스퍼터 코팅 등의 알려진 방법에 의해 도포될 수 있다. 바람직한 구성에서는, 니켈층이 도포된 다음, 주석-납층이 도포된다. 이러한 금속 도금층은 프린트 회로 기판에 대한 구성 요소의 솔더링을 가능하게 하는 솔더 적합 표면을 제공한다. 도 5는 최종 캐패시터를 나타낸다.
제 2 실시예
도 6은 본 발명에 따른 대안적인 캐패시터(100)를 나타낸다. 각 캐패시터는 2개의 애노드 단자(101, 102)로 형성된다. 이러한 2개의 애노드 단자 사이에는 캐소드 단자(103)가 있다. 이해될 사항으로서, 공정에 대한 변경은 바디의 상면(104)의 중심 영역에 스텝을 형성하는 것을 포함한다. 또한, 캐패시터의 단부를 은 페이스트에 딥핑함으로써, 캐패시터의 각 단부에 2개의 단부 캡이 형성되고, 그리고 또한 바람직하게는 최종적인 (Ni/Sn) 금속 도금을 행하여 솔더가능한 컨택을 형성한다.
이러한 설계 구성의 장점은, 캐패시터가 중심 아랫쪽의 캐소드 단자 컨택을 갖고, 각 단부 영역에 애노드 단자 컨택을 갖는 다는 것이다. 이는 양쪽 단부 영역이 동일한 극성을 갖기 때문에, 캐패시터가 잘못된 방위로 PCB 상에 놓여질 가능성이 없음을 의미한다. 이에 의해, 구성 요소가 실질적으로 극성에 영향을 받지 않기 때문에, PCB에 대한 캐패시터의 자동 부착이 보다 단순해진다.
본 실시예의 제조에 포함되는 단계들은 도 7A 내지 7C에 나타내었다. 도 7A는 탄탈 기판(109)의 평면도이다. 실시예 1의 방법과 거의 동일한 방법으로, 소결된 다공성 탄탈층을 갖는 어레이가 형성된다. 여기에서 또한, 이를 바디들(105)의 어레이로 기계 가공한다. 이 경우, 어레이는 직선의 직립 바디들(105)의 4×4 매트릭스이다. 각 바디를 한층 더 기계 가공하여, 바디들의 각 직립 단부의 2개의 측면 영역들(107)로부터 물질을 제거함으로써, 각 바디의 단부에 직사각형의 중앙 플랫폼(106)이 남겨진다. 이후, 기판 및 그의 바디의 어레이는 양극 처리되어 유전층을 형성한 다음, 망간화(manganization)를 하여 캐소드 전도층을 형성하고, 분리 절단을 하고, 유전층 재형성하고, 그리고 (실시예 1에서와 같이) 바디의 단부 영역에 탄소 및 은을 코팅한다. 이에 의해, 도 7B에 나타낸 바와 같이, 코팅된 어레이가 남겨진다. 이후, 바디의 상단에 리드층(미도시)이 도포되고, 적소에 클램프(clamp)된다. 이후, 기판과 리드 사이에 샌드위치된 바디들 간의 공간에 액체 수지(에폭시)(110)가 침투하는바, 이는 이후 응고될 수 있다. 응고된 후, 리드가 제거되어 캡슐화된 바디들의 어레이를 남기는바, 각 어레이에 대해, 2개의 측면 영역(107)이 캡슐화 물질의 막으로 커버되고, 중앙 플랫폼은 캡슐화되지 않는 채로 남는다.
이후, 기판은 개별적인 캐패시터 유닛으로 분할되는바, 이들중 한 유닛의 단면도를 도 8에 나타내었다. 각 유닛에는 종료 공정이 수행되어, 애노드 및 캐소드 부분에 단자가 도포됨으로써 솔더가능한 컨택을 형성한다. 노출된 기판의 표면(115)은 Ni 및 Sn 층으로 스퍼터 코팅되어, 보호층을 제공한다. 각 단부(111 및 112)에는, 점착성 페이스트(예를 들어, 은 페이스트)의 단부 캡(113)이 도포된다. 이러한 단부 캡은 캐패시터 디바이스의 아랫쪽(116)과 탄탈 기판(109) 간에 전도성 브리지를 제공하며, 이에 따라 애노드 단자(117)와 캐소드 단자(103)가 공통측에 형성된다. 단부 캡 및 플랫폼(106)은 각각 니켈/주석층으로 코팅됨으로써, PCB에 대한 접속을 용이하게 하기 위한 솔더가능한 컨택을 형성한다.
제 3 실시예
도 9A 이하에 도시된 제 3 실시예는 캐소드 플랫폼의 피쳐를 형성하는 대안적인 방법이다. 실시예 1, 2에서와 같이, 예를 들어 0.25mm 두께의 탄탈 웨이퍼(310)와 같은 고체 기판은 상면(309)을 갖는바, 이 표면은 탄탈 그레인의 분산(미도시)에 의해 덮여있다. 그레인은 소결에 의해 탄탈 웨이퍼에 융합됨으로써, 씨드층(미도시)을 형성한다. 이후, 탄탈 분말과 바인더/윤활제의 통상적인 혼합물이 씨드층에 압착된다. 씨드층은 기계적인 키잉을 제공하고, 미가공의 (미소결된) 분말과 기판 간의 결합을 강화한다. 이후, 미소결의 분말 혼합물이 소결되어, 융합된 탄탈 파워더 입자의 상호 연결성의 고도의 다공성 매트릭스를 형성한다. 바인더는 소결 공정 이전에, 우리의 PCT 출원 GP98/00023호(발명자 이안 비숍)에 개시된 바와 같이 세척/용해 공정에 의해 제거된다. 이에 의해, 고체 웨이퍼 상에 고도로 다공성의 균일한 탄탈층(313)이 남는다.
다공성층의 혼합물을 기계 가공하여, 도 10A에 나타낸 바와 같이 로우(312) 및 칼럼(311)의 채널의 직교 패턴을 형성한다. 그 결과, 기판 상에 직선의 직립 바디(315)의 어레이가 생성된다. 바디(315)는 최종 캐패시터에서 용량성 벌크를 형성하게 될 것이며, 이하 애노드 바디라 칭한다.
다음으로, 실시예 1, 2에서와 마찬가지로, 기판 및 그의 직립 바디들(315)의 어레이에는 통상적인 양극화 처리가 수행되어, 탄탈 기판 상에, 그리고 분말 형성된 바디들의 다공성 망상 구조를 통해 탄탈 펜톡사이드의 얇은 유전층(미도시)을 형성한다. 이러한 양극화를 수 차례 반복하여, 요구되는 깊이 및 완전성을 갖는 유전층을 적층할 수 있다. 유전층은 최종 디바이스에 있어서 캐패시턴스를 제공하기 위한 전기 절연층을 형성한다.
다음으로, 기판(310) 및 바디들(315)은 망간 질산염의 캐소드층 형성 용액으로 코팅된다. 이 캐소드층 형성 용액이 다공성 망상 구조 내로 들어가, 유전층 상에 망간 질산염층을 형성한다. 이 망간 질산염을 산소 함유 분위기에서 가열하여, 망간 질산염을 산화시킴으로써, 망간 이산화물을 형성한다. 이러한 코팅 및 가열 공정을 반복하여, 요구되는 깊이 및 완전성을 갖는 전도층을 적층할 수 있다. 망간 이산화물층은 전기 전도성이고, 최종 캐패시터의 캐소드 단자와의 전기적인 컨택을 제공하는 층을 제공한다. 망간화층을 도포한 후, 애노드 바디 간의 채널의 바닥을 따라 통상적인 분리 절단이 행해지는바, (예를 들어, 얕은 소잉(sawing)/그라인딩에 의해) 애노드 바디와 탄탈 기판 간을 브리징하는 어떠한 산재(stray)하는 망간 이산화물을 제거한다. 망간 이산화물이 남게 되면, 최종 캐패시터에 단락을 야기시킴으로써, 그 캐패시터를 못쓰게 한다. 이러한 절단은 또한 아래의 유전층을 불가피하게 제거하며, 이에 따라 분리 절단 영역에 탄탈 펜톡사이드층을 재형성하기 위한 "재형성" 공정이 수행된다.
탄소 및 은 페이스트의 각 캡층(도 10B에서 338로서 나타냄)이 (예를 들어, 딥핑에 의해) 바디의 노출된 상단 영역에 도포된다. 이러한 캡층은 최종 캐패시터 상에 캐소드 단자를 형성하기 위한 양호한 전기적인 컨택을 제공한다.
본 실시예에서는, 실시예 1, 2에서와 같이 각 바디의 상면에 스텝(17)(도 1B) 또는 플랫폼(106)(7A)을 형성하기 위해 바디들을 기계 가공하는 것이 아니라, 평면 합금 프레임(320)을 상면에 부착시킴으로써 스텝들(317)을 전체적으로 형성한다. 상기 프레임은, 예를 들어 합금(니켈/철)(42)으로부터 만들 수 있다. 상기 프레임은 4개의 횡방향 부분(321) 및 2개의 직교 에지 부분(322)로 구성된다. 각 횡방향 부분의 한 표면은 그 길이를 따라 은 접착성 페이스트(323)로 코팅된다. 이러한 접착성 표면은 이후 도 10C에 나타낸 바와 같이, 애노드 바디의 상단에 병치(juxtaposition)된다. 횡방향 부분은 도면에 나타낸 바와 같이 각 바디의 상단의 중심 영역 위에 정렬된다. 접착제를 굳게 하여, 애노드 바디에 프레임을 접착시킬 수 있다. 이후, 리드층(미도시)이 도포되어, 합금 프레임에 클램프된다. 이후, 에폭시 수지의 캡슐화 수지가 바디 사이에 침투하여, 각 애노드 바디의 노출된 상면을 코팅한다. 리드층을 제거하게 되면, 도 10D로부터 알 수 있는 바와 같이, 프레임(320)은 수지로 코팅되지 않은 채로 남아있는 유일한 부분이다.
이후, 기판을 개별적인 캐패시터로 분할하는바, 도 11에 나타낸 바와 같이 합금 프레임 부분(321)이 캐소드 플랫폼을 형성한다. 실시예 3에서와 같이 종료 공정이 완료되어, 외견상으로 동일한 구성을 갖는 캐패시터가 제조된다.
캐패시터를 완성하기 위해, 각 애노드 부분 및 캐소드 부분의 노출된 표면에 금속 도금층이 도포된다. 이는 전착 및 스퍼터 코팅 등의 알려진 방법에 의해 도포될 수 있다. 바람직한 구성에서는, 니켈층이 도포된 다음, 주석-납층이 도포된다. 금속 도금층은 프린트 회로 기판에 대한 구서 요소의 솔더링을 가능하게 하는 솔더 적합 표면을 제공한다.
도 12는 최종 구조를 나타낸다.
제 4 실시예
캐소드 플랫폼을 형성하기 위한 대안적인 공정은 어레이의 각 애노드 바디 상에 전도성 페이스트층을 적층하는 것을 포함한다. 이 공정은, 바디의 어레이에 프레임이 형성될 때 까지 실시예 3에서와 같이 진행된다. 이때, 접착성 은 페이스트의 전도성 패드는 각 애노드의 단부 표면의 중심 부분에 스텐실(stencil)에 의해 도포된다. 몇 개의 접착층을 도포하여, 원하는 높이의 캐소드 플랫폼을 형성할 수 있다. 패드가 경화되면, 공정은 실시예 3에서와 같이 계속되어, 전도성 페이스트 패드가 실시예 3의 합금 플랫폼을 대신하는 캐패시터를 생성한다. 도 13은 접착성 패드가 401로서 나타나있는 캐패시터(400)를 나타낸다.
도 14는 프린트 회로 기판(PCB)(500)의 한 부분에 놓여져있는 실시예 2 내지 4중 어느 하나에 의해 제조된 캐패시터(501)의 사시도이다. 이 PCB는 U자형의 포지티브 레일(502) 및 연장된 네거티브 레일(503)을 갖는다. U자형의 레일은 캐패시터(504, 505)의 단부의 각 애노드 영역과 접촉한다. 연장된 레일(503)은 캐패시터의 캐소드 플랫폼의 컨택면(숨겨짐)과 접촉한다.
제 5 실시예
상기 실시예들은 각각 단일 캐소드 단자 및 1개 또는 2개의 애노드 단자를 갖는 캐패시터 제조 방법을 제시하였다. 상기에서 특정하게 설명된 것과 동일한 방법에 필요한 변경을 가하여, 애노드 바디에 복수의 플랫폼을 형성함으로써 캐소드 단자의 어레이를 갖는 캐패시터를 제공하는 것은 본 발명의 범위 내에 있다. 도 15는 종래 기술의 고상 탄탈 애노드 캐패시터(551)의 옆에 캐패시터(550)가 장착되어 있는 PCB(549)를 나타낸다. 캐패시터는 그의 대향측에 2개의 애노드 단자(552, 553)를 갖는다. 이들은 PCB 상의 대응하는 PCB 애노드 트랙(554, 555)과 접촉한다. 캐패시터의 아랫쪽에는 4개의 캐소드 단자(556)가 형성된다. 이러한 각 단자는 실시예 1 내지 4의 방법, 즉 애노드 바디의 기계 가공, 애노드 바디에 대한 고체 금속 도금의 도포, 전도성 페이스트 탭의 도포중 어느 것에 의해 형성될 수 있다. 이러한 단자는 PCB 상에 4개의 개별적인 캐소드 단자 트랙(557)과 함께 정렬된다.
본원에서 설명된 발명은 캐패시터의 공통면에 배치될 수 있는 단자들을 갖는 낮은 프로파일의 (얇은) 캐패시터를 제조하는 데에 특히 유용한 방법을 제공한다.

Claims (31)

  1. 전기 전도성 기판(10)을 제공하는 단계와; 상기 기판의 표면상에 판 작용 물질을 포함하는 복수의 다공성 바디들(15)을 형성하는 단계와, 여기서 상기 바디들 각각은 상기 기판에서 먼 상면을 갖고; 상기 바디들 위에 전기 절연성 유전층을 형성하는 단계와; 상기 바디들 위에 형성된 상기 전기 절연성 유전층 위에 전도성 캐소드층을 형성하는 단계와; 그리고 상기 기판을 각각 바디 부분 및 기판 부분을 포함하는 캐패시터 부분들로 분할하는 단계를 포함하는 고상 캐패시터 제조 방법에 있어서,
    상기 기판 부분으로부터 먼 바디 부분 각각의 단부 영역에는 이 단부 영역의 나머지 부분에 대해 국부적으로 상승된 플랫폼(17)이 제공되며, 상기 플랫폼은 캐소드 단자 사이트를 제공하고, 상기 기판 부분은 애노드 단자 사이트를 제공하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 플랫폼은 상기 바디들이 만들어지는 다공성 판 작용 물질을 포함하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  3. 제 2 항에 있어서,
    상기 플랫폼은 상기 바디들의 미소결 또는 후소결 성형에 의해 형성되는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  4. 제 3 항에 있어서,
    상기 플랫폼은 상기 바디들의 미소결 몰딩에 의해 형성되는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 플랫폼은 소결된 상기 바디들을 기계 가공함으로써 형성되는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  6. 제 3 항에 있어서,
    상기 플랫폼은 기형성된 바디들 위에 상기 플랫폼을 미소결 성형함으로써 형성되는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  7. 제 1 항에 있어서,
    상기 플랫폼은 고체 전도성 물질을 포함하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  8. 제 7 항에 있어서,
    상기 플랫폼은 상기 기판 부분으로부터 먼 바디 부분들의 단부 영역들에 도포되는 평면 프레임 또는 격자로서 형성되고, 상기 프레임 또는 격자는 이후 상기 바디 부분들 각각에 대한 개별적인 플랫폼들로 형성되는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  9. 제 8 항에 있어서,
    상기 프레임 또는 격자는 고체 금속 또는 금속 합금 평면 시트를 포함하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  10. 제 1 항에 있어서,
    상기 플랫폼은, 상기 플랫폼을 형성하기 위해 응고되는 코팅 또는 페이스트로서 도포되는 전도성 물질로부터 형성되는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  11. 제 1 항에 있어서,
    상기 기판의 바깥 표면 부분 및 상기 플랫폼의 바깥 표면 부분을 노출시킨 상태로, 상기 각 캐패시터 부분을 캡슐화층을 형성하는 보호 절연 물질로 캡슐화하는 단계를 더 포함하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  12. 제 11 항에 있어서,
    상기 애노드 단자 사이트로부터 연장되어 상기 캡슐화층의 일부분 상에 배치된 상기 애노드 단자 사이트 연장부를 형성하는 전도성 브리지가 상기 각 캐패시터 부분에 인가되는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  13. 제 12 항에 있어서,
    상기 전도성 브리지가 인가되는 상기 캡슐화층의 상기 일부분은 상기 플랫폼의 단부에 대응하는 캐소드 단자 사이트에 인접하는 영역을 포함함으로써, 상기 캐패시터 부분과의 전기적인 애노드 단자 컨택 및 캐소드 단자 컨택이, 상기 캐소드 단자 사이트 및 상기 캐소드 단자 사이트에 인접하는 상기 캡슐화된 영역에 대응하는 단자들에서, 상기 각 캐패시터 부분의 공통측면에 만들어지는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 전도성 브리지는 상기 캐패시터 부분의 측벽에 도포된 전도성 단부 캡에 의해 형성되고, 상기 단부 캡은 상기 캐패시터 부분의 상기 애노드 단자 사이트 및 상기 캐패시터 부분의 상기 캐소드 단자 사이트에 인접하는 상기 캡슐화된 영역과 겹치는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  15. 제 14 항에 있어서,
    상기 전도성 브리지는 대향하는 측벽들에 도포된 2개의 단부 캡들을 포함함으로써, 상기 캐패시터 부분의 한측면에서 상기 캐패시터 부분의 상기 플랫폼의 단부와 겹치는 2개의 애노드 단자 컨택들을 형성하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  16. 제 1 항에 있어서,
    상기 플랫폼은 직선, 원형 또는 타원형의 탭 또는 스텝의 형태를 갖는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  17. 제 1 항에 있어서,
    상기 플랫폼은 상기 기판 부분으로부터 먼 바디 부분 각각의 단부 영역의 중심에 위치하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  18. 제 1 항에 있어서,
    상기 플랫폼은 상기 기판 부분으로부터 먼 바디 부분 각각의 단부 영역의 한측면 영역에 위치하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  19. 제 1 항에 있어서,
    상기 바디들은 상기 기판상에 로우 및 칼럼의 어레이로 배열되고, 상기 분할하는 단계는 상기 로우 및 칼럼을 따라 절단하는 것을 포함하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  20. 제 1 항에 있어서,
    종료 공정에서 상기 애노드 단자 사이트 및 상기 캐소드 단자 사이트에 솔더 적합 코팅을 도포하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  21. 제 20 항에 있어서,
    상기 종료 공정은 상기 각 단자 사이트의 컨택면을 전도성 페이스트로 액체 코팅하여, 상기 코팅을 응고시키는 것을 포함하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  22. 제 20 항 또는 제 21 항에 있어서,
    상기 종료 공정은 상기 각 단자 사이트상에 금속 또는 금속들의 층을 형성하기 위해 금속 코팅을 하는 것을 포함하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  23. 제 1 항에 있어서,
    2개 이상의 국부적으로 상승된 플랫폼들이 상기 기판 부분으로부터 먼 바디 부분 각각의 단부 영역에 형성됨으로써, 상기 각 바디 상에 2개 이상의 캐소드 단자 사이트를 형성하는 것을 특징으로 하는 고상 캐패시터 제조 방법.
  24. 전기 전도성 기판 부재(10)와;
    상기 기판의 표면상에 제공된 판 작용 금속을 포함하는 다공성 바디(15)와;
    캐소드 및 애노드의 빈 표면 위에 형성되는 전기 절연성 유전층과;
    상기 캐소드 및 애노드의 빈 표면 위의 상기 전기 절연성 유전층 위에 형성되는 전도성 캐소드층을 포함하며,
    상기 바디는 상기 기판으로부터 먼 상면을 갖고, 상기 상면에는 상기 바디의 인접하는 상면에 대해 국부적으로 상승된 플랫폼(17)이 형성되어, 상기 국부적으로 상승된 플랫폼은 캐소드 단자 사이트를 제공하고, 상기 기판은 애노드 단자 사이트를 제공하는 것을 특징으로 하는 고상 캐패시터.
  25. 제 24 항에 있어서,
    상기 바디는, 상기 기판의 바깥 표면 부분을 상기 애노드 단자 사이트로서 노출시키고 상기 플랫폼의 바깥 표면 부분을 상기 캐소드 단자 사이트로서 노출시킨 상태로, 보호 절연 물질로 캡슐화되는 것을 특징으로 하는 고상 캐패시터.
  26. 제 25 항에 있어서,
    상기 애노드 단자 사이트로부터 상기 바디의 캡슐화된 표면 부분까지 전도성 브리지가 연장되어, 상기 캡슐화된 바디의 표면 부분 상에 애노드 단자 컨택 연장부를 형성하는 것을 특징으로 하는 고상 캐패시터.
  27. 제 26 항에 있어서,
    상기 애노드 단자 컨택 연장부가 형성된 상기 캡슐화된 바디의 표면 부분은 상기 플랫폼에 대응하는 상기 캐소드 단자 사이트에 인접하게 위치하여, 프린트 회로 기판에 대한 애노드 단자 컨택 및 캐소드 단자 컨택 모두가 상기 캐패시터의 공통측면에 만들어지는 것을 특징으로 하는 고상 캐패시터.
  28. 제 26 항 또는 제 27 항에 있어서,
    상기 전도성 브리지는 상기 캐패시터의 한측면에 도포되는 전도성 단부 캡을 포함하는 것을 특징으로 하는 고상 캐패시터.
  29. 제 28 항에 있어서,
    상기 전도성 브리지는 상기 캐패시터의 대향하는 측면들에 도포되는 2개 이상의 단부 캡을 포함하는 것을 특징으로 하는 고상 캐패시터.
  30. 삭제
  31. 삭제
KR1020027006235A 1999-11-15 2000-11-15 고상 캐패시터 및 그 제조 방법 KR100675958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9926975.5A GB9926975D0 (en) 1999-11-15 1999-11-15 Solid state capacitors and methods of manufacturing them
GB9926975.5 1999-11-15

Publications (2)

Publication Number Publication Date
KR20020079733A KR20020079733A (ko) 2002-10-19
KR100675958B1 true KR100675958B1 (ko) 2007-02-01

Family

ID=10864534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027006235A KR100675958B1 (ko) 1999-11-15 2000-11-15 고상 캐패시터 및 그 제조 방법

Country Status (11)

Country Link
US (1) US6813140B1 (ko)
EP (1) EP1230656B1 (ko)
JP (1) JP4405126B2 (ko)
KR (1) KR100675958B1 (ko)
CN (1) CN1272816C (ko)
AT (1) ATE266247T1 (ko)
AU (1) AU1402801A (ko)
DE (1) DE60010505T2 (ko)
GB (1) GB9926975D0 (ko)
IL (1) IL149541A0 (ko)
WO (1) WO2001037296A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9824442D0 (en) * 1998-11-06 1999-01-06 Avx Ltd Manufacture of solid state capacitors
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
US7016180B2 (en) * 2003-12-26 2006-03-21 Tdk Corporation Capacitor
US6870728B1 (en) * 2004-01-29 2005-03-22 Tdk Corporation Electrolytic capacitor
US8257463B2 (en) * 2006-01-23 2012-09-04 Avx Corporation Capacitor anode formed from flake powder
JP4626556B2 (ja) * 2006-03-31 2011-02-09 Tdk株式会社 固体電解コンデンサ及びその製造方法
JP2007273710A (ja) * 2006-03-31 2007-10-18 Nichicon Corp 固体電解コンデンサ用素子の製造方法
DE112007001100T5 (de) 2006-05-05 2009-05-14 Cabot Corp., Boston Tantalpulver mit glatter Oberfläche und Verfahren zur Herstellung desselben
US20080123251A1 (en) * 2006-11-28 2008-05-29 Randall Michael S Capacitor device
JP4915856B2 (ja) * 2007-03-06 2012-04-11 Necトーキン株式会社 固体電解コンデンサ
JP5104380B2 (ja) * 2008-02-15 2012-12-19 日本ケミコン株式会社 固体電解コンデンサ及びその製造方法
US8430944B2 (en) * 2008-12-22 2013-04-30 Global Advanced Metals, Usa, Inc. Fine particle recovery methods for valve metal powders
US8199461B2 (en) 2009-05-29 2012-06-12 Avx Corporation Refractory metal paste for solid electrolytic capacitors
US8441777B2 (en) 2009-05-29 2013-05-14 Avx Corporation Solid electrolytic capacitor with facedown terminations
US8279583B2 (en) * 2009-05-29 2012-10-02 Avx Corporation Anode for an electrolytic capacitor that contains individual components connected by a refractory metal paste
US8218292B2 (en) * 2009-07-31 2012-07-10 Avx Corporation Dry powder stencil printing of solid electrolytic capacitor components
JP2011159659A (ja) * 2010-01-29 2011-08-18 Nec Tokin Corp 固体電解コンデンサ
CN102768907A (zh) * 2011-05-04 2012-11-07 佳邦科技股份有限公司 固态电容及其制作方法
GB2505566A (en) 2012-08-31 2014-03-05 Avx Corp Iterative screening method for electrolytic capacitors
US9916935B2 (en) 2014-11-07 2018-03-13 Avx Corporation Solid electrolytic capacitor with increased volumetric efficiency
US9837216B2 (en) 2014-12-18 2017-12-05 Avx Corporation Carrier wire for solid electrolytic capacitors
US9966196B2 (en) 2015-03-23 2018-05-08 Avx Corporation Tantalum embedded microchip
US11257629B2 (en) 2018-02-12 2022-02-22 KYOCERA AVX Components Corporation Solid electrolytic capacitor for a tantalum embedded microchip
EP3746238A1 (en) 2018-03-05 2020-12-09 Global Advanced Metals USA, Inc. Anodes containing spherical powder and capacitors
KR102503996B1 (ko) 2018-03-05 2023-03-02 글로벌 어드밴스드 메탈스 유에스에이, 아이엔씨. 구형 탄탈럼 분말, 그를 함유하는 생성물, 및 그의 제조 방법
WO2020106406A1 (en) * 2018-11-19 2020-05-28 Avx Corporation Solid electrolytic capacitor for a tantalum embedded microchip
CA3120873A1 (en) 2018-12-12 2020-06-18 Craig M. Sungail Spherical niobium alloy powder, products containing the same, and methods of making the same
TW202106893A (zh) 2019-07-19 2021-02-16 美商環球高級金屬美國公司 球形鉭-鈦合金粉末,包含彼之產品及製備彼之方法
US11448680B2 (en) 2020-03-31 2022-09-20 KYOCERA AVX Components Corporation Screening method for electrolytic capacitors that maintains individual capacitor unit identity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599788A (en) 1984-07-13 1986-07-15 Sprague Electric Company Solid electrolytic capacitor manufacture
EP0893808A1 (en) * 1994-06-10 1999-01-27 Avx Corporation Preforms for the fabrication of surface mountable solid state capacitors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588626A (en) * 1969-04-10 1971-06-28 Sprague Electric Co Leadless solid electrolyte tantalum capacitor
DE2631776C3 (de) * 1976-07-15 1979-06-13 Standard Elektrik Lorenz Ag, 7000 Stuttgart Elektrolytkondensator
JPH0389509A (ja) * 1989-08-31 1991-04-15 Hitachi Aic Inc 固体電解コンデンサ
US5198968A (en) * 1992-07-23 1993-03-30 Avx Corporation Compact surface mount solid state capacitor and method of making same
US5357399A (en) 1992-09-25 1994-10-18 Avx Corporation Mass production method for the manufacture of surface mount solid state capacitor and resulting capacitor
GB9824442D0 (en) 1998-11-06 1999-01-06 Avx Ltd Manufacture of solid state capacitors
DE60033076T2 (de) * 1999-04-16 2007-08-30 Matsushita Electric Industrial Co., Ltd., Kadoma Anodische Elektrode für Elektrolytkondensator und Verfahren zu ihrer Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599788A (en) 1984-07-13 1986-07-15 Sprague Electric Company Solid electrolytic capacitor manufacture
EP0893808A1 (en) * 1994-06-10 1999-01-27 Avx Corporation Preforms for the fabrication of surface mountable solid state capacitors

Also Published As

Publication number Publication date
CN1272816C (zh) 2006-08-30
CN1423821A (zh) 2003-06-11
JP2003514385A (ja) 2003-04-15
EP1230656A1 (en) 2002-08-14
EP1230656B1 (en) 2004-05-06
IL149541A0 (en) 2002-11-10
US6813140B1 (en) 2004-11-02
GB9926975D0 (en) 2000-01-12
DE60010505D1 (de) 2004-06-09
JP4405126B2 (ja) 2010-01-27
WO2001037296A1 (en) 2001-05-25
KR20020079733A (ko) 2002-10-19
ATE266247T1 (de) 2004-05-15
DE60010505T2 (de) 2005-04-07
AU1402801A (en) 2001-05-30

Similar Documents

Publication Publication Date Title
KR100675958B1 (ko) 고상 캐패시터 및 그 제조 방법
JP4601230B2 (ja) 固体コンデンサおよびそれらの製造方法
KR100601411B1 (ko) 고상 캐패시터 제조 방법
KR100601410B1 (ko) 고상 캐패시터 및 그 제조 방법
US7687884B2 (en) Manufacture of solid state capacitors
US4599788A (en) Solid electrolytic capacitor manufacture
KR100932006B1 (ko) 고체상 전자 부품의 제조방법
KR100782590B1 (ko) 다수의 고체 상태 캐패시터의 제조 방법
US4494299A (en) Method of manufacturing solid electrolytic capacitors
EP1047087B1 (en) Method of manufacturing solid state capacitors
KR100277604B1 (ko) 표면장착가능한 고체상태 커패시터 및 합성 커패시터 제조의 대량 생산법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee