KR100674888B1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR100674888B1
KR100674888B1 KR1020050078340A KR20050078340A KR100674888B1 KR 100674888 B1 KR100674888 B1 KR 100674888B1 KR 1020050078340 A KR1020050078340 A KR 1020050078340A KR 20050078340 A KR20050078340 A KR 20050078340A KR 100674888 B1 KR100674888 B1 KR 100674888B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor light
semiconductor
Prior art date
Application number
KR1020050078340A
Other languages
Korean (ko)
Inventor
박은현
안도열
유태경
Original Assignee
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피밸리 주식회사 filed Critical 에피밸리 주식회사
Priority to KR1020050078340A priority Critical patent/KR100674888B1/en
Priority to PCT/KR2006/003363 priority patent/WO2007024122A1/en
Application granted granted Critical
Publication of KR100674888B1 publication Critical patent/KR100674888B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34393—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers not only based on AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

A semiconductor light emitting device is provided to improve an inter quantum efficiency by reducing a lattice mismatch state between a well layer and a barrier layer using an improved active layer structure. A semiconductor light emitting device has a plurality of semiconductor layers. The semiconductor light emitting device includes an active layer(40) capable of generating light by using the recombination between electrons and holes. The active layer is formed like a quantum well structure. The quantum well structure includes a well layer(41) made of AlxGayIn1-x-y(0 x 1, 0 y 1, 0 x+y 1) and a barrier layer(42) made of MgaZn1-a(0 a 1).

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Semiconductor Light Emitting Device {SEMICONDUCTOR LIGHT EMITTING DEVICE}

도 1은 종래의 반도체 발광소자의 일 예를 설명하는 단면도,1 is a cross-sectional view illustrating an example of a conventional semiconductor light emitting device;

도 2는 피에조 장(Piezo Field)에 의한 에너지 밴드 휨 현상을 설명하는 개략도,2 is a schematic diagram illustrating an energy band bending phenomenon due to a piezo field;

도 3은 InGaN와 MgZnO 물질의 In 및 Mg 몰분율(Mole Fraction)에 따른 격자상수를 나타내는 그래프,3 is a graph showing lattice constants according to In and Mg mole fractions of InGaN and MgZnO materials;

도 4는 In0 .15Ga0 .85N 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층, In0 .15Ga0 .85N 우물층/Al0.2Ga0.8N 장벽층으로 구성된 활성층, 그리고 ZnO 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층의 광이득(Optical Gain)을 계산한 그래프,4 is In 0 .15 Ga 0 .85 in N well layer / Mg 0 .2 Zn 0 .8 O barrier layer an active layer, In 0 .15 Ga 0 .85 N well layer / Al 0.2 Ga 0.8 N barrier layer consisting of a calculating the active layer is configured, and ZnO well layer / Mg 0 .2 Zn 0 .8 O barrier layer optical gain (optical gain) of the active layer consisting of a graph,

도 5는 In0 .15Ga0 .85N 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층, In0 .15Ga0 .85N 우물층/Al0.2Ga0.8N 장벽층으로 구성된 활성층, 그리고 ZnO 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층의 광루미네센스(Photoluminescence)를 계산한 그래프,Figure 5 In 0 .15 Ga 0 .85 in N well layer / Mg 0 .2 Zn 0 .8 O barrier layer an active layer, In 0 .15 Ga 0 .85 N well layer / Al 0.2 Ga 0.8 N barrier layer consisting of a and calculate an optical luminescence (Photoluminescence) of the active layer consisting of consisting of an active layer, and ZnO well layer / Mg 0 .2 Zn 0 .8 O barrier layer graph,

도 6은 본 발명에 따른 반도체 발광소자의 일 예를 나타내는 단면도.6 is a cross-sectional view showing an example of a semiconductor light emitting device according to the present invention.

본 발명은 반도체 발광소자에 관한 것으로, 특히 활성층의 우물층을 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층으로 구성하고, 장벽층을 MgaZn1 - aO(0≤a≤1)로 된 화합물 반도체층으로 구성함으로써, 우물층과 장벽층 사이의 격자 불일치를 개선함과 동시에 우물층 내부의 피에조 효과(Piezo Effect)를 완화시켜 내부양자효율을 개선한 반도체 발광소자에 관한 것이다. 여기서, 반도체 발광소자는 발광 다이오드(LED)와 레이저 다이오드(LD)과 같은 소자를 말한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device, and in particular, a compound semiconductor in which the well layer of the active layer is made of Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). consists of a layer, the barrier layer the Mg a Zn 1 - a O by forming a compound semiconductor layer of a (0≤a≤1), improved, and at the same time inside the well layer piezo a lattice mismatch between the well layer and the barrier layer The present invention relates to a semiconductor light emitting device having an internal quantum efficiency improved by alleviating a piezo effect. Here, the semiconductor light emitting device refers to a device such as a light emitting diode (LED) and a laser diode (LD).

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자가 예시되어 있으며, 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다.1 is a view showing an example of a conventional semiconductor light emitting device, a group III nitride semiconductor light emitting device is illustrated, the light emitting device is a substrate 100, a buffer layer 200, an epitaxial growth on the substrate 100, the buffer layer ( N-type nitride semiconductor layer 300 epitaxially grown on 200, active layer 400 epitaxially grown on n-type nitride semiconductor layer 300, p-type nitride semiconductor layer 500 epitaxially grown on active layer 400, p The p-side electrode 600 formed on the type nitride semiconductor layer 500, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type nitride semiconductor layer 500 and the active layer 400 are mesa-etched. And an n-side electrode 800 formed on the exposed n-type nitride semiconductor layer 301.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 Al2O3 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and an Al 2 O 3 substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the nitride semiconductor layer can be grown.

기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 유기금속기상성장법 (MOCVD)에 의해 성장된다.The nitride semiconductor layers epitaxially grown on the substrate 100 are mainly grown by organometallic vapor phase growth (MOCVD).

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 AlxGa1 -xN(0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 InxGa1 -xN(0<x≤1)층을 성장시키는 기술이 개시되어 있다.The buffer layer 200 is for overcoming the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness is disclosed, and U.S. Patent No. 5,290,393 discloses Al x Ga 1- x N having a thickness of 10 Pa to 5000 Pa at a temperature of 200 to 900 ° C. on a sapphire substrate (0 ≦ x <1). A technique for growing a buffer layer is disclosed, and International Publication No. WO / 05/053042 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In x Ga 1 -x N (0). A technique for growing a layer is disclosed.

n형 질화물 반도체층(300)은 Si, Ge, Sn로 이루어진 군중에서 적어도 한가지 물질이 n형 불순물로 도핑되며 일반적으로 n형 질화물 반도체층은 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 반도체층을 도핑하는 기술이 개시되어 있다.In the n-type nitride semiconductor layer 300, at least one material is doped with n-type impurities in a crowd consisting of Si, Ge, and Sn. In general, the n-type nitride semiconductor layer is made of GaN and is doped with Si. U. S. Patent No. 5,733, 796 discloses a technique for doping an n-type semiconductor layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 InxGa1 -xN(0<x≤1)로 이루어지고, 하나의 우물층이나 복수개의 우물층들로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In x Ga 1 -x N (0 <x≤1), and includes one well layer or a plurality of well layers. It consists of International Publication WO / 02/021121 discloses a technique for doping only a plurality of quantum well layers and a part of barrier layers.

p형 질화물 반도체층(500)은 Zn, Mg,Ca, Be로 이루어진 군중에서 적어도 한 가지 물질이 p형 불순물로 도핑되며, 활성화(Activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(Annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.In the p-type nitride semiconductor layer 500, at least one material is doped with p-type impurities from a crowd of Zn, Mg, Ca, and Be, and has p-type conductivity through an activation process. US Patent No. 5,247,533 discloses a technique for activating a p-type nitride semiconductor layer by electron beam irradiation, and US Patent No. 5,306,662 discloses a technique for activating a p-type nitride semiconductor layer by annealing at a temperature of 400 ° C or higher. International Patent Publication No. WO / 05/022655 discloses a technique in which a p-type nitride semiconductor layer has a p-type conductivity without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of a p-type nitride semiconductor layer. Is disclosed.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류의 공급과 활성층에서 발생된 빛의 방출을 용이하게 하기 위해 구비되는 것으로서, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.The p-side electrode 600 is provided to facilitate the supply of current to the entire p-type nitride semiconductor layer 500 and the emission of light generated in the active layer. US Patent No. 5,563,422 discloses that the p-type nitride semiconductor layer is almost the same. A light transmissive electrode formed over the entire surface and in ohmic contact with a p-type nitride semiconductor layer and formed of Ni and Au is disclosed. US Pat. No. 6,515,306 discloses forming an n-type superlattice layer on a p-type nitride semiconductor layer. A technique is disclosed in which a translucent electrode made of indium tin oxide (ITO) is formed thereon.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 p측 전극(600)을 사용하는 발광소자를 플립칩(Flip Chip)이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.On the other hand, the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, the light emitting element using the p-side electrode 600 is a flip chip (Flip Chip) This is called. U. S. Patent No. 6,194, 743 discloses a technique for an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극(800)을 Ti과 Al으로 구성한 기술이 개시되어 있으며, 미국특허 제5,652,434호에는 투광성 전극의 일부가 제거되어 p측 본딩 패드가 p형 질화물 반도체층에 직접 접하는 기술이 개시되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 discloses a technique in which the n-side electrode 800 is composed of Ti and Al. US Patent No. 5,652, 434 discloses a technique in which a part of the light transmitting electrode is removed so that the p-side bonding pad is directly in contact with the p-type nitride semiconductor layer.

일반적으로 발광소자는 활성층을 구성하는 우물층(들)에서 전자와 정공의 재결합을 통해 전기 에너지가 광 에너지로 변환됨으로써 발광을 하게 된다. 이때 전자와 정공의 결합이 얼마나 효율적으로 일어나는지가 발광소자의 내부양자효율 (Internal Quantum Efficiency)을 결정하게 된다.In general, the light emitting device emits light by converting electrical energy into light energy through recombination of electrons and holes in the well layer (s) constituting the active layer. At this time, how efficiently the combination of electrons and holes occurs determines the internal quantum efficiency of the light emitting device.

일반적으로 질화물 반도체 발광소자에 있어서 활성층은 파장에 따라 약간의 차이는 있지만 InxGa1 - xN (0≤x≤1) 우물층에 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 장벽층을 사용한다. 그러나 질화물의 물질특성상 우물층과 장벽층의 격자상수의 차이로 인하여 활성층에 강한 피에조 전기장(Piezoelectric Field)이 형성된다. 이로 인하여 우물층 내에서 에너지 밴드의 휨 현상이 발생하고, 이는 전자와 정공 분포의 공간적 분리 현상을 초래하여 전자와 정공의 결합률(Recombination Rate)을 떨어뜨리게 된다. In general, in the nitride semiconductor light emitting device, the active layer is slightly different depending on the wavelength, but Al x In y Ga 1 -x- y N ( 0≤x ) is formed in the In x Ga 1 - x N (0≤x≤1) well layer. ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) barrier layer. However, due to the difference in lattice constant between the well layer and the barrier layer due to the material properties of the nitride, a strong piezoelectric field is formed in the active layer. As a result, bending of the energy band occurs in the well layer, which causes a spatial separation of electrons and holes distribution, thereby lowering the recombination rate of electrons and holes.

본 발명은 우물층과 장벽층 사이의 격자부정합을 감소시켜 우물층의 피에조 효과에 의한 전계 형성을 최소화하여 반도체 발광소자의 내부양자효율을 개선하는 것을 목적으로 한다.An object of the present invention is to reduce the lattice mismatch between a well layer and a barrier layer, thereby minimizing the formation of an electric field due to the piezo effect of the well layer, thereby improving the internal quantum efficiency of the semiconductor light emitting device.

이를 위해, 본 발명은 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층을 가지는 반도체 발광소자에 있어서, 활성층이 AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층과 MgaZn1 - aO (0≤a≤1) 장벽층을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.To this end, the present invention is a semiconductor light emitting device having a plurality of semiconductor layers having an active layer for generating light through recombination of electrons and holes, the active layer is Al x Ga y In 1-xy N (0≤x≤1 It provides a semiconductor light-emitting device comprising a 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1) well layer and a Mg a Zn 1 - a O (0 ≤ a ≤ 1 ) barrier layer.

또한 본 발명은 MgaZn1 - aO (0≤a≤1) 장벽층의 에너지 밴드갭이 AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층의 에너지 밴드갭보다 큰 것을 특징으로 하는 반도체 발광소자를 제공한다.The invention also Mg a Zn 1 - a O ( 0≤a≤1) the energy band gap of the barrier layer is Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0 ≤ x + y ≤ 1) A semiconductor light emitting device, characterized in that it is larger than the energy band gap of the well layer.

또한 본 발명은 AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층의 격자상수가 MgaZn1 - aO (0≤a≤1) 장벽층의 격자상수와 일치하는 것을 특징으로 하는 반도체 발광소자를 제공한다.In addition, the present invention is Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) lattice constant of the well layer Mg a Zn 1 - a O ( 0≤a≤1) A semiconductor light emitting device is provided, which matches the lattice constant of the barrier layer.

또한 본 발명은 활성층이 AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층과 MgaZn1 - aO (0≤a≤1) 장벽층이 교대로 적층되어 있는 것을 특징으로 하는 반도체 발광소자를 제공한다.In the present invention, the active layer is Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) well layer and Mg a Zn 1 - a O (0 ≤ a ≤ 1) A semiconductor light emitting device is provided, in which barrier layers are alternately stacked.

또한 본 발명은 복수개의 반도체층이 AlmGanIn1 -m- nN (0≤m≤1, 0≤n≤1, 0≤m+n≤1)로 된 질화물 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다. 이는 반도체 발광소자가 3족 질화물 반도체 발광소자의 형태를 가지는 것을 의미한다.In addition, the present invention is that the plurality of semiconductor layer comprises a nitride semiconductor layer of Al m Ga n In 1 -m- n N (0≤m≤1, 0≤n≤1, 0≤m + n≤1) A semiconductor light emitting device is provided. This means that the semiconductor light emitting device has the form of a group III nitride semiconductor light emitting device.

또한 본 발명은 복수개의 반도체층이 MgrZn1 - rO (0≤r≤1)로 된 산화물 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다. 이는 MgZnO 산화물 반도체층이 발광소자의 장벽층 이외의 층에도 사용될 수 있음을 의미한다. In another aspect, the present invention a plurality of the semiconductor layer is Mg Zn r 1 - provides a semiconductor light emitting device comprising the oxide semiconductor layer to r O (0≤r≤1). This means that the MgZnO oxide semiconductor layer can be used for layers other than the barrier layer of the light emitting device.

AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층은 5Å이상 5000Å이하의 두께를 가지는 것이 바람직하며, 보다 바람직하게는 5Å이상 1000Å이하의 두께를 가진다. 따라서 본 발명이 양자우물구조 발광소자 및 이중 이종접합 구조 발광소자에 모두에 적용될 수 있음을 알 수 있다. 우물층이 5Å보다 얇을 경우 전자와 정공의 우물층 갇힘 현상(Confinement)이 약화되어 발광효율이 급격히 저하될 수 있으며, 또한 기판 전체에 걸쳐서 균일한 두께를 얻기가 힘들기 때문에 특성의 변화가 심하게 나타날 수 있다. 그리고, 우물층이 5000Å보다 두꺼울 경우 우물층은 저온에서 길러지므로 박막의 품질이 나빠지면서 발광소자의 효율이 감소할 수 있다. Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) well layer preferably has a thickness of 5Å 5000Å, and more preferably Has a thickness not less than 5Å and not more than 1000Å. Therefore, it can be seen that the present invention can be applied to both a quantum well structure light emitting device and a double heterojunction structured light emitting device. If the well layer is thinner than 5Å, the confinement of the well layer of electrons and holes is weakened, which can drastically reduce the luminous efficiency, and it is difficult to obtain a uniform thickness over the entire substrate. Can be. In addition, when the well layer is thicker than 5000 mW, the well layer is grown at low temperature, and thus the quality of the thin film may be deteriorated and the efficiency of the light emitting device may be reduced.

MgaZn1 - aO (0≤a≤1) 장벽층은 5Å이상 10000Å이하의 두께를 가지는 것이 바람직하며, 보다 바람직하게는 10Å이상 5000Å이하의 두께를 가진다. 장벽층이 5Å이하로 구성될 경우 에너지 장벽이 낮아지면서 전자와 홀의 갇힘 현상이 나빠질 수 있으며, 장벽층이 5000Å보다 두꺼울 경우 저온에서 성장이 되므로 박막의 품질이 나빠지면서 발광효율이 떨어질 수 있다. Mg a Zn 1 - a O ( 0≤a≤1) The barrier layer preferably has a thickness of 5Å 10000Å, has more preferably a thickness of 10Å or less than 5000Å. If the barrier layer is 5 Å or less, the energy barrier is lowered, the electron and hole trapping phenomenon may worsen. If the barrier layer is thicker than 5000 성장, it grows at low temperature, so the quality of the thin film may deteriorate and the luminous efficiency may decrease.

또한 본 발명은 기판, 기판 위에 에피성장되는 버퍼층, 버퍼층 위에 에피성장되는 n형 질화물 반도체층, n형 질화물 반도체층 위에 에피성장되며 AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층과 MgaZn1-aO (0≤a≤1) 장벽층을 포함하는 활성층, 활성층 위에 에피성장되는 p형 질화물 반도체층, p형 질화물 반도체층 위에 형성되는 p측 전극, p형 질화물 반도체층과 활성층이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.In addition, the present invention is epitaxially grown on a substrate, a buffer layer epitaxially grown on the substrate, an n-type nitride semiconductor layer epitaxially grown on the buffer layer, an n-type nitride semiconductor layer and Al x Ga y In 1-xy N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) An active layer comprising a well layer and a Mg a Zn 1-a O (0≤a≤1) barrier layer, a p-type nitride semiconductor layer epitaxially grown on the active layer, p-type It provides a semiconductor light emitting device comprising a p-side electrode formed on the nitride semiconductor layer, the p-type nitride semiconductor layer and the n-side electrode formed on the n-type nitride semiconductor layer exposed by mesa etching.

또한 본 발명은 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층을 가지는 반도체 발광소자에 있어서, AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층을 포함하는 활성층과, 활성층에 인접하여 형성되는 MgaZn1-aO (0≤a≤1) 층을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다. 이러한 구성은 활성층의 최고 바깥층이 우물층일 때 그 적용이 유용한 구조이다.In addition, in the semiconductor light emitting device having a plurality of semiconductor layers having an active layer for generating light through recombination of electrons and holes, Al x Ga y In 1-xy N (0≤x≤1, 0≤y ≤ 1, 0 ≤ x + y ≤ 1) A semiconductor light emitting device comprising an active layer comprising a well layer and a Mg a Zn 1-a O (0 ≤ a ≤ 1) layer formed adjacent to the active layer To provide. This configuration is useful when the outermost layer of the active layer is a well layer.

이하 도면을 참고하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 피에조 장(Peizo Field)에 의한 에너지 밴드 휨 현상을 설명하는 개략도로서, 전자와 정공은 가능한 에너지가 낮은 상태로 이동하려고 하기 때문에 전자와 정공의 파동함수(Wave Function)가 도 2와 같이 분포하게 된다. 전자와 정공의 파동함수의 최대치 사이의 간격이 멀어질수록 파동함수의 겹침 확률이 낮아져 그만큼 전자와 정공의 결합 확률이 낮아지게 된다. 이런 피에조 장(Piezo Field)에 의한 직접적인 영향으로는 휘도 감소와 외부 인가 전압에 따른 발광 파장의 청색 편이(Blue Shift) 현상이 있다.FIG. 2 is a schematic diagram illustrating the bending of an energy band caused by a piezo field. Since the electrons and holes try to move in a state where energy is as low as possible, the wave function of the electrons and holes is as shown in FIG. 2. Will be distributed. As the distance between the maximum value of the wave function of the electron and the hole increases, the probability of the overlap of the wave function decreases, so that the combination probability of the electron and hole decreases. Direct effects of the piezo field include a decrease in luminance and a blue shift of the emission wavelength due to an externally applied voltage.

본 발명에서는 이런 문제를 개선하고자 여러 가지 물질에 대해서 연구하던 중 AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 질화물 반도체를 우물층, MgaZn1-aO (0≤a≤1)로 된 산화물 반도체를 장벽층으로 하여 활성층을 구성하면 앞서 제기한 문제들이 해결되고 발광효율이 증가할 수 있다는 것을 알게 되었다.To improve this problem, in the present invention, in the Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) while trying to study the various materials When the active layer is formed by using a nitride semiconductor as a well layer and an oxide semiconductor composed of Mg a Zn 1-a O (0 ≦ a ≦ 1 ) as a barrier layer, the above-mentioned problems are solved and the luminous efficiency may be increased. .

InxGa1 - xN (0≤x≤1) 우물층과 MgaZn1 - aO (0≤a≤1) 장벽층을 가지는 활성층 구조에 대하여 다체(Many-Body) 효과를 고려한 논-마코비안(Non-Markovian) 모델을 이용하여 광이득(Optical Gain) 및 광루미네센스(Photoluminescence)를 이론적으로 계산하였다. In x Ga 1 - x N ( 0≤x≤1) well layer and the Mg a Zn 1 - considering a O (0≤a≤1) dache (Many-Body) effect on the active layer structure with a barrier layer, the non- Optical Gain and Photoluminescence were theoretically calculated using a Non-Markovian model.

육방정계 결정(Wurtzite Crystal) 구조인 InxGa1 - xN (0≤x≤1)의 경우 격자상수는 In의 양 x에 따라서, 격자상수(a)는 3.1892 + 0.3408x Å의 값을 가지며, 에너지 밴드갭(Eg)은 3.44 - 1.55x eV의 값을 가진다.In the case of In x Ga 1 - x N (0≤x≤1), which is a hexagonal crystal structure, the lattice constant depends on the amount x of In, and the lattice constant (a) has a value of 3.1892 + 0.3408x Å. The energy bandgap (Eg) has a value of 3.44-1.55x eV.

육방정계 결정(Wurtzite Crystal) 구조인 MgaZn1 - aO (0≤a≤1)의 경우 격자상수는 Mg의 양 a에 따라서, 격자상수(a)는 3.2505 - 0.0515a Å의 값을 가지며, 에너지 밴드갭(Eg)은 3.35 + (0.64a / 0.33) eV의 값을 가진다.In the case of Mg a Zn 1 - a O (0≤a≤1), which is a hexagonal crystal structure, the lattice constant depends on the amount a of Mg, and the lattice constant (a) is 3.2505-0.0515a 15. , The energy bandgap (Eg) has a value of 3.35 + (0.64a / 0.33) eV.

도 3은 InGaN와 MgZnO 물질의 In 및 Mg 몰분율(Mole Fraction)에 따른 격자상수를 나타내는 그래프로서, MgaZn1 - aO (0≤a≤1)의 격자상수는 InxGa1 - xN (0≤x≤1)의 격자상수 범위 안에 있으며, 따라서 MgaZn1 - aO (0≤a≤1)와 InxGa1 - xN (0≤x≤1)의 격자상수가 일치하는 영역이 존재하게 된다. 또한 페르미 에너지 준위(Fermi Energy Level)를 고려한 MgaZn1 - aO (0≤a≤1)와 InxGa1 - xN (0≤x≤1)의 전도대 에너지 밴드갭의 차(Ec)는 1.6x + a - 0.15 eV로 표현되므로 이 값의 양수 영역이 본 발명에 적용하기 바람직하다. 이는 우물층의 에너지 밴드갭이 장벽층의 에너지 밴드갭보다 작아야 하기 때문이다.3 is a graph showing lattice constants according to In and Mg mole fractions of InGaN and MgZnO materials, and the lattice constant of Mg a Zn 1 - a O (0≤a≤1) is In x Ga 1 - x N It is in the range of lattice constant of (0≤x≤1), so that the lattice constant of Mg a Zn 1 - a O (0≤a≤1) and In x Ga 1 - x N (0≤x≤1) coincide The realm will exist. In addition, the difference (Ec) of the conduction band energy band gap between Mg a Zn 1 - a O (0≤a≤1) and In x Ga 1 - x N (0≤x≤1) in consideration of the Fermi Energy Level. Is expressed as 1.6x + a-0.15 eV, so a positive region of this value is preferred for use in the present invention. This is because the energy bandgap of the well layer should be smaller than the energy bandgap of the barrier layer.

InxGa1 - xN (0≤x≤1) 우물층과 MgaZn1 - aO (0≤a≤1) 장벽층의 격자상수가 일치하는 영역(x는 0.15, a는 0.2)에 대해서 난-마코비안(Non-Markovian) 모델을 이용하여 광이득(Optical Gain) 및 광루미네센스(Photoluminescence)를 계산하였다.In a O (0≤a≤1) the region in which the lattice constant of the barrier layer matches (x is 0.15, a is 0.2) - In x Ga 1 - x N (0≤x≤1) well layer and the Mg a Zn 1 Optical gain and photoluminescence were calculated using a Non-Markovian model.

도 4는 In0 .15Ga0 .85N 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층, In0 .15Ga0 .85N 우물층/Al0.2Ga0.8N 장벽층으로 구성된 활성층, 그리고 ZnO 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층의 광이득(Optical Gain)을 이론적으로 계산한 그래프로서, In0.15Ga0.85N 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층이 높은 광이득(Optical Gain)을 나타내고 있다.4 is In 0 .15 Ga 0 .85 in N well layer / Mg 0 .2 Zn 0 .8 O barrier layer an active layer, In 0 .15 Ga 0 .85 N well layer / Al 0.2 Ga 0.8 N barrier layer consisting of a 0.2 configured active layer, and a ZnO well layer / Mg Zn 0 0 .8 O barrier layer, the optical gain of the active layer composed of a graph calculating (optical gain), theoretically, in 0.15 Ga 0.85 N well layer / Mg 0.2 Zn 0 An active layer composed of a 0.8 O barrier layer exhibits high optical gain.

이는 우물층과 장벽층의 격자상수의 일치로 인해 피에조 장(Piezo Field)이 제거되면서 우물층의 에너지 밴드 휨 현상이 개선되어 전자와 정공의 결합효율이 커지면서 나타나는 현상이다.This is a phenomenon in which the energy band warpage of the well layer is improved due to the elimination of the piezo field due to the matching of the lattice constants of the well layer and the barrier layer, thereby increasing the coupling efficiency of electrons and holes.

도 5는 In0 .15Ga0 .85N 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층, In0 .15Ga0 .85N 우물층/Al0.2Ga0.8N 장벽층으로 구성된 활성층, 그리고 ZnO 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층의 광루미네센스(Photoluminescence)를 이론적으로 계산한 그래 프로서, In0 .15Ga0 .85N 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층의 이론적 광루미네센스 계산값이 커다란 개선을 보이고 있다. 그리고, ZnO 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층의 광이득(Optical Gain) 및 광루미네센스가 In0 .15Ga0 .85N 우물층/Al0.2Ga0.8N 장벽층으로 구성된 활성층보다 큰 이유는 ZnO 체계의 경우 엑시톤 바인딩 에너지(Exiton Binding Energy)가 InGaN 체계 보다 3배 이상 크기 때문이다. Figure 5 In 0 .15 Ga 0 .85 in N well layer / Mg 0 .2 Zn 0 .8 O barrier layer an active layer, In 0 .15 Ga 0 .85 N well layer / Al 0.2 Ga 0.8 N barrier layer consisting of a consisting of an active layer, and a ZnO well layer / Mg 0 .2 Zn 0 .8 O of the optical active layer composed of a barrier layer Luminescent a theoretically calculated sense (Photoluminescence) Yes Pro standing, in 0 .15 0 .85 Ga N well layer / Mg 0 .2 Zn 0 .8 O barrier layer has shown a significant improvement in theoretical optical luminescence calculated value of the active layer consisting of a. Then, the layer / Mg ZnO well 0 .2 Zn 0 .8 an optical gain (Optical Gain) and a light luminescence of the active layer consists of In 0 .15 0 .85 O barrier layer Ga N well layer / Al 0.2 Ga 0.8 N The reason why it is larger than the active layer composed of the barrier layer is that the Exiton Binding Energy is three times larger than that of the InGaN system in the ZnO system.

본 발명의 이론적 계산값을 얻기 위한 모의실험(Simulation)에 사용된 우물층의 두께는 4nm, 장벽층의 두께는 7nm 이며, In0 .15Ga0 .85N 우물층과 Mg0 .2Zn0 .8O 장벽층의 자발 분극에 의한 전계 현상은 고려하지 않았다. 그러나, 자발 분극에 의한 전계를 고려하더라도 In0 .15Ga0 .85N 우물층/Mg0 .2Zn0 .8O 장벽층으로 구성된 활성층은 기존의 활성층보다 커다란 개선을 나타낼 것으로 사료된다.The thickness of the well layer is used for the simulation (Simulation) to obtain the theoretically calculated value of the present invention is 4nm, the thickness of the barrier layer is 7nm, In 0 .15 Ga 0 .85 N well layer and a Mg 0 .2 Zn 0 .8 The field phenomenon due to spontaneous polarization of the O barrier layer is not considered. However, even considering the electric field In 0 .15 Ga 0 .85 N well layer / Mg 0 .2 Zn 0 .8 O active layer consisting of a barrier layer due to the spontaneous polarization is considered to represent a significant improvement over the conventional active layer.

본 발명에서는 InxGa1 - xN (0≤x≤1) 우물층을 사용하였으나, 우물층을 AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 구성하여도 우물층의 에너지 밴드 휨 현상이 개선되어 전자와 정공의 결합효율이 커지면서 내부양자효율을 개선할 수 있다.In the present invention, an In x Ga 1 - x N (0 ≦ x ≦ 1) well layer is used, but the well layer may be Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ Even if x + y ≤ 1), the energy band warpage of the well layer is improved, and the coupling efficiency between electrons and holes increases, thereby improving internal quantum efficiency.

도 6은 본 발명에 따른 발광소자의 일 예를 나타내는 단면도로서, 본 발명이 3족 질화물 반도체 발광소자에 적용된 예를 나타내고 있으며, 발광소자는 기판(10), 기판(10) 위에 에피성장되는 버퍼층(20), 버퍼층(20) 위에 에피성장되는 n형 질화물 반도체층(30), n형 질화물 반도체층(30) 위에 에피성장되는 활성층(40), 활 성층(40) 위에 에피성장되는 p형 질화물 반도체층(50), p형 질화물 반도체층(50) 위에 형성되는 p측 전극(60), p측 전극(60) 위에 형성되는 p측 본딩 패드(70), p형 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 질화물 반도체층(31) 위에 형성되는 n측 전극(80)을 포함한다.6 is a cross-sectional view showing an example of a light emitting device according to the present invention, and shows an example in which the present invention is applied to a group III nitride semiconductor light emitting device, wherein the light emitting device is epitaxially grown on the substrate 10 and the substrate 10. (20), n-type nitride semiconductor layer 30 epitaxially grown on buffer layer 20, active layer 40 epitaxially grown on n-type nitride semiconductor layer 30, p-type nitride epitaxially grown on active layer 40 The p-side electrode 60 formed on the semiconductor layer 50, the p-type nitride semiconductor layer 50, the p-side bonding pad 70 and the p-type nitride semiconductor layer 50 formed on the p-side electrode 60, and The active layer 40 includes an n-side electrode 80 formed on the n-type nitride semiconductor layer 31 exposed by mesa etching.

활성층(40)은 AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층(41)과 MgaZn1 -aO (0≤a≤1) 장벽층(42)이 교대로 적층된 구조를 가지며, 이러한 구성을 통해 우물층의 밴드 휨 현상을 개선하게 된다.An active layer (40) is Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) well layer 41 and the Mg a Zn 1 -a O (0 ≦ a ≦ 1) The barrier layers 42 are alternately stacked, thereby improving band bending of the well layers.

한편, 활성층(40)의 최고 바깥층이 우물층(41)으로 될 수 있으며, 이 우물층(41)과 n형 질화물 반도체층(30) 또는 p형 질화물 반도체층(50)과의 격자상수의 차이로 인한 피에조 장의 형성을 제거하기 위하여, MgaZn1-aO (0≤a≤1) 층이 n형 질화물 반도체층(30), p형 질화물 반도체층(50), 또는 n형 질화물 반도체층(30) 및 p형 질화물 반도체층(50)의 일부를 형성하여도 좋다.On the other hand, the outermost layer of the active layer 40 may be the well layer 41, the difference in the lattice constant between the well layer 41 and the n-type nitride semiconductor layer 30 or the p-type nitride semiconductor layer 50 In order to eliminate the formation of the piezo field caused by the Mg a Zn 1-a O (0 ≦ a ≦ 1 ) layer, the n-type nitride semiconductor layer 30, the p-type nitride semiconductor layer 50, or the n-type nitride semiconductor layer A part of the 30 and the p-type nitride semiconductor layer 50 may be formed.

이러한 의미에서 본 발명은 AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층을 포함하는 반도체 발광소자에 있어서, 활성층에 접하는 n형 질화물 반도체층, p형 질화물 반도체층, 또는 n형 질화물 반도체층 및 p형 질화물 반도체층의 일부를 MgaZn1-aO (0≤a≤1) 층으로 구성한 반도체 발광소자로 확장될 수 있다.In this sense, the present invention provides a semiconductor light emitting device including an Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) well layer. An n-type nitride semiconductor layer, a p-type nitride semiconductor layer, or a portion of the n-type nitride semiconductor layer and the p-type nitride semiconductor layer may be extended to a semiconductor light emitting element composed of Mg a Zn 1-a O (0 ≦ a ≦ 1 ) layers. Can be.

본 발명에 의하면, MgaZn1 - aO (0≤a≤1) 장벽층을 통해 AlxGayIn1 -x- yN (0≤x≤ 1, 0≤y≤1, 0≤x+y≤1) 우물층보다 큰 밴드갭 에너지를 유지하면서도 우물층과의 격자상수의 부정합을 해소하여 반도체 발광소자의 내부양자효율을 향상시키게 된다.According to the present invention, Mg a Zn 1 - a O (0≤a≤1) Al x through the barrier layer Ga y In 1 -x- y N ( 0≤x≤ 1, 0≤y≤1, 0≤x + y≤1) The internal quantum efficiency of the semiconductor light emitting device is improved by eliminating mismatch of lattice constant with the well layer while maintaining a bandgap energy larger than that of the well layer.

Claims (16)

전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층을 가지는 반도체 발광소자에 있어서, In the semiconductor light emitting device having a plurality of semiconductor layers having an active layer for generating light by recombination of electrons and holes, 활성층이 AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층과 MgaZn1-aO (0≤a≤1) 장벽층을 포함하는 양자우물구조인 것을 특징으로 하는 반도체 발광소자.Active layer is Al x Ga y In 1-xy N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) well layer and Mg a Zn 1-a O (0≤a≤1) barrier A semiconductor light emitting device comprising a quantum well structure comprising a layer. 제 1 항에 있어서, MgaZn1 - aO (0≤a≤1) 장벽층의 에너지 밴드갭이 AlxGayIn1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층의 에너지 밴드갭보다 큰 것을 특징으로 하는 반도체 발광소자.The energy bandgap of the Mg a Zn 1 - a O (0≤a≤1) barrier layer is Al x Ga y In 1 -xy N (0≤x≤1, 0≤y≤1, 0). ≤ x + y ≤ 1) A semiconductor light-emitting device, characterized in that it is larger than the energy band gap of the well layer. 제 1 항에 있어서, AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층의 격자상수가 MgaZn1 - aO (0≤a≤1) 장벽층의 격자상수와 일치하는 것을 특징으로 하는 반도체 발광소자.The method of claim 1 wherein, Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) the lattice constant of the well layer Mg a Zn 1 - a And a lattice constant of the O (0 ≦ a ≦ 1) barrier layer. 제 1 항에 있어서, 활성층은 AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층과 MgaZn1 - aO (0≤a≤1) 장벽층이 교대로 적층되어 있는 것을 특징으로 하는 반도체 발광소자.The method of claim 1, wherein the active layer is a Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) well layer and the Mg a Zn 1 - a O (0≤a≤1) A semiconductor light emitting element characterized in that the barrier layers are alternately stacked. 제 1 항 있어서, 기판은 Al2O3, Si, SiC, ZnO, GaN, GaAs, InP, SiGe, Glass, 그리고 LNBO3 기판으로 이루어진 군으로부터 선택되는 하나인 것을 특징으로 하는 반도체 발광소자.The substrate of claim 1, wherein the substrate is made of Al 2 O 3 , Si, SiC, ZnO, GaN, GaAs, InP, SiGe, Glass, and LNBO 3. A semiconductor light emitting device, characterized in that one selected from the group consisting of a substrate. 제 1 항에 있어서, AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층은 도펀트로 도핑되어 있으며, 도펀트는 Si, Zn, C, Mg, Be, Ca, Ge, Sn, O, S, Se, Te로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 반도체 발광소자.The method of claim 1, wherein the well layer is Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) is doped with a dopant, the dopant is Si , Zn, C, Mg, Be, Ca, Ge, Sn, O, S, Se, Te at least one selected from the group consisting of semiconductor light emitting device. 제 1 항에 있어서, MgaZn1 - aO (0≤a≤1) 장벽층은 도펀트로 도핑되어 있으며, 도펀트는 Si, Zn, C, Mg, Be, Ca, Ge, Sn, O, S, Se, Te로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 반도체 발광소자.The Mg a Zn 1 - a O (0 ≦ a ≦ 1 ) barrier layer is doped with a dopant, wherein the dopant is Si, Zn, C, Mg, Be, Ca, Ge, Sn, O, S , Se, Te at least one selected from the group consisting of semiconductor light emitting device. 제 1 항에 있어서, 복수개의 반도체층은 AlmGanIn1 -m- nN (0≤m≤1, 0≤n≤1, 0≤m+n≤1)로 된 질화물 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자.10. The semiconductor device of claim 1, wherein the plurality of semiconductor layers comprises a nitride semiconductor layer of Al m Ga n In 1 -m- n N (0 ≦ m ≦ 1, 0 ≦ n ≦ 1, 0 ≦ m + n ≦ 1). A semiconductor light emitting device, characterized in that. 제 1항에 있어서, 복수개의 반도체층은 MgrZn1 - rO (0≤r≤1)로 된 산화물 반 도체층을 포함하는 것을 특징으로 하는 반도체 발광소자.2. The semiconductor light emitting device of claim 1, wherein the plurality of semiconductor layers comprise an oxide semiconductor layer of Mg r Zn 1 - r O (0 ≦ r ≦ 1 ). 기판, 기판 위에 에피성장되는 버퍼층, 버퍼층 위에 에피성장되는 n형 질화물 반도체층, n형 질화물 반도체층 위에 에피성장되며 AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층과 MgaZn1-aO (0≤a≤1) 장벽층을 포함하는 양자우물구조의 활성층, 활성층 위에 에피성장되는 p형 질화물 반도체층, p형 질화물 반도체층 위에 형성되는 p측 전극, p형 질화물 반도체층과 활성층이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극을 포함하는 것을 특징으로 하는 반도체 발광소자.Substrate, buffer layer epitaxially grown on the substrate, n-type nitride semiconductor layer epitaxially grown on the buffer layer, epitaxially grown on the n-type nitride semiconductor layer and Al x Ga y In 1-xy N (0≤x≤1, 0≤y≤1 , 0≤x + y≤1) active layer of quantum well structure including well layer and Mg a Zn 1-a O (0≤a≤1) barrier layer, p-type nitride semiconductor layer epitaxially grown on active layer, p-type And a p-side electrode formed on the nitride semiconductor layer, and an n-side electrode formed on the n-type nitride semiconductor layer to which the p-type nitride semiconductor layer and the active layer are mesa-etched and exposed. 제 10 항에 있어서, AlxGayIn1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층은 5Å이상 5000Å이하의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.The method of claim 10, wherein the well layer is Al x Ga y In 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) is that it has a thickness of 5Å 5000Å A semiconductor light emitting device characterized in that. 제 10 항에 있어서, MgaZn1 - aO (0≤a≤1) 장벽층은 5Å이상 10000Å이하의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device according to claim 10, wherein the Mg a Zn 1 - a O (0 ≦ a ≦ 1 ) barrier layer has a thickness of 5 mW or more and 10000 mW or less. 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층을 가지는 반도체 발광소자에 있어서,In the semiconductor light emitting device having a plurality of semiconductor layers having an active layer for generating light by recombination of electrons and holes, AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층을 포함하는 양자우물구조의 활성층과, 활성층에 인접하여 형성되는 MgaZn1-aO (0≤a≤1)층을 포함하는 것을 특징으로 하는 반도체 발광소자.Al x Ga y In 1-xy N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) The active layer of the quantum well structure including the well layer and Mg a formed adjacent to the active layer A semiconductor light emitting device comprising a Zn 1-a O (0 ≦ a ≦ 1 ) layer. 제 13 항에 있어서, 활성층의 AlxGayIn1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 우물층이 MgaZn1-aO (0≤a≤1) 층과 인접하는 것을 특징으로 하는 반도체 발광소자.The well layer of claim 13, wherein the Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) well layer of the active layer is Mg a Zn 1-a O (0). ≤ a ≤ 1) A semiconductor light emitting element, characterized in that adjacent to the layer. 제 13 항에 있어서, MgaZn1-aO (0≤a≤1) 층은 n형 불순물로 도핑되어 있는 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device according to claim 13, wherein the Mg a Zn 1-a O (0 ≦ a ≦ 1 ) layer is doped with n-type impurities. 제 13 항에 있어서, MgaZn1-aO (0≤a≤1) 층은 p형 불순물로 도핑되어 있는 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device according to claim 13, wherein the Mg a Zn 1-a O (0 ≦ a ≦ 1 ) layer is doped with a p-type impurity.
KR1020050078340A 2005-08-25 2005-08-25 Semiconductor light emitting device KR100674888B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050078340A KR100674888B1 (en) 2005-08-25 2005-08-25 Semiconductor light emitting device
PCT/KR2006/003363 WO2007024122A1 (en) 2005-08-25 2006-08-25 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078340A KR100674888B1 (en) 2005-08-25 2005-08-25 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR100674888B1 true KR100674888B1 (en) 2007-01-29

Family

ID=37771822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078340A KR100674888B1 (en) 2005-08-25 2005-08-25 Semiconductor light emitting device

Country Status (2)

Country Link
KR (1) KR100674888B1 (en)
WO (1) WO2007024122A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431925B2 (en) * 2000-11-30 2010-03-17 信越半導体株式会社 Method for manufacturing light emitting device
JP4427924B2 (en) * 2001-04-27 2010-03-10 信越半導体株式会社 Method for manufacturing light emitting device
JP3859148B2 (en) * 2002-10-31 2006-12-20 信越半導体株式会社 Method for manufacturing Zn-based semiconductor light emitting device
JP2004193270A (en) * 2002-12-10 2004-07-08 Sharp Corp Oxide semiconductor light emitting element
KR100616515B1 (en) * 2003-12-09 2006-08-29 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2007024122A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP3250438B2 (en) Nitride semiconductor light emitting device
JP4954536B2 (en) Nitride semiconductor light emitting device
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
JP3890930B2 (en) Nitride semiconductor light emitting device
TW201011952A (en) Group iii nitride based semiconductor light emitting element and epitaxial wafer
US20090127572A1 (en) Nitride Semiconductor Light Emitting Device
TW201421733A (en) Nitride semiconductor structure and semiconductor light-emitting element
WO2016002419A1 (en) Nitride-semiconductor light-emitting element
JP3478090B2 (en) Nitride semiconductor device
JP2004235492A (en) Oxide-semiconductor light emitting element
JP4642801B2 (en) Nitride semiconductor light emitting device
KR20090073935A (en) Iii-nitride semiconductor light emitting device
KR101928479B1 (en) Iii-nitride semiconductor light emitting device
KR20110019161A (en) Method of forming iii-nitride semiconductor light emitting device
JPH11191638A (en) Nitride semiconductor device
JP2010040692A (en) Nitride based semiconductor device and method of manufacturing the same
KR101117484B1 (en) Semiconductor light emitting device
JP2976951B2 (en) Display device with nitride semiconductor light emitting diode
KR100674888B1 (en) Semiconductor light emitting device
KR20100012003A (en) Iii-nitride semiconductor light emitting device
JP2008160025A (en) Nitride semiconductor light-emitting device
JP2005251922A (en) Semiconductor light emitting device
JP6482388B2 (en) Nitride semiconductor light emitting device
JPWO2019097963A1 (en) Group III nitride semiconductor
KR20120100369A (en) Iii-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110722

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee