KR100672216B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR100672216B1
KR100672216B1 KR1020040088638A KR20040088638A KR100672216B1 KR 100672216 B1 KR100672216 B1 KR 100672216B1 KR 1020040088638 A KR1020040088638 A KR 1020040088638A KR 20040088638 A KR20040088638 A KR 20040088638A KR 100672216 B1 KR100672216 B1 KR 100672216B1
Authority
KR
South Korea
Prior art keywords
pixel
data
electrode
common electrode
wiring
Prior art date
Application number
KR1020040088638A
Other languages
Korean (ko)
Other versions
KR20060039529A (en
Inventor
홍상표
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040088638A priority Critical patent/KR100672216B1/en
Publication of KR20060039529A publication Critical patent/KR20060039529A/en
Application granted granted Critical
Publication of KR100672216B1 publication Critical patent/KR100672216B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명은, 제 1 기판 상에 형성된 게이트배선과; 상기 게이트배선과 교차하여 열방향으로 이웃하는 제 1, 2 화소를 정의하고 상기 제 1 화소와 연결되는 제 1 데이터배선과, 상기 제 1 데이터배선과 이웃하고 상기 제 2 화소와 연결되는 제 2 데이터배선과; 상기 제 1, 2 화소에 각각 형성되고, 상기 게이트배선과 연결된 게이트전극과, 반도체층과, 상기 제 1, 2 데이터배선과 각각 연결된 소스전극과, 상기 소스전극과 이격된 드레인전극을 포함하는 박막트랜지스터와; 상기 제 1, 2 화소에 각각 형성되고, 상기 박막트랜지스터와 연결된 화소전극과; 상기 화소전극과 이격되고, 상기 제 1, 2 데이터배선 상에 형성되는 제 1 공통전극과; 상기 제 1 기판과 마주보는 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정을 포함하는 액정표시장치를 제공한다.The present invention provides a semiconductor device comprising: a gate wiring formed on a first substrate; First and second pixels defining first and second pixels adjacent to each other in a column direction crossing the gate line and connected to the first pixel, and second data adjacent to the first data line and connected to the second pixel Wiring; A thin film formed on each of the first and second pixels and including a gate electrode connected to the gate wiring, a semiconductor layer, a source electrode connected to the first and second data wirings, and a drain electrode spaced apart from the source electrode A transistor; Pixel electrodes formed on the first and second pixels, respectively, and connected to the thin film transistors; A first common electrode spaced apart from the pixel electrode and formed on the first and second data lines; A second substrate facing the first substrate; A liquid crystal display device including a liquid crystal interposed between the first and second substrates is provided.

Description

액정표시장치{Liquid crystal display device} Liquid crystal display device             

도 1과 2는 각각 60㎐와 120㎐의 구동주파수로 구동되는 종래의 횡전계방식 액정표시장치의 화소에 인가되는 신호파형을 도시한 도면.1 and 2 show signal waveforms applied to pixels of a conventional transverse electric field type liquid crystal display device driven at driving frequencies of 60 Hz and 120 Hz, respectively.

도 3은 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 등가회로도. 3 is an equivalent circuit diagram of a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.

도 4는 도 3의 횡전계방식 액정표시장치의 화소에 인가되는 신호파형을 도시한 도면.4 is a diagram illustrating a signal waveform applied to a pixel of the transverse electric field type liquid crystal display of FIG. 3.

도 5는 도 3의 횡전계방식 액정표시장치에 인가되는 게이트전압파형을 도시한 도면.FIG. 5 is a diagram illustrating a gate voltage waveform applied to the transverse electric field type liquid crystal display of FIG. 3.

도 6은 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치를 도시한 평면도. 6 is a plan view showing a transverse electric field type liquid crystal display device according to a second embodiment of the present invention.

도 7과 8은 각각 도 6의 절단선 A-A, B-B를 따라 도시한 단면도.7 and 8 are cross-sectional views taken along cut lines A-A and B-B of FIG. 6, respectively.

도 9a 내지 9c와 도 10a 내지 10c는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 제조하는 방법을 도시한 단면도.9A to 9C and 10A to 10C are cross-sectional views illustrating a method of manufacturing an array substrate for a transverse electric field type liquid crystal display device according to a second embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

121 : 게이트배선 161, 162 : 제 1, 2 데이터배선121: gate wiring 161, 162: first and second data wiring

183, 125 : 제 1, 2 공통배선 185, 127 : 제 1, 2 공통전극183 and 125: first and second common wires 185 and 127: first and second common electrodes

181 : 화소전극181: pixel electrode

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 횡전계방식(In-Plane Switching mode : IPS) 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display and a method of manufacturing the same, and more particularly, to an in-plane switching mode (IPS) liquid crystal display.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 LCD(liquid crystal display), PDP(plasma display panel), ELD(electro luminescent display), VFD(vacuum fluorescent display)와 같은 여러가지 평판표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Recently, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and VFD (vacuum) Various flat panel displays such as fluorescent displays are used.

평판표시장치 중 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다.Among flat panel displays, liquid crystal displays are widely used because they have advantages of miniaturization, light weight, thinness, and low power driving.

액정표시장치는 서로 마주보는 두 기판과 두 기판 사이에 개재된 액정을 포함하여 구성된다. 일반적으로, 액정표시장치는 두 기판에 형성된 화소전극과 공통전극 사이에 발생된 수직전계에 의해 액정 배열을 변화시켜 영상을 표시하는 수직전계방식으로 구동된다. 그런데, 수직전계방식으로 구동시 액정의 반응속도는 늦고 시야각이 협소한 문제가 발생하게 된다. The liquid crystal display device includes two substrates facing each other and a liquid crystal interposed between the two substrates. In general, a liquid crystal display device is driven by a vertical electric field method of displaying an image by changing a liquid crystal array by a vertical electric field generated between a pixel electrode and a common electrode formed on two substrates. However, when driving in the vertical electric field method, the reaction speed of the liquid crystal is slow and the viewing angle is narrow.

이와 같은 문제를 개선하기 위해 횡전계방식을 사용하게 된다. 횡전계방식은 하나의 기판에 화소전극과 공통전극을 형성하고, 화소전극과 공통전극 사이에 발생된 횡전계에 의해 액정을 구동하게 된다. 따라서, 수직전계방식에 비해 액정의 반응속도와 시야각이 향상된다. To improve this problem, the transverse electric field is used. In the transverse electric field method, a pixel electrode and a common electrode are formed on one substrate, and the liquid crystal is driven by a transverse electric field generated between the pixel electrode and the common electrode. Therefore, the reaction speed and viewing angle of the liquid crystal are improved compared to the vertical electric field method.

도 1과 2는 각각 60㎐와 120㎐의 구동주파수로 구동되는 종래의 횡전계방식 액정표시장치의 화소에 인가되는 신호파형을 도시한 도면이다. 여기서, 횡전계방식 액정표시장치는 XGA (768×1024) 해상도를 갖는다.1 and 2 illustrate signal waveforms applied to pixels of a conventional transverse electric field type liquid crystal display device driven at driving frequencies of 60 Hz and 120 Hz, respectively. Here, the transverse electric field type liquid crystal display has an XGA (768 × 1024) resolution.

도 1에 도시한 바와 같이, 60㎐로 구동되는 경우에, 하나의 프레임시간 F1 = 16.6㎳ (= 1s/60)이고, 박막트랜지스터(thin film transistor)의 턴온(turn-on)시간 Ton1 = 21.6㎲ (= 16.6㎳/768)이다. 그리고, 하나의 프레임시간에서 턴온시간을 차감한 나머지 시간은 턴온시간 동안 충전된 전하를 유지하는 유지시간 Th1에 해당된다. 박막트랜지스터는 온상태의 게이트전압(Vg)이 인가되면 턴온되고, 박막트랜지스터가 턴온되면 화소에는 데이터전압이 전달되어 화소전압(Vp)이 충전된다. 박막트랜지스터는 오프상태의 게이트전압(Vg)이 인가되면 턴오프되고, 화소에 충전된 화소전압(Vp)은 다음번 턴온시까지 유지된다. As shown in FIG. 1, when driven at 60 Hz, one frame time F1 = 16.6 Hz (= 1s / 60), and the turn-on time of a thin film transistor Ton1 = 21.6 ㎲ (= 16.6 ㎳ / 768). The remaining time of subtracting the turn-on time from one frame time corresponds to the holding time Th1 that maintains the charged charge during the turn-on time. The thin film transistor is turned on when the gate voltage Vg in the on state is applied, and when the thin film transistor is turned on, a data voltage is transferred to the pixel to charge the pixel voltage Vp. The thin film transistor is turned off when the gate voltage Vg in the off state is applied, and the pixel voltage Vp charged in the pixel is maintained until the next turn-on.

한편, 도 2에 도시한 바와 같이, 120㎐로 구동되는 경우에, 하나의 프레임시간 F2 = 8.3㎳ (= 1s/120)이고, 박막트랜지스터의 턴온시간 Ton2 = 10.8㎲ (= 8.3㎳/768)이다. 그리고, 하나의 프레임시간에서 턴온시간을 차감한 나머지 시간은 유지시간 Th2에 해당된다.On the other hand, as shown in FIG. 2, when driven at 120 s, one frame time F2 = 8.3 s (= 1 s / 120), and the turn-on time of the thin film transistor Ton2 = 10.8 s (= 8.3 s / 768) to be. The remaining time of subtracting the turn-on time from one frame time corresponds to the holding time Th2.

위에서 설명한 바와 같이, 횡전계방식 액정표시장치의 프레임시간, 턴온시간, 유지시간은 구동주파수가 증가함에 따라 감소하게 된다. As described above, the frame time, turn-on time, and holding time of the transverse electric field type liquid crystal display device decrease as the driving frequency increases.

구동주파수가 증가함에 따라 유지시간이 감소하므로, 횡전계방식 액정표시장치의 모션블러(motion blur)현상은 감소하게 된다. 모션블러현상은 영상의 피사체가 흔들려 보이는 것으로서 유지시간을 짧게 함으로써 개선될 수 있다. Since the holding time decreases as the driving frequency increases, the motion blur phenomenon of the transverse electric field type liquid crystal display device is reduced. The motion blur phenomenon can be improved by shortening the holding time as the subject of the image is shaken.

그런데, 전하의 유지시간을 짧게 하기 위해 구동주파수를 증가시키게 되면, 박막트랜지스터의 턴온시간 또한 감소하게 된다. 따라서, 전하의 충전특성이 감소하여 영상의 휘도가 저하된다.However, when the driving frequency is increased to shorten the holding time of the charge, the turn-on time of the thin film transistor is also reduced. Therefore, the charge characteristic of the charge is reduced, and the brightness of the image is lowered.

결국, 모션블러현상을 개선하기 위해 횡전계방식 액정표시장치의 구동주파수를 증가하는 경우에, 박막트랜지스터의 턴온시간이 감소하게 되어 전하의 충전특성이 감소하게 되고, 이에 따라 영상의 휘도가 저하되는 현상이 발생하게 된다. As a result, when the driving frequency of the transverse electric field type liquid crystal display is increased to improve the motion blur phenomenon, the turn-on time of the thin film transistor is reduced, thereby reducing the charge charging characteristic, thereby degrading the brightness of the image. The phenomenon occurs.

본 발명의 목적은, 모션블러현상을 개선하기 위해 구동주파수를 증가하는 경우에, 박막트랜지스터의 턴온시간이 감소하게 되어 전하의 충전특성이 감소함으로써 영상의 휘도가 저하되는 현상을 개선할 수 있는 횡전계방식 액정표시장치를 제공함에 있다. An object of the present invention, when the driving frequency is increased to improve the motion blur phenomenon, the turn-on time of the thin film transistor is reduced, the charge characteristics of the charge is reduced to improve the phenomenon that the brightness of the image is reduced It is to provide an electric field type liquid crystal display device.

또한, 휘도개선과 더불어 높은 개구율을 갖는 횡전계방식 액정표시장치를 제공함에 있다.
In addition, there is provided a transverse electric field type liquid crystal display device having a high aperture ratio in addition to luminance improvement.

전술한 바와 같은 목적을 달성하기 위해, 본 발명은, 제 1 기판 상의 게이트배선과 상기 게이트배선과 교차하는 제 1 데이터배선에 의해 정의되는 제 1 화소 및 상기 제 1 화소와 열방향으로 이웃하는 제 2 화소와; 상기 제 1 화소 및 상기 제 2 화소 상의 화소전극과; 상기 제 1 화소 및 상기 제 2 화소의 내부를 가로지르는 제 2 데이터배선과; 상기 제 1 화소와 상기 제 1 데이트배선의 사이와 상기 제 2 화소와 상기 제 2 데이터배선의 사이에 각각 개재되며, 상기 게이트배선에 연결된 게이트전극, 반도체층, 상기 제 1 데이터배선 및 상기 제 2 데이터배선과 연결되는 소스전극, 상기 화소전극과 연결되는 드레인전극을 포함하는 박막트랜지스터와; 상기 화소전극과 이격되고, 상기 제 1 데이터배선과 상기 제 2 데이터배선 상에 형성되는 공통전극과; 상기 제 1 기판과 마주보는 제 2 기판과; 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정;을 포함하는 액정표시장치를 제공한다.In order to achieve the above object, the present invention provides a first pixel defined by a gate wiring on a first substrate and a first data wiring crossing the gate wiring and a first neighboring column in the column direction. 2 pixels; A pixel electrode on the first pixel and the second pixel; Second data wires intersecting the first pixel and the second pixel; A gate electrode, a semiconductor layer, the first data line and the second electrode interposed between the first pixel and the first data line and between the second pixel and the second data line, respectively, and connected to the gate line. A thin film transistor including a source electrode connected to the data line and a drain electrode connected to the pixel electrode; A common electrode spaced apart from the pixel electrode and formed on the first data line and the second data line; A second substrate facing the first substrate; It provides a liquid crystal display comprising a liquid crystal interposed between the first substrate and the second substrate.

상기 공통전극은 상기 제 1 데이터배선과 중첩되는 제 1 중첩부와 상기 화소의 내부를 가로지르는 상기 제 2 데이터배선과 중첩되는 제 2 중첩부를 구성되는 제 1 공통전극과; 상기 제 1 데이터배선과 상기 제 2 데이터배선의 각각의 양측에 위치하며, 상기 제 1 데이터배선과 상기 제 2 데이터배선의 전계간섭을 차단하는 제 1 차폐부와 제 2 차폐부를 가지는 제 2 공통전극을 포함한다. The common electrode may include a first common electrode including a first overlapping portion overlapping the first data wiring and a second overlapping portion overlapping the second data wiring crossing the inside of the pixel; A second common electrode disposed on both sides of the first data line and the second data line, the second common electrode having a first shielding portion and a second shielding portion that block electric field interference between the first data wiring and the second data wiring; It includes.

상기 제 1 공통전극은 상기 화소전극과 동일층에 형성될 수 있다. 상기 화소전극과 상기 제 1 공통전극은 인듐-틴-옥사이드, 인듐-징크-옥사이드를 포함하는 투명도전성 금속물질로 이루어질 수 있다. 상기 제 1 공통전극과 상기 제 1 데이터배선과 상기 제 2 데이터배선 사이에 형성되고, 벤조사이클로부텐(BCB)과 포토아크릴을 포함하는 저유전율물질로 이루어진 보호층을 더욱 포함할 수 있다. The first common electrode may be formed on the same layer as the pixel electrode. The pixel electrode and the first common electrode may be made of a transparent conductive metal material including indium tin oxide and indium zinc oxide. A protective layer may be further formed between the first common electrode, the first data line, and the second data line, and may be formed of a low dielectric constant material including benzocyclobutene (BCB) and photoacryl.

상기 제 2 공통전극은 상기 게이트배선과 동일층에 위치하며, 상기 제 2 공통전극에 대한 상기 제 1 데이터배선과 상기 제 2 데이터배선의 전계간섭을 차단하기 위해 상기 제 1 데이터배선과 상기 제 2 데이터배선의 각각의 양측에 위치하는 상기 제 1 차폐부와 상기 제 2 차폐부를 설치한다. 상기 제 1 공통전극은 상기 제 2 공통전극의 제 1, 2 차폐부와 중첩될 수 있다. The second common electrode is disposed on the same layer as the gate wiring, and the first data wiring and the second data wiring are arranged to block electric interference between the first data wiring and the second data wiring on the second common electrode. The first shield and the second shield are provided on both sides of the data wiring. The first common electrode may overlap the first and second shielding portions of the second common electrode.

상기 제 1 공통전극에 공통전압을 공급하고, 상기 게이트배선과 중첩되어 형성되는 제 1 공통배선을 더욱 포함할 수 있다. The display device may further include a first common line which supplies a common voltage to the first common electrode and overlaps the gate line.

상기 제 2 공통전극에 공통전압을 공급하는 제 2 공통배선을 더욱 포함할 수 있다. The display apparatus may further include a second common wiring supplying a common voltage to the second common electrode.

상기 화소전극은 연결부와, 상기 연결부에서 분기되고 상기 공통전극과 이격된 분기부를 가질 수 있다. The pixel electrode may have a connection part and a branch part branched from the connection part and spaced apart from the common electrode.

상기 제 2 기판 하부에 형성되고 상기 제 1 데이터배선과 상기 제 2 데이터배선과 상기 게이트배선에 대응하는 블랙매트릭스와, 상기 화소에 대응하는 컬러필터층을 더욱 포함할 수 있다. The display device may further include a black matrix formed under the second substrate and corresponding to the first data line, the second data line, and the gate line, and a color filter layer corresponding to the pixel.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<제 1 실시예><First Embodiment>

도 3은 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 등가회로도이다. 도 4는 도 3의 횡전계방식 액정표시장치의 화소에 인가되는 신호파형을 도시한 도면이다. 3 is an equivalent circuit diagram of a transverse electric field type liquid crystal display device according to a first embodiment of the present invention. 4 is a diagram illustrating a signal waveform applied to a pixel of the transverse electric field type liquid crystal display of FIG. 3.

여기서, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 120㎐ 구동주파수로 구동되며, XGA (768×1024) 해상도를 갖는 것을 예로 들어 설명한다. Here, the transverse electric field type liquid crystal display device according to the first embodiment of the present invention is driven at a 120 kHz drive frequency and has an XGA (768 × 1024) resolution as an example.

도 3에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표 시장치는 서로 교차하는 게이트배선 및 데이터배선(GL, DL)과, 게이트배선 및 데이터배선(GL, DL)과 연결되는 화소(P)와, 데이터배선(DL)에 데이터전압을 공급하는 데이터구동회로(DIC)를 포함하여 구성된다. As shown in FIG. 3, the lateral liquid crystal display device according to the first embodiment of the present invention has gate and data wirings GL and DL, gate and data wirings GL and DL intersecting with each other. And a data driver circuit DIC for supplying a data voltage to the data line DL.

도시하지는 않았지만, 화소(P)에는 횡전계를 형성하는 화소전극 및 공통전극과, 스위칭소자인 박막트랜지스터가 형성된다. 동일한 열에 배치된 화소(P)는 행이 증가함에 따라 이웃하는 두 개의 데이터배선(DL1, DL2)과 교대로 연결된다. 예를 들면, 제 1 열에 배치된 화소(P)들에 대해, 제 1 행에 배치된 화소(P)는 제 1 데이터배선(DL1)과 연결되고, 제 2 행에 배치된 화소(P)는 제 2 데이터배선(DL2)과 연결되고, 제 3 행에 배치된 화소(P)는 제 1 데이터배선(DL1)과 연결되며, 이후에 배치된 화소(P)들 또한 이와 같은 방법으로 제 1, 2 데이터배선(DL1, DL2)이 교대로 연결된다. Although not shown, a pixel electrode and a common electrode forming a transverse electric field and a thin film transistor serving as a switching element are formed in the pixel P. The pixels P arranged in the same column are alternately connected to two neighboring data lines DL1 and DL2 as the row increases. For example, for the pixels P arranged in the first column, the pixels P arranged in the first row are connected to the first data line DL1, and the pixels P arranged in the second row are The pixel P, which is connected to the second data line DL2 and arranged in the third row, is connected to the first data line DL1, and the pixels P that are disposed thereafter are also connected to the first, 2 Data wirings DL1 and DL2 are alternately connected.

데이터구동회로(DIC)는 데이터전압을 출력하는 데이터전압출력부(DO), 데이터전압출력부(DP)에서 출력된 데이터전압을 저장하는 제 1, 2 데이터전압저장부(DS1, DS2)를 포함하여 구성된다. The data driving circuit DIC includes a data voltage output unit DO for outputting a data voltage and first and second data voltage storage units DS1 and DS2 for storing the data voltage output from the data voltage output unit DP. It is configured by.

데이터전압출력부(DO)는 디지털(digital)값으로 공급되는 데이터신호를 아날로그(analog)값의 데이터전압으로 변환하여 출력하는 디지털-아날로그 컨버터(digital-analog converter : DAC)로서 기능할 수 있다. The data voltage output unit DO may function as a digital-analog converter (DAC) for converting and outputting a data signal supplied as a digital value to a data voltage having an analog value.

제 1, 2 데이터전압저장부(DS1, DS2)는 제 1 스위치(S1)의 스위칭에 따라 데이터전압출력부(DO)로부터 출력된 데이터전압을 임시적으로 저장하게 된다. 예를 들면, 제 1 데이터배선(DL1)에 대응하는 제 1 데이터전압저장부(DS1)는 제 1 데이 터배선(DL1)과 연결된 화소(P)에 공급될 데이터전압을 저장하게 되고, 제 2 데이터배선(DL2)에 대응하는 제 2 데이터전압저장부(DS2)는 제 2 데이터배선(DL2)과 연결된 화소(P)에 공급될 데이터전압을 저장하게 된다. The first and second data voltage storage units DS1 and DS2 temporarily store the data voltages output from the data voltage output unit DO according to the switching of the first switch S1. For example, the first data voltage storage unit DS1 corresponding to the first data line DL1 stores the data voltage to be supplied to the pixel P connected to the first data line DL1 and the second The second data voltage storage unit DS2 corresponding to the data line DL2 stores the data voltage to be supplied to the pixel P connected to the second data line DL2.

제 1, 2 데이터전압저장부(DS1, DS2)는 각각 제 2, 3 스위치(S2, S3)의 스위칭에 따라 저장된 데이터전압을 제 1, 2 데이터배선(DL1, DL2)에 공급하게 된다. 예를 들면, 제 1 게이트배선(GL1)에 온상태의 게이트전압이 인가되면 제 2 스위치(S2)는 턴온되어 제 1 데이터전압저장부(DS1)에 저장된 데이터전압은 제 1 게이트배선(GL1)에 연결된 화소(P)에 공급되고, 제 2 게이트배선(GL2)에 온상태의 게이트전압이 인가되면 제 3 스위치(S3)는 턴온되어 제 2 데이터전압저장부(DS2)에 저장된 데이터전압은 제 2 게이트배선(G2)에 연결된 화소(P)에 공급된다. The first and second data voltage storage units DS1 and DS2 supply the stored data voltages to the first and second data lines DL1 and DL2 according to the switching of the second and third switches S2 and S3, respectively. For example, when an on-state gate voltage is applied to the first gate line GL1, the second switch S2 is turned on so that the data voltage stored in the first data voltage storage unit DS1 is the first gate line GL1. When the gate voltage of the ON state is supplied to the pixel P connected to the second gate line GL2, the third switch S3 is turned on to store the data voltage stored in the second data voltage storage unit DS2. It is supplied to the pixel P connected to the two gate lines G2.

도 4에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치를 120㎐의 구동주파수로 구동하는 경우에, 하나의 프레임시간은, 도 2와 같이, F3 = 8.3㎳ (= 1s/120)이다. 한편, 박막트랜지스터(thin film transistor)의 턴온(turn-on)시간은, 도 1과 같이, Ton3 = 21.6㎲이다. 그리고, 하나의 프레임시간에서 턴온시간을 차감한 나머지 시간은 턴온시간 동안 충전된 전하를 유지하는 유지시간 Th3에 해당된다. As shown in Fig. 4, when the lateral electric field type liquid crystal display device according to the first embodiment of the present invention is driven at a driving frequency of 120 kHz, one frame time is equal to F3 = 8.3 ㎳ (Fig. 2). = 1 s / 120). On the other hand, the turn-on time of the thin film transistor is Ton3 = 21.6 ㎲ as shown in FIG. The remaining time of subtracting the turn-on time from one frame time corresponds to the holding time Th3 that maintains the charged charge during the turn-on time.

박막트랜지스터는 온상태의 게이트전압(Vg)이 인가되면 턴온되고, 박막트랜지스터가 턴온되면 화소에는 데이터전압이 전달되어 화소전압(Vp)이 충전된다. 박막트랜지스터는 오프상태의 게이트전압(Vg)이 인가되면 턴오프되고, 화소에 충전된 화소전압(Vp)은 다음번 턴온시까지 유지된다. The thin film transistor is turned on when the gate voltage Vg in the on state is applied, and when the thin film transistor is turned on, a data voltage is transferred to the pixel to charge the pixel voltage Vp. The thin film transistor is turned off when the gate voltage Vg in the off state is applied, and the pixel voltage Vp charged in the pixel is maintained until the next turn-on.

구동주파수를 60㎐에서 120㎐로 증가시키는 경우에도 박막트랜지스터의 턴온시간은 60㎐와 동일하게 유지하게 되어 화소의 전하 충전특성은 60㎐와 동일하게 유지할 수 있게 된다. 특히, 구동주파수가 120㎐인 경우에도 턴온시간을 60㎐와 동일하게 유지함으로써 유지시간 Th3는 오히려 도 2의 유지시간 Th2에 비해 감소하게 되어 모션블러 현상을 더욱 감소시킬 수 있게 된다. Even when the driving frequency is increased from 60 kHz to 120 kHz, the turn-on time of the thin film transistor is maintained at 60 kHz, so that the charge charging characteristics of the pixel can be maintained at 60 kHz. In particular, even when the driving frequency is 120 kHz, by maintaining the turn-on time equal to 60 kHz, the holding time Th3 is reduced compared to the holding time Th2 of FIG. 2 to further reduce the motion blur phenomenon.

한편, 턴온시간을 60㎐ 구동시와 동일하게 유지하는 경우에, 게이트전압의 온상태는 중첩된다. On the other hand, in the case where the turn-on time is kept the same as in the driving time of 60 mA, the on state of the gate voltage overlaps.

도 5는 도 3의 횡전계방식 액정표시장치에 인가되는 게이트전압파형을 도시한 도면이다.FIG. 5 is a diagram illustrating a gate voltage waveform applied to the transverse electric field type liquid crystal display of FIG. 3.

도시한 바와 같이, 게이트전압(Vg1, Vg2, Vg3)의 온상태는 게이트배선을 따라 순차적으로 인가된다. 턴온시간 Ton3를 60㎐ 구동시와 동일하게 유지함에 따라, 전체 게이트배선의 턴온시간은 (21.6㎲ * 768) = 16.6㎳ 가 된다. 그런데, 하나의 프레임시간 F3 = 8.3㎳이기 때문에, 서로 이웃하는 게이트배선에 인가되는 게이트전압(Vg1, Vg2, Vg3)의 온상태는 턴온시간의 반 정도로 서로 중첩된다. As shown, the on states of the gate voltages Vg1, Vg2 and Vg3 are sequentially applied along the gate wirings. As the turn-on time Ton3 is kept the same as when driving 60㎐, the turn-on time of the entire gate wiring becomes (21.6㎲ * 768) = 16.6㎳. However, since one frame time F3 = 8.3 ms, the on states of the gate voltages Vg1, Vg2 and Vg3 applied to neighboring gate wirings overlap each other at about half of the turn-on time.

본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치에서는 동일한 열에 배치된 화소들은 서로 다른 두 개의 데이터배선에 교대로 연결되기 때문에, 서로 이웃하는 게이트배선에 인가되는 게이트전압의 온상태가 서로 중첩되더라도 동일한 데이터전압이 서로 이웃하는 화소에 공급되지 않게 된다. 따라서, 동일한 데이터전압이 서로 이웃하는 화소에 공급되는 경우에 발생할 수 있는 수직 딤(dim)현상과 수직 크로스토크(cross-talk)현상을 방지할 수 있게 된다. In the transverse electric field type liquid crystal display device according to the first embodiment of the present invention, since the pixels arranged in the same column are alternately connected to two different data lines, the on states of the gate voltages applied to neighboring gate lines are mutually different. Even if overlapped, the same data voltage is not supplied to neighboring pixels. Accordingly, it is possible to prevent vertical dim and vertical cross-talk that may occur when the same data voltage is supplied to neighboring pixels.

전술한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 구동주파수를 증가하는 경우에도, 전하의 충전특성을 유지하기 위해 화소의 턴온시간을 일정하게 유지하게 된다. 그리고, 턴온시간을 일정하게 유지함에 따라 오히려, 전하의 유지시간을 더욱 감소시킬 수 있게 된다. As described above, even when the driving frequency is increased, the transverse electric field type liquid crystal display device according to the first embodiment of the present invention maintains the turn-on time of the pixel constant in order to maintain charge charging characteristics. As the turn-on time is kept constant, the holding time of the charge can be further reduced.

따라서, 구동주파수를 증가하는 경우에, 휘도가 감소하는 현상을 개선할 수 있게 되며, 모션블러 현상 또한 개선할 수 있게 된다. 그리고, 동일한 열에 배치된 화소들에 대해 서로 다른 두 개의 데이터배선을 교대로 연결함으로써 게이트전압의 온상태가 중첩되는 경우에도 수직 딤현상과 수직 크로스토크현상을 방지할 수 있게 된다. Therefore, when the driving frequency is increased, it is possible to improve the phenomenon in which the brightness decreases, and also the motion blur phenomenon. By alternately connecting two different data lines with respect to pixels arranged in the same column, vertical dim and vertical crosstalk may be prevented even when the on states of the gate voltages overlap.

이하, 도 3의 등가회로를 구현할 수 있는 횡전계방식 액정표시장치를 제 2 실시예에서 구체적으로 설명한다. Hereinafter, a transverse electric field type liquid crystal display device capable of implementing the equivalent circuit of FIG. 3 will be described in detail in the second embodiment.

<제 2 실시예>Second Embodiment

도 6은 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치를 도시한 평면도이다. 도 7과 8은 각각 도 6의 절단선 A-A, B-B를 따라 도시한 단면도이다. 6 is a plan view illustrating a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention. 7 and 8 are cross-sectional views taken along cut lines A-A and B-B of FIG. 6, respectively.

도시한 바와 같이, 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치는 하부기판인 어레이기판(100)과, 상부기판인 컬러필터기판(200)과, 두 기판(100, 200) 사이에 개재된 액정(300)을 포함하여 구성된다. As shown in the drawing, the transverse electric field type liquid crystal display device according to the second embodiment of the present invention includes an array substrate 100 which is a lower substrate, a color filter substrate 200 which is an upper substrate, and two substrates 100 and 200. It is configured to include a liquid crystal 300 interposed therein.

어레이기판(100)에는 서로 교차하여 게이트배선 및 데이터배선(121, 161, 162)과, 공통배선(125, 183)이 형성되어 있다. 게이트배선(121)과 제 1 데이터배선(161)은 화소(P)를 정의하고, 제 2 데이터배선(162)은 화소(P) 내부를 가로질러 연장된다. In the array substrate 100, gate wirings, data wirings 121, 161, and 162 and common wirings 125 and 183 are formed to cross each other. The gate line 121 and the first data line 161 define the pixel P, and the second data line 162 extends across the pixel P.

화소(P)는 게이트배선 및 데이터배선(121, 161, 162)과 연결되는 박막트랜지스터(T)와, 박막트랜지스터(T)와 연결되는 화소전극(181)과, 화소전극(181)과 평행하게 이격된 공통전극(185)을 포함하여 구성된다. The pixel P includes a thin film transistor T connected to the gate line and the data line 121, 161, and 162, a pixel electrode 181 connected to the thin film transistor T, and a parallel with the pixel electrode 181. It includes a common electrode 185 spaced apart.

박막트랜지스터(T)는 게이트전극(123)과, 게이트전극(123) 상에 형성된 게이트절연막(130)과, 게이트절연막(130) 상에 형성된 반도체층(141)과, 반도체층(141) 상에 형성되고 서로 이격된 소스전극 및 드레인전극(163, 165)을 포함하여 구성될 수 있다. 반도체층(141)은 비정질 실리콘이나 결정질 실리콘을 사용할 수 있다. 비정질 실리콘을 사용하는 경우에, 반도체층(141)은 하부의 순수 비정질 실리콘층(141a : a-Si)과 상부의 불순물 비정질 실리콘층(141b : n+a-Si)으로 구성된다. 순수 비정질 실리콘층(141a)은 액티브층에 해당되고, 불순물 비정질 실리콘층(141b)은 소스전극 및 드레인전극(163, 165)과 접촉하는 오믹콘택층에 해당된다. The thin film transistor T is disposed on the gate electrode 123, the gate insulating film 130 formed on the gate electrode 123, the semiconductor layer 141 formed on the gate insulating film 130, and the semiconductor layer 141. Source and drain electrodes 163 and 165 may be formed and spaced apart from each other. The semiconductor layer 141 may use amorphous silicon or crystalline silicon. In the case of using amorphous silicon, the semiconductor layer 141 is composed of a lower pure amorphous silicon layer 141a (a-Si) and an upper impurity amorphous silicon layer 141b (n + a-Si). The pure amorphous silicon layer 141a corresponds to the active layer, and the impurity amorphous silicon layer 141b corresponds to the ohmic contact layer in contact with the source electrode and the drain electrodes 163 and 165.

게이트전극(123)은 반도체층(141)에 대응하는 게이트배선(121) 일부를 사용할 수 있다. 게이트배선(121) 일부를 게이트전극(123)으로 사용함에 따라 화소(P)의 개구율은 증가할 수 있게 된다. The gate electrode 123 may use a portion of the gate wiring 121 corresponding to the semiconductor layer 141. As a portion of the gate wiring 121 is used as the gate electrode 123, the aperture ratio of the pixel P may increase.

화소전극(181)은 드레인콘택홀(175)을 통해 드레인전극(165)과 연결된다. 화소전극(181)은 드레인전극(165)과 연결되는 연결부(181b)와, 연결부(181b)에서 분기된 분기부(181a)를 포함하여 구성된다. 화소전극의 분기부(181a)는 드레인전극 (165)을 완전히 덮도록 형성될 수 있다. The pixel electrode 181 is connected to the drain electrode 165 through the drain contact hole 175. The pixel electrode 181 includes a connecting portion 181b connected to the drain electrode 165 and a branching portion 181a branched from the connecting portion 181b. The branch portion 181a of the pixel electrode may be formed to completely cover the drain electrode 165.

화소전극(181)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZO)를 포함하는 투명도전성 금속물질로 이루어질 수 있다. The pixel electrode 181 may be made of a transparent conductive metal material including indium-tin-oxide (ITO) and indium-zinc-oxide (IZO).

공통전극(185, 127)은 제 1, 2 공통전극(185, 127)으로 나뉘어지며, 공통배선(183, 125)은 제 1, 2 공통전극(185, 127)과 각각 연결되는 제 1, 2 공통배선(183, 125)으로 나뉘어진다. The common electrodes 185 and 127 are divided into first and second common electrodes 185 and 127, and the common wires 183 and 125 are connected to the first and second common electrodes 185 and 127, respectively. It is divided into common wirings 183 and 125.

제 1 공통전극(185)과 제 1 공통배선(183)은 화소전극(181)과 동일층에 형성되고 동일물질로 이루어질 수 있다. 제 1 공통전극(185)은 데이터배선(161, 162)과 중첩되며, 특히 데이터배선(161, 162)보다 넓은 폭을 갖도록 형성되어 데이터배선(161, 162)을 완전히 덮도록 형성될 수 있다. 제 1 공통배선(183)은 게이트배선(121)과 중첩되며, 특히 게이트배선(121)과 같거나 넓은 폭을 갖도록 형성되어 게이트배선(121)을 완전히 덮도록 형성될 수 있다. The first common electrode 185 and the first common wiring 183 may be formed on the same layer as the pixel electrode 181 and made of the same material. The first common electrode 185 may overlap the data lines 161 and 162, and may be formed to have a wider width than the data lines 161 and 162, so as to completely cover the data lines 161 and 162. The first common line 183 overlaps the gate line 121, and may be formed to have the same or wider width as the gate line 121 and may completely cover the gate line 121.

제 1 공통전극(185)에는 제 1 공통배선(183)을 통해 공통전압이 공급되어, 화소전극(181)과 횡전계를 형성하게 된다. The common voltage is supplied to the first common electrode 185 through the first common wiring 183 to form a transverse electric field with the pixel electrode 181.

제 1 공통전극(185)은 화소(P)의 주변을 따라 연장된 제 1 데이터배선(161)과 중첩되는 제 1 중첩부(185a)와, 화소(P)의 내부를 가로지르며 연장된 제 2 데이터배선(162)과 중첩되는 제 2 중첩부(185b)를 포함하여 구성된다. 제 2 중첩부(185b)는 화소(P)의 내부에 형성되기 때문에, 화소전극의 연결부(181b)가 형성된 부분에서 단선(open)된다. 한편, 제 1 중첩부(185a)는 제 1 데이터배선(161)을 따 라 형성되어 서로 이웃하는 제 1 공통배선(183)을 연결하게 된다. The first common electrode 185 includes a first overlapping portion 185a overlapping the first data line 161 extending along the periphery of the pixel P, and a second extending across the inside of the pixel P. And a second overlapping part 185b overlapping the data line 162. Since the second overlapping portion 185b is formed inside the pixel P, the second overlapping portion 185b is disconnected at a portion where the connection portion 181b of the pixel electrode is formed. The first overlapping part 185a is formed along the first data wire 161 to connect the first common wire 183 adjacent to each other.

제 2 공통전극(127)과 제 2 공통배선(125)은 게이트배선(121)과 동일층에 형성되고 동일물질로 이루어질 수 있다. 제 2 공통전극(127)은 제 2 공통배선(125)에서 분기되고, 제 1 공통전극(185)과 중첩되고, 특히 제 1 공통전극(185)에 완전히 덮여지도록 형성될 수 있다. 제 2 공통배선(125)은 제 1 공통배선(183)와 이격되어 위치할 수 있다. 제 2 공통배선(125)은 화소전극의 분기부(181b)와 중첩되도록 형성될 수 있다.The second common electrode 127 and the second common wiring 125 may be formed on the same layer as the gate wiring 121 and made of the same material. The second common electrode 127 may be formed to branch from the second common wiring 125, overlap the first common electrode 185, and in particular, completely cover the first common electrode 185. The second common wiring 125 may be spaced apart from the first common wiring 183. The second common wiring 125 may be formed to overlap the branch portion 181b of the pixel electrode.

제 2 공통전극(127)에는 제 2 공통배선(125)을 통해 공통전압이 공급되어, 화소전극(181)과 횡전계를 형성하며, 특히 데이터배선(161, 162)의 전계 간섭을 차단하게 된다. 제 2 공통전극(127)에 공급되는 공통전압은 제 1 공통전극(185)에 공급되는 공통전압과 동일한 공통전압이 공급될 수 있고, 이를 위해 제 2 공통배선(125)은 제 1 공통배선(183)과 전기적으로 연결될 수 있다. The common voltage is supplied to the second common electrode 127 through the second common wiring 125 to form a transverse electric field with the pixel electrode 181, and particularly to block electric field interference of the data wirings 161 and 162. . The common voltage supplied to the second common electrode 127 may be supplied with the same common voltage as the common voltage supplied to the first common electrode 185. For this purpose, the second common wiring 125 may include the first common wiring ( 183) may be electrically connected.

제 2 공통전극(127)은 데이터배선(161, 162)의 양 측면에 각각 위치하는 제 1, 2 차폐부(127a, 127b)를 포함하여 구성된다. 제 1, 2 차폐부(127a, 127b)는 데이터배선(161, 162)의 주변배선인 화소전극(181)과 제 1 공통전극(185)에 대한 데이터배선(161, 162)의 전계 간섭을 차폐하게 된다. 한편, 제 1, 2 차폐부(127a, 127b)는 데이터배선(161, 162)과 중첩될 수 있다.The second common electrode 127 includes first and second shields 127a and 127b positioned at both sides of the data lines 161 and 162, respectively. The first and second shields 127a and 127b shield electric field interference of the data lines 161 and 162 with respect to the pixel electrode 181 and the first common electrode 185 which are peripheral lines of the data lines 161 and 162. Done. The first and second shields 127a and 127b may overlap the data wires 161 and 162.

더욱이, 화소전극(181)과 제 1 공통전극(185)에 대한 데이터배선(161, 162)의 전계 간섭을 차단하기 위해 드레인콘택홀(175)을 갖는 보호층(170)을 유전율이 낮은 물질로 형성할 수 있다. 예를 들면, 보호층(170)은 유전율이 낮은 포토아크릴 (photo-acryl)로 이루어질 수 있다. In addition, the protective layer 170 having the drain contact hole 175 may be formed of a material having a low dielectric constant to block electric field interference of the data lines 161 and 162 with respect to the pixel electrode 181 and the first common electrode 185. Can be formed. For example, the protective layer 170 may be made of photo-acryl having a low dielectric constant.

컬러필터기판(200)에는 블랙매트릭스(221)와 컬러필터층(230)과 평탄화층(240)이 형성되어 있다. 블랙매트릭스(221)는 광차단막으로서 게이트배선(121), 데이터배선(161, 162), 박막트랜지스터(T)와 같은 금속패턴에 대응하여 위치하고, 컬러필터층(230)은 화소(P)에 대응하여 위치한다. 평탄화층(240)은 컬러필터기판(200)의 표면을 평탄화하게 된다. The black matrix 221, the color filter layer 230, and the planarization layer 240 are formed on the color filter substrate 200. The black matrix 221 is positioned as a light blocking film corresponding to metal patterns such as the gate wiring 121, the data wirings 161 and 162, and the thin film transistor T, and the color filter layer 230 corresponds to the pixel P. Located. The planarization layer 240 planarizes the surface of the color filter substrate 200.

하부기판인 어레이기판(100) 하부에는 광원인 백라이트(400)가 위치하여 빛을 공급하게 된다. The backlight 400, which is a light source, is positioned under the array substrate 100, which is a lower substrate, to supply light.

도 9a 내지 9c와 도 10a 내지 10c는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 제조하는 방법을 도시한 단면도로서, 도 9a 내지 9c는 도 6의 절단선 A-A를 따라 도시한 단면도이고, 도 10a 내지 10c는 도 6의 절단선 B-B를 따라 도시한 단면도이다.9A to 9C and 10A to 10C are cross-sectional views illustrating a method of manufacturing an array substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention, and FIGS. 9A to 9C are cut lines AA of FIG. 6. 10A to 10C are cross-sectional views taken along the cutting line BB of FIG. 6.

도 9a와 10a에 도시한 바와 같이, 제 1 기판(110) 상에 제 1 금속막을 증착하고 패터닝하여 게이트배선(121), 게이트전극(123), 제 2 공통배선(125), 제 2 공통전극(도 6의 127 참조)을 형성한다. 제 1 금속막은 구리(Cu), 구리 합금(Cu alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta)을 포함하는 금속물질로 이루어질 수 있다.As shown in FIGS. 9A and 10A, the first metal film is deposited and patterned on the first substrate 110 to form a gate wiring 121, a gate electrode 123, a second common wiring 125, and a second common electrode. (See 127 in FIG. 6). The first metal film includes copper (Cu), copper alloy (Cu alloy), aluminum (Al), aluminum alloy (Al alloy), chromium (Cr), molybdenum (Mo), tungsten (W), tantalum (Ta) It may be made of a metal material.

다음으로, 게이트배선(121) 등이 형성된 제 1 기판(110) 상에 게이트절연막(130)을 형성한다. 게이트 절연막(130)은 산화 실리콘(SiO2), 질화 실리콘(SiNX)를 포함하는 무기절연물질이나, 벤조사이클로부텐(BCB), 아크릴(Acryl)계 수지(resin)를 포함하는 유기절연물질으로 이루어질 수 있다. Next, a gate insulating film 130 is formed on the first substrate 110 on which the gate wiring 121 and the like are formed. The gate insulating layer 130 is an inorganic insulating material including silicon oxide (SiO 2 ) and silicon nitride (SiN X ), or an organic insulating material including benzocyclobutene (BCB) and acrylic resin. Can be done.

다음으로, 도 9b와 10b에 도시한 바와 같이, 게이트절연막(130) 상에 반도체(141)을 형성한다. 반도체층(141)은 하부의 순수 비정질 실리콘층(141a)과 상부의 불순물 비정질 실리콘층(141b)으로 이루어질 수 있다. 게이트전극(121)에 대응하는 불순물 비정질 실리콘층(141b)은 제거된다. Next, as shown in FIGS. 9B and 10B, the semiconductor 141 is formed on the gate insulating film 130. The semiconductor layer 141 may be formed of a pure amorphous silicon layer 141a on the lower side and an impurity amorphous silicon layer 141b on the upper side. The impurity amorphous silicon layer 141b corresponding to the gate electrode 121 is removed.

다음으로, 반도체층(141)이 형성된 제 1 기판(110) 상에 제 2 금속막을 증착하고 패터닝하여 데이터배선(161, 162), 소스전극 및 드레인전극(163, 165)을 형성한다. 제 2 금속막은 구리(Cu), 구리 합금(Cu alloy), 알루미늄(Al), 알루미늄 합금(Al alloy), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta)을 포함하는 금속물질로 이루어질 수 있다.Next, the second metal film is deposited and patterned on the first substrate 110 on which the semiconductor layer 141 is formed to form the data wirings 161 and 162, the source electrode and the drain electrode 163 and 165. The second metal film includes copper (Cu), copper alloy (Cu alloy), aluminum (Al), aluminum alloy (Al alloy), chromium (Cr), molybdenum (Mo), tungsten (W), tantalum (Ta) It may be made of a metal material.

다음으로, 도 9c와 10c에 도시한 바와 같이, 데이터배선(161, 162) 등이 형성된 제 1 기판(110) 상에 보호층(170)을 형성한다. 보호층(170)은 드레인전극(165)을 노출하는 드레인콘택홀(175)을 갖는다. 보호층(170)은 유전율이 낮은 유기절연물질, 예를 들면 포토아크릴로 이루어질 수 있다. Next, as shown in FIGS. 9C and 10C, the protective layer 170 is formed on the first substrate 110 on which the data wirings 161 and 162 are formed. The passivation layer 170 has a drain contact hole 175 exposing the drain electrode 165. The protective layer 170 may be formed of an organic insulating material having a low dielectric constant, for example, photoacrylic.

다음으로, 보호층(170) 상에 투명도전성 금속물질을 증착하고 패터닝하여 화소전극(181), 제 1 공통배선(도 6의 183 참조), 제 1 공통전극(185)을 형성한다. 화소전극(181)은 드레인콘택홀(175)을 통해 드레인전극(165)과 연결된다.Next, the transparent conductive metal material is deposited and patterned on the protective layer 170 to form a pixel electrode 181, a first common wiring (see 183 of FIG. 6), and a first common electrode 185. The pixel electrode 181 is connected to the drain electrode 165 through the drain contact hole 175.

전술한 바와 같은 공정을 통해 어레이기판을 형성할 수 있다. An array substrate may be formed through the process as described above.

한편, 도 6과 7을 참조하여 컬러필터기판을 제조하는 방법을 설명한다. Meanwhile, a method of manufacturing a color filter substrate will be described with reference to FIGS. 6 and 7.

제 2 기판(210) 상에 광차단물질을 증착하고 패터닝하여 블랙매트릭스(221)를 형성한다. 다음으로, 블랙매트릭스(221)가 형성된 제 2 기판(210) 상에 컬러수지를 도포하고 패터닝하여 컬러필터층(230)을 형성한다. 다음으로, 컬러필터층(230) 상에 평탄화층(240)을 형성하여 컬러필터기판(200)을 평탄하게 한다. The black matrix 221 is formed by depositing and patterning the light blocking material on the second substrate 210. Next, the color filter layer 230 is formed by coating and patterning color resin on the second substrate 210 on which the black matrix 221 is formed. Next, the planarization layer 240 is formed on the color filter layer 230 to planarize the color filter substrate 200.

전술한 바와 같은 공정을 통해 형성된 어레이기판과 컬러필터기판을 합착하고, 두 기판 사이에 액정을 충진하여 횡전계방식 액정표시장치를 제조할 수 있게 된다. The array substrate and the color filter substrate formed through the above-described processes may be bonded together to fill a liquid crystal between the two substrates, thereby manufacturing a transverse electric field type liquid crystal display device.

본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치는 데이터배선을 공통전극에 중첩되게 형성하여 개구율을 향상시킬 수 있고, 데이터배선 상부에 형성된 보호층에 대해 유전율이 낮은 물질을 사용하여 데이터배선의 전계 간섭을 차단할 수 있다.In the lateral liquid crystal display according to the second embodiment of the present invention, the data line may be overlapped with the common electrode to improve the aperture ratio, and the data may be formed by using a material having a low dielectric constant with respect to the protective layer formed on the data line. The electric field interference of the wiring can be interrupted.

전술한 바와 같은 본 발명의 실시예는, 본 발명의 일예로서, 그에 대한 자유로운 변형이 가능하다. 그와 같은 변형은, 본 발명의 정신에 포함되는 범위에서, 본 발명의 권리 범위에 속한다 함은 당업자에게 자명한 사실이다. Embodiment of the present invention as described above, as an example of the present invention, it is possible to change freely. It is apparent to those skilled in the art that such modifications fall within the scope of the present invention within the scope included in the spirit of the present invention.

본 발명은 구동주파수를 증가하는 경우에도, 전하의 충전특성을 유지하기 위해 화소의 턴온시간을 일정하게 유지하게 된다. 그리고, 턴온시간을 일정하게 유지 함에 따라 오히려, 전하의 유지시간을 더욱 감소시킬 수 있게 된다. 따라서, 구동주파수를 증가하는 경우에, 휘도가 감소하는 현상을 개선할 수 있게 되며, 모션블러 현상 또한 개선할 수 있는 효과가 있다.According to the present invention, even when the driving frequency is increased, the turn-on time of the pixel is kept constant in order to maintain charge charging characteristics. As the turn-on time is kept constant, the holding time of the charge can be further reduced. Therefore, in the case of increasing the driving frequency, it is possible to improve the phenomenon that the brightness decreases, there is an effect that can also improve the motion blur phenomenon.

그리고, 데이터배선을 공통전극에 중첩되게 형성하여 개구율을 향상시킬 수 있고, 보호층에 대해 유전율이 낮은 물질을 사용하여 화소전극과 공통전극에 대한 데이터배선의 전계 간섭을 차단할 수 있는 효과가 있다.In addition, the data wiring may be overlapped with the common electrode to improve the aperture ratio, and a material having a low dielectric constant for the protective layer may be used to block electric field interference of the data wiring with respect to the pixel electrode and the common electrode.

Claims (11)

제 1 기판 상의 게이트배선과 상기 게이트배선과 교차하는 제 1 데이터배선에 의해 정의되는 제 1 화소 및 상기 제 1 화소와 열방향으로 이웃하는 제 2 화소와;A first pixel defined by a gate wiring on a first substrate and a first data wiring crossing the gate wiring and a second pixel adjacent in the column direction with the first pixel; 상기 제 1 화소 및 상기 제 2 화소 상의 화소전극과;A pixel electrode on the first pixel and the second pixel; 상기 제 1 화소 및 상기 제 2 화소의 내부를 가로지르는 제 2 데이터배선과;Second data wires intersecting the first pixel and the second pixel; 상기 제 1 화소와 상기 제 1 데이트배선의 사이와 상기 제 2 화소와 상기 제 2 데이터배선의 사이에 각각 개재되며, 상기 게이트배선에 연결된 게이트전극, 반도체층, 상기 제 1 데이터배선 및 상기 제 2 데이터배선과 연결되는 소스전극, 상기 화소전극과 연결되는 드레인전극을 포함하는 박막트랜지스터와;A gate electrode, a semiconductor layer, the first data line and the second electrode interposed between the first pixel and the first data line and between the second pixel and the second data line, respectively, and connected to the gate line. A thin film transistor including a source electrode connected to the data line and a drain electrode connected to the pixel electrode; 상기 화소전극과 이격되고, 상기 제 1 데이터배선과 상기 제 2 데이터배선 상에 형성되는 공통전극과;A common electrode spaced apart from the pixel electrode and formed on the first data line and the second data line; 상기 제 1 기판과 마주보는 제 2 기판과;A second substrate facing the first substrate; 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정;A liquid crystal interposed between the first substrate and the second substrate; 을 포함하는 액정표시장치.Liquid crystal display comprising a. 제 1 항에 있어서,The method of claim 1, 상기 공통전극은 상기 제 1 데이터배선과 중첩되는 제 1 중첩부와 상기 화소의 내부를 가로지르는 상기 제 2 데이터배선과 중첩되는 제 2 중첩부를 구성되는 제 1 공통전극과;The common electrode may include a first common electrode including a first overlapping portion overlapping the first data wiring and a second overlapping portion overlapping the second data wiring crossing the inside of the pixel; 상기 제 1 데이터배선과 상기 제 2 데이터배선의 각각의 양측에 위치하며, 상기 제 1 데이터배선과 상기 제 2 데이터배선의 전계간섭을 차단하는 제 1 차폐부와 제 2 차폐부를 가지는 제 2 공통전극을 포함하는 액정표시장치.A second common electrode disposed on both sides of the first data line and the second data line, the second common electrode having a first shielding portion and a second shielding portion that block electric field interference between the first data wiring and the second data wiring; Liquid crystal display comprising a. 제 2 항에 있어서,The method of claim 2, 상기 제 1 공통전극은 상기 화소전극과 동일층에 형성되는 액정표시장치.The first common electrode is formed on the same layer as the pixel electrode. 제 3 항에 있어서,The method of claim 3, wherein 상기 화소전극과 상기 제 1 공통전극은 인듐-틴-옥사이드, 인듐-징크-옥사이드를 포함하는 투명도전성 금속물질로 이루어진 액정표시장치.And the pixel electrode and the first common electrode are made of a transparent conductive metal material including indium tin oxide and indium zinc oxide. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 공통전극과 상기 제 1 데이터배선 및 상기 제 2 데이터배선 사이에 형성되고, 벤조사이클로부텐(BCB)과 포토아크릴을 포함하는 저유전율물질로 이루어진 보호층을 더욱 포함하는 액정표시장치.And a protective layer formed between the first common electrode, the first data line, and the second data line, the protective layer comprising a low dielectric constant material including benzocyclobutene (BCB) and photoacryl. 제 2 항에 있어서,The method of claim 2, 상기 제 2 공통전극은 상기 게이트배선과 동일층에 위치하며, 상기 제 2 공통전극에 대한 상기 제 1 데이터배선과 상기 제 2 데이터배선의 전계간섭을 차단하기 위해 상기 제 1 데이터배선과 상기 제 2 데이터배선의 각각의 양측에 위치하는 상기 제 1 차폐부와 상기 제 2 차폐부를 설치한 액정표시장치.The second common electrode is disposed on the same layer as the gate wiring, and the first data wiring and the second data wiring are arranged to block electric interference between the first data wiring and the second data wiring on the second common electrode. And a first shielding portion and a second shielding portion located on both sides of the data wiring. 제 5 항에 있어서,The method of claim 5, 상기 제 1 공통전극은 상기 제 2 공통전극의 상기 제 1 차폐부와 상기 제 2 차폐부와 상기 보호층을 개재하여 중첩되는 액정표시장치.And the first common electrode overlaps the first shielding portion, the second shielding portion, and the protective layer of the second common electrode. 제 2 항에 있어서,The method of claim 2, 상기 제 1 공통전극에 공통전압을 공급하고, 상기 게이트배선과 중첩되어 형성되는 제 1 공통배선을 더욱 포함하는 액정표시장치The liquid crystal display further includes a first common line which supplies a common voltage to the first common electrode and overlaps the gate line. 제 2 항에 있어서,The method of claim 2, 상기 제 2 공통전극에 공통전압을 공급하는 제 2 공통배선을 더욱 포함하는 액정표시장치.And a second common wiring supplying a common voltage to the second common electrode. 제 1 항에 있어서,The method of claim 1, 상기 화소전극은 연결부와, 상기 연결부에서 분기되고 상기 공통전극과 이격된 분기부를 갖는 액정표시장치.And the pixel electrode has a connection portion and a branch portion branched from the connection portion and spaced apart from the common electrode. 제 1 항에 있어서,The method of claim 1, 상기 제 2 기판 하부에 형성되고 상기 제 1 데이터배선 및 상기 제 2 데이터배선과 상기 게이트배선에 대응하는 블랙매트릭스와, 상기 화소에 대응하는 컬러필터층을 더욱 포함하는 액정표시장치.And a black matrix formed under the second substrate and corresponding to the first data line, the second data line, and the gate line, and a color filter layer corresponding to the pixel.
KR1020040088638A 2004-11-03 2004-11-03 Liquid crystal display device KR100672216B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040088638A KR100672216B1 (en) 2004-11-03 2004-11-03 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088638A KR100672216B1 (en) 2004-11-03 2004-11-03 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20060039529A KR20060039529A (en) 2006-05-09
KR100672216B1 true KR100672216B1 (en) 2007-01-22

Family

ID=37146761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088638A KR100672216B1 (en) 2004-11-03 2004-11-03 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100672216B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101570399B1 (en) 2009-03-02 2015-11-30 삼성디스플레이 주식회사 Thin film transistor sustrate
KR20140133962A (en) 2011-04-08 2014-11-20 가부시키가이샤 재팬 디스프레이 Liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063131A (en) * 2002-01-17 2003-07-28 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device and image display device
KR20040075233A (en) * 2003-02-20 2004-08-27 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and fabrication method threrof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063131A (en) * 2002-01-17 2003-07-28 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device and image display device
KR20040075233A (en) * 2003-02-20 2004-08-27 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and fabrication method threrof

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1020030063131 *
1020040075233 *
1020040088638 - 702209 *

Also Published As

Publication number Publication date
KR20060039529A (en) 2006-05-09

Similar Documents

Publication Publication Date Title
KR101030545B1 (en) Liquid Crystal Display Device
KR100498255B1 (en) Liquid crystal display and manufacturing method of same
US9960194B1 (en) Display device
US7379145B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
EP2023195B1 (en) Liquid crystal display device
US8823892B2 (en) Liquid crystal display device
US20090185092A1 (en) Liquid crystal display device with high aperture ratio
JP2005309437A (en) Display device and its driving method
US20110032446A1 (en) Liquid crystal display device and method of driving the same
US20070164288A1 (en) Liquid crystal display panel and manufacturing method of the same
US20090195492A1 (en) Liquid crystal display device
KR100919196B1 (en) In plane switching mode liquid crystal display device
KR20080071356A (en) Array substrate and display apparatus using the same
US20090109360A1 (en) Liquid Crystal Display Device
KR101376067B1 (en) Display substrate, display panel having the display substrate and method for driving the display panel
KR20070084825A (en) Liquid crystal display
US6490020B2 (en) TFTLCD for recycling electrical power
JP3542023B2 (en) Liquid crystal display
KR20070077896A (en) Thin film transistor array panel and liquid crystal display
JP2002202736A (en) Display device and its driving method
US20060158577A1 (en) Thin film transistor array panel for liquid crystal display and liquid crystal display
KR100672216B1 (en) Liquid crystal display device
JP3598583B2 (en) Active matrix type liquid crystal display
KR100623443B1 (en) Multi-Domain Liquid Crystal Display Device
KR20070037763A (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee