KR100672215B1 - 횡전계 방식 액정표시장치 및 그 제조방법 - Google Patents

횡전계 방식 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100672215B1
KR100672215B1 KR1020030091162A KR20030091162A KR100672215B1 KR 100672215 B1 KR100672215 B1 KR 100672215B1 KR 1020030091162 A KR1020030091162 A KR 1020030091162A KR 20030091162 A KR20030091162 A KR 20030091162A KR 100672215 B1 KR100672215 B1 KR 100672215B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
liquid crystal
gate
portions
Prior art date
Application number
KR1020030091162A
Other languages
English (en)
Other versions
KR20050059533A (ko
Inventor
박귀복
최상호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030091162A priority Critical patent/KR100672215B1/ko
Priority to US11/011,772 priority patent/US7760308B2/en
Publication of KR20050059533A publication Critical patent/KR20050059533A/ko
Application granted granted Critical
Publication of KR100672215B1 publication Critical patent/KR100672215B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 횡전계 방식 액정표시장치에 관한 것이다.
본 발명의 목적은, 높은 투과율을 갖는 횡전계 방식 액정표시장치 및 그 제조방법을 제공함에 있다.
본 발명은, 기판 상에 서로 직교하여 화소 영역을 정의하는 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선이 교차하는 부분에 위치하는 박막트랜지스터와; 상기 박막트랜지스터와 연결되고, 상기 화소 영역에 위치하고 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상의 화소 전극과; 상기 화소 전극과 대칭되어 위치하고, 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상의 공통 전극을 포함하는 횡전계 방식 액정표시장치를 제공한다.
본 발명은, 공통 전극과 화소 전극을 "ㄱ" 및 "ㄴ" 형상, 또는 둔각을 이루며 경사진 "ㄱ" 및 "ㄴ" 형상으로 하여, 대각선 방향으로 서로 대칭되게 구성함으로써 액정이 러빙 방향을 중심으로 좌우 45도 정도로 배열하게 되어 높은 투과율 특성을 유지할 수 있는 효과가 있다.

Description

횡전계 방식 액정표시장치 및 그 제조방법{In-plane switching mode liquid crystal display device and manufacturing method of the same}
도 1은 일반적인 횡전계 방식 액정표시장치를 도시한 단면도.
도 2는 종래에 따른 횡전계 방식 액정표시장치용 기판을 도시한 평면도.
도 3a, 3b는 전압이 각각 오프상태 일 때와 온상태 일 때, 공통 전극과 화소 전극 사이에 위치한 액정의 동작특성을 나타낸 도면.
도 4는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 기판을 도시한 평면도.
도 5a 와 5b는 각각, 본 발명의 제 1 실시예에 따른 전압이 오프(off) 및 온(on)되었을 경우 액정의 동작특성을 도시한 도면.
도 6a 내지 6e와, 도 7a 내지 도 7e는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 기판을 제조하는 방법을 도시한 단면도.
도 8은 본 발명의 제 1 실시예에 따른 하나의 영역(또는 도메인)에서 액정의 배열 상태의 시뮬레이션 결과를 나타낸 도면.
도 9는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 기판을 도시한 평면도.
도 10은 본 발명의 제 2 실시예에 따른 하나의 영역(또는 도메인)에서 액정의 배열 상태의 시뮬레이션 결과를 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 102 : 게이트 전극
104 : 게이트 배선 106a, 106b : 공통전극 수직부
106c : 공통전극 경계부 106d : 공통전극 경사부
106e : 공통전극 돌출부 112 : 반도체층
116 : 소스 전극 118 : 드레인 전극
120 : 데이터 배선 126c, 126d : 화소전극 수직부
126e : 화소전극 경계부 126f : 화소전극 경사부
126g: 화소전극 돌출부
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 횡전계 방식 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
도 1은 일반적인 횡전계 방식 액정표시장치를 도시한 단면도이다.
도시한 바와 같이, 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 이격되어 구성되며, 컬러필터기판 및 어레이기판 (B1,B2)사이에는 액정층(90)이 개재되어 있다.
상기 어레이기판(B2)은 투명한 절연 기판(50)에 정의된 다수의 화소(P1,P2)마다 박막트랜지스터(T)와 공통 전극(58)과 화소 전극(72)이 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(52)과, 게이트 전극(52) 상부에 절연막(60)을 사이에 두고 구성된 반도체층(62)과, 반도체층(62)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(64,66)을 포함한다.
전술한 구성에서, 상기 공통 전극(58)과 화소 전극(72)은 동일 기판 상에 서로 평행하게 이격하여 구성된다.
그런데 일반적으로, 상기 공통 전극(58)은 상기 게이트 전극(52)과 동일층 동일물질로 구성되고, 상기 화소 전극(72)은 상기 소스 및 드레인 전극(64,66)과 동일층 동일물질로 구성되나, 개구율을 높이기 위해 도시한 바와 같이, 상기 화소 전극(72)은 투명한 전극으로 형성할 수 있다.
도시하지는 않았지만, 상기 화소(P1,P2)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통 전극(58)에 전압을 인가하는 공통 배선(미도시)이 구성된다.
상기 컬러필터 기판(B1)은 투명한 절연 기판(30) 상에 상기 게이트 배선(미도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 부분에 블랙매트릭스(32)가 구성되고, 상기 화소(P1,P2)에 대응하여 컬러필터(34a,34b)가 구성된다.
상기 액정층(90)은 상기 공통 전극(58)과 화소 전극(72)의 수평전계(95)에 의해 동작된다.
이하, 도 2를 참조하여, 전술한 바와 같은 횡전계 방식 액정표시장치를 구성 하는 어레이기판의 구성을 설명한다.(도 2의 어레이기판은 도 1의 구성과는 달리 상기 화소 전극을 불투명한 전극으로 형성한 예를 설명한다.)
도 2는 종래에 따른 횡전계 방식 액정표시장치용 기판을 도시한 평면도이다.
도시한 바와 같이, 기판(50)상에 일 방향으로 연장된 게이트 배선(54)과, 게이트 배선(54)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(68)이 구성된다.
또한, 상기 게이트 배선(54)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(56)이 구성된다.
상기 게이트 배선(54)과 데이터 배선(68)이 교차하는 부분에는 상기 게이트 배선(54)과 연결된 게이트 전극(52)과, 게이트 전극(52) 상부의 반도체층(62)과, 반도체층(62) 상부의 소스 전극(64)과 드레인 전극(66)을 포함하는 박막트랜지스터(T)가 구성된다.
상기, 화소 영역(P)에는 상기 공통 배선(56)에 수직하게 연장되고 서로 평행하게 이격된 공통 전극(58)이 구성되고, 상기 공통 전극(58)사이에는 공통 전극(58)과 평행하게 이격된 화소 전극(72)이 구성된다.
한편, 액정(미도시)을 배향하기 위한 배향막(미도시)은 게이트 배선(54)을 기준으로 소정 각도 경사진 방향, 즉 도 2에서 화살표로 표시된 방향으로 러빙되어 있다.
이하, 도 3a와 도 3b를 참조하여, 전압의 온/오프(on/off)에 따른 횡전계 모드의 동작특성을 알아본다.
도 3a, 3b는 전압이 각각 오프상태 일 때와 온상태 일 때, 공통 전극과 화소 전극 사이에 위치한 액정의 동작특성을 나타낸 도면이다.
도 3a에 도시한 바와 같이, 공통 전극(58)과 화소 전극(72) 사이에 전압이 인가되지 않을 경우, 액정(90)은 배향막의 러빙 방향을 따라 초기배열 상태를 유지하게 된다.
그러나, 도 3b에 도시한 바와 같이, 상기 공통 전극(58)과 화소 전극(72)사이에 전압이 인가되면, 상기 두 전극 사이에는 수평전계(95)가 분포하게 된다.
이때, 액정(90)은 상기 전계(95)의 분포 방향으로 움직이려 하는 특성을 가지게 되며, 전계의 방향과 임의의 각을 가지고 배열된다.
이때, 액정(90)이 러빙 방향을 기준으로 45도의 방향으로 배열되었을 때, 가장 최대의 투과율 특성을 나타낸다.
그러나, 임의의 값 이상의 고전압이 인가되면 액정(90)은 상기 전계(95)의 방향과 수평한 방향으로 움직이려는 성질이 더욱 강해지므로 액정(90)은 러빙 방향을 기준으로 45도 이상으로 배열하게 되며, 이러한 경우에는 투과율이 현저히 떨어지는 현상이 발생하게 된다.
전술한 바와 같은 문제를 해결하기 위한 본 발명의 목적은, 높은 투과율을 갖는 횡전계 방식 액정표시장치 및 그 제조방법을 제공함에 있다.
전술한 바와 같은 문제를 해결하기 위해, 본 발명은, 기판 상에 서로 직교하여 화소 영역을 정의하는 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선이 교차하는 부분에 위치하는 박막트랜지스터와; 상기 박막트랜지스터와 연결되고, 상기 화소 영역에 위치하고 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상의 화소 전극과; 상기 화소 전극과 대칭되어 위치하고, 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상의 공통 전극을 포함하는 횡전계 방식 액정표시장치를 제공한다.
여기서, 상기 공통 전극은, 화소 영역의 양 측에 위치하는 제 1, 2 수직부와, 상기 제 1, 2 수직부를 연결하는 다수의 제 1 경사부와, 상기 다수의 제 1 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 1 경사부와 둔각을 이루는 하나 이상의 제 1 경계부를 포함하고, 상기 화소 전극은, 화소 영역의 양 측에 위치하는 제 3, 4 수직부와, 상기 제 3, 4 수직부를 연결하는 다수의 제 2 경사부와, 상기 다수의 제 2 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 2 경사부와 둔각을 이루는 하나 이상의 제 2 경계부를 포함할 수 있다. 상기 제 3, 4 수직부 각각은 제 1, 2 수직부 각각의 내측에 위치할 수 있다. 상기 공통 전극은, 상기 제 1, 2 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 1 경사부와 둔각을 이루는 제 1 돌출부를 더욱 포함하고, 상기 화소 전극은, 상기 제 3, 4 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 2 경사부와 둔각을 이루는 제 2 돌출부를 더욱 포함할 수 있다. 상기 화소 영역의 가장자리에 위치하는 상기 다수의 제 2 경사부는 상기 게이트 배선과 중첩도어 스토리지 캐패시 터를 형성할 수 있다.
그리고, 상기 박막트랜지스터는, 상기 게이트 배선과 연결되는 게이트 전극과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 소스 전극과 일정 간격 이격되고 상기 화소 전극과 연결된 드레인 전극을 포함할 수 있다.
또한, 상기 공통 전극과 화소 전극은 서로 대칭 되게 구성되어, 평행사변형을 이룰 수 있다.
또한, 상기 화소 전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 물질로 이루어질 수 있고, 상기 공통 전극은 상기 게이트 배선과 동일한 물질로 이루어질 수 있다.
다른 측면에서, 본 발명은, 기판 상에 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 직교하여 화소 영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 및 데이터 배선이 교차하는 부분에, 상기 게이트 및 데이터 배선과 연결되는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 연결되고, 상기 화소 영역에 둔각으로 이루어져 경상진 "ㄱ" 또는 "ㄴ" 형상의 화소 전극을 형성하는 단계와; 상기 화소 전극과 대칭되고, 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상의 공통 전극을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치 제조방법을 제공한다.
여기서, 상기 공통 전극은, 화소 영역의 양 측에 위치하는 제 1, 2 수직부와, 상기 제 1, 2 수직부를 연결하는 다수의 제 1 경사부와, 상기 다수의 제 1 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 1 경사부와 둔각을 이 루는 하나 이상의 제 1 경계부를 포함하고, 상기 화소 전극은, 화소 영역의 양 측에 위치하는 제 3, 4 수직부와, 상기 제 3, 4 수직부를 연결하는 다수의 제 2 경사부와, 상기 다수의 제 2 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 2 경사부와 둔각을 이루는 하나 이상의 제 2 경계부를 포함할 수 있다. 상기 제 3, 4 수직부 각각은 제 1, 2 수직부 각각의 내측에 위치할 수 있다. 상기 공통 전극은, 상기 제 1, 2 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 1 경사부와 둔각을 이루는 제 1 돌출부를 더욱 포함하고, 상기 화소 전극은, 상기 제 3, 4 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 2 경사부와 둔각을 이루는 제 2 돌출부를 더욱 포함할 수 있다. 상기 화소 영역의 가장자리에 위치하는 상기 다수의 제 2 경사부는 상기 게이트 배선과 중첩도어 스토리지 캐패시터를 형성할 수 있다.
그리고, 상기 박막트랜지스터는, 상기 게이트 배선과 연결되는 게이트 전극과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 소스 전극과 일정 간격 이격되고 상기 화소 전극과 연결된 드레인 전극을 포함할 수 있다.
또한, 상기 공통 전극과 화소 전극은 서로 대칭 되게 구성되어, 평행사변형을 이룰 수 있다.
또한, 상기 화소 전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 물질로 이루어질 수 있고, 상기 공통 전극은 상기 게이트 배선과 동일한 물질로 이루어질 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
삭제
<제 1 실시예>
도 4는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 기판을 도시한 평면도이다.
본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치는 기판 상에 공통 전극과 화소 전극을 "ㄱ" 및 "ㄴ" 형상으로 서로 대각선 방향으로 대칭되도록 구성하게 된다.
도시한 바와 같이, 하부 기판(100)의 일면에는 일 방향으로 연장된 게이트 배선(104)과, 게이트 배선(104)과 교차하여 화소 영역(PA)을 정의하는 데이터 배선(120)을 구성한다.
상기 화소 영역(PA)의 일 측에는 게이트 전극(102)과, 게이트 전극(102)상부의 반도체층(112)과, 반도체층(112)의 상부에서 서로 이격된 소스 전극(116)과 드레인 전극(118)을 포함하는 박막트랜지스터(T)를 구성한다.
상기 화소 영역(PA)에는 공통 전극(106a,106b,108)과 화소 전극(126a,126b)을 각각 "ㄴ"형상과 "ㄱ"형상으로 서로 대각선 방향으로 대칭되도록 구성하여 최종적으로는, 두 전극이 거의 정사각형에 가까운 형태로 형성된다.
따라서, 이러한 구성은 상기 화소 영역(PA)을 정사각형 또는 직사각형 형상(세로축: 가로축의 비가 1:2 이하)의 다수개의 영역(A1,A2,A3,A4,A5,A6,A7,A8)으로 나누게 된다.
삭제
상기 공통 전극(106a,106b,108)과 화소 전극(126a,126b)의 구성을 더욱 상세하게 설명하면, 상기 공통 전극(106a,106b,108)은 화소 영역(PA)의 양측에 위치하 고 상기 데이터 배선(120)과 평행하게 구성된 수직부(106a,106b)와, 상기 수직부를 연결하는 다수개의 수평부(108)로 구성한다.
상기 화소 전극(126a,126b)은 상기 공통 전극(106a,106b,108)의 수직부(106a,106b) 사이에 위치하고 이들과는 평행하게 이격된 수직부(126a)와, 상기 수직부(126a)와 수직한 방향으로 교차하는 수평부(126b)로 구성한다.
상기 화소 전극(126a,126b)의 수평부(126b)는 공통 전극의 수평부(108)와 소정 간격 평행하게 이격되도록 구성한다.
전술한 구성에서, 상기 공통 전극(106a,106b,108)은 서로 이웃한 화소 영역(미도시)의 공통 전극과 연결된 연결부(c)를 포함한다. 따라서, 액정표시장치의 전면에 대해 동일한 공통 전압이 흐르게 된다.
또한, 상기 게이트 배선(104)의 상부에 화소 전극의 수평부(126b)가 위치하게 되며, 화소 전극의 수평부(126b)를 제 1 전극으로 하고, 그 하부의 게이트 배선(102)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.
한편, 액정(미도시)을 배향하기 위한 배향막(미도시)은 게이트 배선(104)이 연장된 방향, 즉 도 4에서 화살표로 표시된 방향으로 러빙되어 있다.
이때, 상기 하부 기판(100)에 구성한 공통 전극(106a,106b,108)과 화소 전극(126a,126b)은, 앞서 언급한 바와 같이, 상기 화소 영역(PA)을 사각형상의 다수개의 영역(A1,A2,A3,A4,A5,A6,A7,A8)으로 나누게 되며, 각각의 영역에서 발생한 전계(300a,300b)는 러빙 방향을 중심으로 좌우 45도 방향으로 서로 대칭되는 형상으로 분포 한다.
따라서, 상기 전계(300a,300b)의 분포에 의해, 단일 화소 내에 액정의 배열방향이 서로 대칭되는 다수의 도메인(domain)이 형성될 수 있다.
이와 같은 구성은, 상기 공통 전극(106a, 106b, 108)과 화소 전극(126a, 126b)의 구성에 의해 일정전압 이상의 전압이 인가되더라고 액정표시장치는 높은 투과율을 유지할 수 있다.
이하, 도 5a와 도 5b를 참조하여, 전술한 본 발명에 따른 전극 구조를 통한 액정의 배열 특성을 설명한다.
도 5a 와 5b는 각각, 본 발명의 실시예에 따라 전압이 오프(off) 및 온(on)되었을 경우, 액정의 동작특성을 도시한 도면이다.
도 5a에 도시한 바와 같이, 공통 전극(106a,106b,108)과 화소 전극(126a,126b)은 "ㄱ"형상 및 "ㄴ"형상으로 서로 대각선 방향으로 대칭적으로 구성된 형상이며, 전압이 인가되지 않았을 경우에는 액정(400)은 배향막의 러빙 방향을 따라 초기 배열상태를 유지하게 되나, 도 5b에 도시한 바와 같이 전압이 인가되면, 상기 공통 전극(106a,106b,108)과 화소 전극(126a,126b)사이에 전계(300a,330b)가 분포하게 되며, 액정은 전계의 분포방향과 평행한 방향으로 배열하게 된다.
이때, 전계(300a,300b)의 분포방향은 서로 이웃하는 도메인이 러빙 방향을 기준으로 좌우 45도 방향으로 분포하기 때문에 아무리 고전압을 인가해도 액정의 배열방향은 좌우 45도를 유지하게 된다.
이에 대해 상세히 설명하면, 공통 전극(106a,106b,108)과 화소 전극(126a,126b)을 전술한 바와 같은 "ㄱ""ㄴ"형상으로 구성한다면, 두 전극이 이루는 정사각형에 가까운 영역내에서는 45도의 대각 전계가 발생하게 된다.
따라서, 종래와는 달리 두 전극 사이에 위치한 액정은 전계의 방향에 따라 움직이기 때문에 고전압이 걸려도 항상 45도를 유지할 수 있게 된다.
이러한 특성으로 인해, 본 발명에 따른 액정표시장치는 일정 전압 이상의 고전압을 인가해도 액정이 45도 이상으로 배열하지 않기 때문에 종래와는 달리 높은 투과율 특성이 유지될 수 있다.
삭제
이하, 도 6a 내지 도 6e와 도 7a 내지 도 7e를 참조하여, 본 발명에 따른 횡전계 방식 액정표시장치용 기판의 제조공정을 설명한다.
도 6a와 도 7a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(TA)과 화소영역(PA)을 정의한다.
다음으로, 알루미늄(Al)과 이를 포함한 알루미늄 계열의 금속을 증착하고 패턴하여, 상기 화소 영역(PA)의 일측에 게이트 배선(104)과 이것에 연결되고 상기 스위칭 영역(TA)에 게이트 전극(102)을 형성한다.
동시에, 상기 화소 영역(PA)에는 공통 전극(도 4의 106a,도 4의 106b,108)을 형성한다. 공통 전극은 상기 게이트 배선(104)과 수직한 방향으로 화소 영역의 양측에 각각 위치한 제 1, 제 2 수직부(도 4의 106a,106b)와, 상기 제 1 수직부(도 4의 106a)와 제 2 수직부(도 4의 106b)를 연결하고 서로 소정간격 평행하게 이격된 다수의 수평부(108)로 구성한다.
이때, 상기 각 화소 영역(P)에 구성한 공통 전극(도 4의 106a,106b,108)은 이웃한 화소 영역(미도시)의 공통 전극(미도시)과 연결되도록 형성한다.
상기 게이트 배선(104)을 알루미늄 계열로 형성하는 것은 저항을 낮추어 신호지연(signal delay)을 방지하기 위한 것이며, 일반적으로는 상기 알루미늄계열의 금속이 화학적 물리적으로 약하여 핀홀(pin-hole)또는 힐락(hillock)과 같은 불량 이 발생하기 쉽기 때문에 이를 보호하기 위한 보호층으로 별도의 금속(크롬(Cr) 또는 몰리브덴(Mo))을 적층하여 구성한다.
다음으로, 도 6b와 도 7b에 도시한 바와 같이, 상기 게이트 배선(104)과 게이트 전극(102)과 공통 전극(도 4의 106a,106b,108)이 형성된 기판(100)의 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNX)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(110)을 형성한다.
연속하여, 상기 게이트 절연막(110)의 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층한 후 패턴하여, 상기 게이트 전극(102)에 대응하는 게이트 절연막(110)의 상부에 액티브층(active layer, 112)과 오믹 콘택층(ohmic contact layer, 114)을 형성한다.
다음으로, 도 6c와 도 7c에 도시한 바와 같이, 상기 액티브층(112)과 오믹 콘택층(114)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 구리(Cu) 등을 포함하는 도전성 금속 그룹 중 선택된 금속을 증착하고 패턴하여, 상기 오믹 콘택층(112)의 상부에 서로 이격하여 구성되도록 소스 전극(116)과 드레인 전극(118)과, 상기 소스 전극(114)과 연결되고 상기 게이트 배선(104)과는 수직방향으로 교차하여 화소 영역(PA)을 정의하는 데이터 배선(도 4의 120)을 형성한다.
도 6d와 도 7d에 도시한 바와 같이, 상기 소스 전극 및 드레인 전극(116,118)과 데이터 배선(도 4의 120)이 형성된 기판(100)의 전면에 벤조사이 클로부텐(BCB)과 아크릴(acryl)계 수지(resin)와 같이 유전율이 작은 유기절연막을 도포하여 보호막(122)을 형성한 후 이를 패턴하여, 상기 드레인 전극(118)을 노출하는 드레인 콘택홀(124)을 형성한다.
도 6e와 도 7e에 도시한 바와 같이, 상기 보호막(122)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(118)과 접촉하는 화소 전극을 형성한다.
이때, 상기 화소 전극(도 6의 126a,126b)은 상기 공통 전극(도 4의 106a와 106b, 108)의 수평부(108)와 수직하게 교차하는 수직부(도 4의 126a)와, 수직부(도 4의 126a)와는 교차되고 상기 공통 전극의 수평부(108)와 평행하게 이격된 수평부(126b)로 구성한다.
이때, 상기 게이트 배선(104)의 상부에 화소 전극의 수평부(126b)가 위치하게 되며, 화소 전극의 수평부(126b)를 제 1 전극으로 하고, 그 하부의 게이트 배선(102)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.
전술한 바와 같이 구성된 공통 전극과 화소 전극은 각각 화소 영역(PA)에 대응하여 사각형상의 다수의 영역을 정의하며, 각 영역 마다 공통전극과 화소전극은 "ㄱ" 및 "ㄴ"형상으로 서로 대각선 방향으로 대칭적으로 구성된 형상이다.
이와 같은 구성은 각 영역마다 전계가 러빙 방향을 중심으로 좌우 45도 방향으로 분포하도록 하며, 공통전극과 화소전극을 경계로 하여 상,하,좌,우로 이웃한 영역(A1,A2,A3,A4,A5,A6,A7,A8)마다 전계(도 4의 300a,300b)는 서로 대칭성을 가지고 분포하게 된다.
따라서, 액정을 구동하게 되면 각 영역마다 액정이 서로 대칭되는 방향으로 배열하는 다수의 도메인이 형성된다.
전술한 구성은 또한, 상기 전계가 러빙 방향을 중심으로 좌우 45도 방향으로 분포하기 때문에 종래와는 달리 일정 전압 이상의 고전압을 인가해도 좌우 45도 이상으로 배열하지 않는다. 따라서, 화소 전극과 공통 전극이 정의하는 개구영역 내에서 휘도의 불균일이 발생하지 않고 투과율이 더욱더 개선되는 장점이 있다.
도 8은 하나의 영역(또는 도메인)에서 액정의 배열 상태의 시뮬레이션 결과를 나타낸 도면으로서, 도시한 바와 같이, 액정은 도메인 내에서 러빙 방향을 중심으로 대략 45도의 방향으로 배열되어 있다. 따라서, 종래에 비해 본 발명의 제 1 실시예에 따른 액정표시장치는 높은 투과율을 가지게 된다.
<제 2 실시예>
도 9는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 기판을 도시한 평면도이다. 본 발명의 제 2 실시예에서는 본 발명의 제 1 실시예와 동일하거나 대응되는 사항에 대해서는 설명을 생략한다.
전술한 본 발명의 제 1 실시예에 따른 액정표시장치에 있어서 기판 부근의 액정, 즉 액정을 사이에 두고 서로 대향하는 상판과 하판 부근의 액정은 배향막의 러빙 방향에 따른 강한 앵커링 에너지(anchoring energy)에 의해 전계 생성 방향, 즉 러빙 방향을 기준으로 좌우 45도로 배열되지 못하게 된다. 따라서, 액정표시장치의 투과율을 감소시키게 된다. 또한, 화소 전극과 공통 전극이 "ㄴ"형상과 "ㄱ"형상, 즉 동일 전극이 90도를 이루게 형성됨으로써, 90도를 이루며 교차하는 부분에 위치하는 액정은 동일 전극에 의해 등전위 형성으로 인해 원하는 방향으로 배열되지 못하게 되어 투과율을 감소시키게 된다.
그와 같이 본 발명의 제 1 실시예에 따른 액정표시장치의 투과율 감소를 개선하기 위해 본 발명의 제 2 실시예에 따른 액정표시장치가 제시된다.
본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치는 기판 상에 공통 전극과 화소 전극을 둔각을 이루며 경사진 "ㄱ" 및 "ㄴ" 형상으로 서로 대각선 방향으로 대칭되도록 구성하게 된다.
그와 같이 공통 전극과 화소 전극을 구성하게 되면, 두 전극 간의 전계 방향은 러빙 방향을 중심으로 45 도에 비해 큰 값을 가지게 되어, 기판 부근, 즉 상판과 하판 부근이 액정들은 앵커링 에너지를 극복하여 전계 생성 방향으로 배열가능하게 된다. 그리고, 동일 전극, 즉 화소 전극과 공통 전극 각각은 둔각을 이루며 경사진 "ㄱ" 및 "ㄴ" 형상을 가지게 되고, 두 전극 사이의 거리는 가까워지게 됨으로써 교차하는 부분에 위치하는 액정은 전계 생성 방향으로 효과적으로 배열가능하게 된다.
도시한 바와 같이, 상기 화소 영역(PA)에는 공통 전극(106a,106b,106d)과 화소 전극(126g,126f)을 각각 둔각을 이루며 경사진 "ㄴ"형상과 "ㄱ"형상으로 서로 대각선 방향으로 대칭되도록 구성한다.
이러한 구성은 상기 화소 영역(PA)을 평행사변형 형상의 다수개의 영역(A1,A2,A3,A4,A5,A6,A7,A8)으로 나눈다.
상기 공통 전극(106a,106b,106c,106d,106e)과 화소 전극(126c,126d,126e,126f,126g)의 구성을 더욱 상세하게 설명하면, 상기 공통 전극(106a,106b,106c,106d)은 화소 영역(PA)의 양측에 위치하고 상기 데이터 배선(120)과 평행하게 구성된 수직부(106a,106b)와, 상기 수직부(106a, 106b)를 연결하는 다수개의 경사부(106d)와, 경사부(106d)가 교차하는 부분에서 분기하고 경사부(106d)와 둔각을 이루는 경계부(106c)와, 상기 수직부(106a,106b)에서 화소 영역(PA) 내부로 돌출되고 상기 경사부(106d)와 둔각을 이루는 돌출부(106e)로 구성된다.
상기 화소 전극(126c,126d,126e,126f,126g)은 화소 영역(PA)의 양측, 즉 공통전극의 수직부(106a,106b) 내에 위치하고 상기 데이터 배선(120)과 평행하게 구성된 수직부(126c,126d)와, 상기 수직부(126c, 126d)를 연결하는 다수개의 경사부(126f)와, 경사부(126f)가 교차하는 부분에서 분기하고 경사부(126f)와 둔각을 이루는 경계부(126e)와, 상기 수직부(126c, 126d)에서 화소 영역(PA) 내부로 돌출되고 상기 경사부(126f)와 둔각을 이루는 돌출부(126g)로 구성된다.
이때, 상기 기판(100)에 구성한 공통 전극(106a,106b,106c,106d,106e)과 화소 전극(126c,126d,126e,126f,126g)은, 앞서 언급한 바와 같이, 상기 화소 영역(PA)을 사각형상, 즉 평행사변형상의 다수개의 영역(A1,A2,A3,A4,A5,A6,A7,A8)으로 나누게 되며, 각각의 영역에서 발생한 전계(300a,300b)는 러빙 방향을 중심으 로 좌우 45도 이상의 방향으로 서로 대칭되는 형상으로 분포하도록 한다.
따라서, 상기 전계(300a,300b)의 분포에 의해, 단일 화소 내에 액정의 배열방향이 서로 대칭되는 다수의 도메인(domain)이 형성될 수 있다.
이와 같은 구성은, 강한 앵커링 에너지에 의해 러빙 방향으로 배열되려는 이상 배열을 갖는 기판 부근의 액정을 전계 생성 방향으로 배열할 수 있게 한다. 즉, 각 영역 내에서 발생한 전계는 러빙 방향을 중심으로 좌우 45 도 이상의 값을 가지게 되어 기판 부근의 액정을 전계 생성 방향으로 효과적으로 배열가능하게 한다.
또한, 화소 전극(126c,126d,126e,126f,126g)과 공통 전극(106a,106b,106c,106d,106e) 각각이 교차하는 부분, 즉 동일 전극의 경계부(106c, 126e)와 경사부(106d, 126f)가 교차하는 부분과, 경사부(106d, 126f)와 돌출부(106e, 126g)가 교차하는 부분에 위치하는 액정을 전계 생성 방향으로 배열할 수 있게 된다. 즉, 각 영역(A1,A2,A3,A4,A5,A6,A7,A8) 내에서 화소 전극(126c,126d,126e,126f,126g)과 공통 전극(106a,106b,106c,106d,106e) 각각은 둔각을 이루며 경사진 "ㄴ"형상과 "ㄱ"형상으로 구성하고, 그에 따라 두 전극 사이의 거리는 제 1 실시예에 비해 가까워지게 됨으로써, 동일전극의 교차 부분에 위치하는 액정을 전계 생성 방향으로 효과적으로 배열할 수 있게 된다.
전술한 바와 같이, 기판 부근의 액정과, 동일 전극의 교차 부분에서의 액정은 전계 생성방향으로 효과적으로 배열할 수 있게 되는데, 대략 러빙 방향을 기준으로 좌우 45 도 내외로 배열된다. 물론, 각 영역의 중심부에 위치하는 액정은 러빙 방향을 기준으로 좌우 45 도 이상의 배열을 가질 수 있게 되지만, 각 영역에서 전체적인 액정 배열은 제 1 실시예에 비해 더욱 효과적으로 러빙 방향 기준 좌우 45 도 정도로 배열된다.
도 10은 하나의 영역(또는 도메인)에서 액정의 배열 상태의 시뮬레이션 결과를 나타낸 도면으로서, 도시한 바와 같이, 도메인 내에서 러빙 방향을 중심으로 대략 45도의 방향으로 배열되어 있다. 특히, 도 8과 비교하게 되면, 도메인 내의 액정은 전체적으로 균일하게 배열되어 있다. 그리고, 시뮬레이션 결과에 따라, 제 2 실시예에 따른 액정표시장치는 제 1 실시예에 비해 10 % 정도로 투과율이 상승한 결과를 얻을 수 있게 된다.
전술한 바와 같이, 본 발명은, 공통 전극과 화소 전극을 "ㄱ" 및 "ㄴ" 형상, 또는 둔각을 이루며 경사진 "ㄱ" 및 "ㄴ" 형상으로 하여, 대각선 방향으로 서로 대칭되게 구성함으로써 액정이 러빙 방향을 중심으로 좌우 45도 정도로 배열하게 되어 높은 투과율 특성을 유지할 수 있는 효과가 있다.

Claims (18)

  1. 기판 상에 서로 직교하여 화소 영역을 정의하는 게이트 및 데이터 배선과;
    상기 게이트 및 데이터 배선이 교차하는 부분에 위치하는 박막트랜지스터와;
    상기 박막트랜지스터와 연결되고, 상기 화소 영역에 위치하고 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상의 화소 전극과;
    상기 화소 전극과 대각선 방향으로 대칭되어 위치하고, 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상으로 구성되고, 상기 화소 전극과는 대각선 방향의 전계를 유발하는 공통 전극
    을 포함하는 횡전계 방식 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공통 전극은, 상기 데이터 배선과 근접한 화소 영역의 양 측에 위치하는 제 1, 2 수직부와, 상기 제 1, 2 수직부를 연결하는 다수의 제 1 경사부와, 상기 다수의 제 1 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 1 경사부와 둔각을 이루는 하나 이상의 제 1 경계부를 포함하고,
    상기 화소 전극은, 화소 영역의 양 측에 위치하는 제 3, 4 수직부와, 상기 제 3, 4 수직부를 연결하는 다수의 제 2 경사부와, 상기 다수의 제 2 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 2 경사부와 둔각을 이루는 하나 이상의 제 2 경계부를 포함하는 횡전계 방식 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 3, 4 수직부 각각은 제 1, 2 수직부 각각의 내측에 위치하는 횡전계 방식 액정표시장치.
  4. 제 2 항에 있어서,
    상기 공통 전극은, 상기 제 1, 2 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 1 경사부와 둔각을 이루는 제 1 돌출부를 더욱 포함하고,
    상기 화소 전극은, 상기 제 3, 4 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 2 경사부와 둔각을 이루는 제 2 돌출부를 더욱 포함하는 횡전계 방식 액정표시장치.
  5. 제 2 항에 있어서,
    상기 화소 영역의 가장자리에 위치하는 상기 다수의 제 2 경사부는 상기 게이트 배선과 중첩되어 스토리지 캐패시터를 형성하는 횡전계 방식 액정표시장치.
  6. 제 1 항에 있어서,
    상기 박막트랜지스터는, 상기 게이트 배선과 연결되는 게이트 전극과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 소스 전극과 일정 간격 이격되고 상기 화소 전극과 연결된 드레인 전극을 포함하는 횡전계 방식 액정표시장치.
  7. 제 1 항에 있어서,
    상기 공통 전극과 화소 전극은 서로 대칭 되게 구성되어, 평행사변형을 이루는 횡전계 방식 액정표시장치.
  8. 제 1 항에 있어서,
    상기 화소 전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 물질로 이루어진 횡전계 방식 액정표시장치.
  9. 제 1 항에 있어서,
    상기 공통 전극은 상기 게이트 배선과 동일한 물질로 이루어진 횡전계 방식 액정표시장치.
  10. 기판 상에 게이트 배선과, 둔각으로 이루어져 경사진 "ㄱ" 또는 "ㄴ" 형상의 공통 전극을 형성하는 단계와;
    상기 게이트 배선과 직교하여 화소 영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 게이트 및 데이터 배선이 교차하는 부분에, 상기 게이트 및 데이터 배선과 연결되는 박막트랜지스터를 형성하는 단계와;
    상기 공통 전극과 대각선 방향으로 대칭되는 위치에, 둔각으로 이루어져 경사진 "ㄴ" 또는 "ㄱ" 형상이며 상기 공통 전극과는 대각선 방향의 전계를 유발하는 화소전극 형성하는 단계
    를 포함하는 횡전계 방식 액정표시장치 제조방법.
  11. 제 10 항에 있어서,
    상기 공통 전극은, 상기 데이터 배선에 근접한 화소 영역의 양 측에 위치하는 제 1, 2 수직부와, 상기 제 1, 2 수직부를 연결하는 다수의 제 1 경사부와, 상기 다수의 제 1 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 1 경사부와 둔각을 이루는 하나 이상의 제 1 경계부를 포함하고,
    상기 화소 전극은, 화소 영역의 양 측에 위치하는 제 3, 4 수직부와, 상기 제 3, 4 수직부를 연결하는 다수의 제 2 경사부와, 상기 다수의 제 2 경사부가 교차하는 부분에서 분기되고, 상기 분기된 다수의 제 2 경사부와 둔각을 이루는 하나 이상의 제 2 경계부를 포함하는 횡전계 방식 액정표시장치 제조방법.
  12. 제 11 항에 있어서,
    상기 제 3, 4 수직부 각각은 제 1, 2 수직부 각각의 내측에 위치하는 횡전계 방식 액정표시장치 제조방법.
  13. 제 11 항에 있어서,
    상기 공통 전극은, 상기 제 1, 2 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 1 경사부와 둔각을 이루는 제 1 돌출부를 더욱 포함하고,
    상기 화소 전극은, 상기 제 3, 4 수직부 각각에서 상기 화소 영역 내부로 돌출되고, 상기 제 2 경사부와 둔각을 이루는 제 2 돌출부를 더욱 포함하는 횡전계 방식 액정표시장치 제조방법.
  14. 제 11 항에 있어서,
    상기 화소 영역의 가장자리에 위치하는 상기 다수의 제 2 경사부는 상기 게이트 배선과 중첩되어 스토리지 캐패시터를 형성하는 횡전계 방식 액정표시장치 제 조방법.
  15. 제 10 항에 있어서,
    상기 박막트랜지스터는, 상기 게이트 배선과 연결되는 게이트 전극과, 상기 데이터 배선과 연결되는 소스 전극과, 상기 소스 전극과 일정 간격 이격되고 상기 화소 전극과 연결된 드레인 전극을 포함하는 횡전계 방식 액정표시장치 제조방법.
  16. 제 10 항에 있어서,
    상기 공통 전극과 화소 전극은 서로 대칭 되게 구성되어, 평행사변형을 이루는 횡전계 방식 액정표시장치 제조방법.
  17. 제 10 항에 있어서,
    상기 화소 전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 물질로 이루어진 횡전계 방식 액정표시장치 제조방법.
  18. 제 10 항에 있어서,
    상기 공통 전극은 상기 게이트 배선과 동일한 물질로 이루어진 횡전계 방식 액정표시장치 제조방법.
KR1020030091162A 2003-12-15 2003-12-15 횡전계 방식 액정표시장치 및 그 제조방법 KR100672215B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030091162A KR100672215B1 (ko) 2003-12-15 2003-12-15 횡전계 방식 액정표시장치 및 그 제조방법
US11/011,772 US7760308B2 (en) 2003-12-15 2004-12-15 In-plane switching mode liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091162A KR100672215B1 (ko) 2003-12-15 2003-12-15 횡전계 방식 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050059533A KR20050059533A (ko) 2005-06-21
KR100672215B1 true KR100672215B1 (ko) 2007-01-22

Family

ID=34737876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091162A KR100672215B1 (ko) 2003-12-15 2003-12-15 횡전계 방식 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US7760308B2 (ko)
KR (1) KR100672215B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088384B1 (ko) * 2004-09-16 2011-12-01 엘지디스플레이 주식회사 액정표시장치용 기판 및 그 제조방법
US8768451B2 (en) 2010-04-30 2014-07-01 Boston Scientific Scimed, Inc. Therapeutic agent delivery device for delivery of a neurotoxin
JP5377567B2 (ja) 2011-04-25 2013-12-25 株式会社ジャパンディスプレイ 液晶表示装置
CN102998860B (zh) * 2012-12-14 2015-09-16 京东方科技集团股份有限公司 像素电极结构、阵列基板、液晶显示面板及驱动方法
CN104360549B (zh) * 2014-11-17 2017-04-19 深圳市华星光电技术有限公司 一种阵列基板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11125835A (ja) * 1997-10-21 1999-05-11 Obayashi Seiko Kk 液晶表示装置
KR19990047252A (ko) * 1997-12-03 1999-07-05 김영환 컬러 쉬프트가 개선된 액정 표시 장치
JP2000098405A (ja) 1998-09-17 2000-04-07 Nec Corp 横電界方式の液晶表示装置
KR20020015006A (ko) * 2000-07-28 2002-02-27 가네꼬 히사시 액정표시장치
KR20020017230A (ko) * 2000-08-29 2002-03-07 구본준, 론 위라하디락사 횡전계 방식 액정 표시 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094759B2 (ja) * 1999-02-05 2008-06-04 株式会社日立製作所 液晶表示装置
KR100622843B1 (ko) * 1999-06-11 2006-09-18 마쯔시다덴기산교 가부시키가이샤 액정 표시 장치 및 그 제조 방법
KR100612995B1 (ko) * 2000-03-13 2006-08-14 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
JP2003140188A (ja) * 2001-11-07 2003-05-14 Hitachi Ltd 液晶表示装置
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
KR100961695B1 (ko) 2003-06-12 2010-06-10 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100564218B1 (ko) * 2003-12-11 2006-03-28 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11125835A (ja) * 1997-10-21 1999-05-11 Obayashi Seiko Kk 液晶表示装置
KR19990047252A (ko) * 1997-12-03 1999-07-05 김영환 컬러 쉬프트가 개선된 액정 표시 장치
JP2000098405A (ja) 1998-09-17 2000-04-07 Nec Corp 横電界方式の液晶表示装置
KR20020015006A (ko) * 2000-07-28 2002-02-27 가네꼬 히사시 액정표시장치
KR20020017230A (ko) * 2000-08-29 2002-03-07 구본준, 론 위라하디락사 횡전계 방식 액정 표시 소자

Also Published As

Publication number Publication date
US7760308B2 (en) 2010-07-20
US20050151910A1 (en) 2005-07-14
KR20050059533A (ko) 2005-06-21

Similar Documents

Publication Publication Date Title
KR100730495B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR100587217B1 (ko) 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
KR101237791B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20020012367A (ko) 광시야각 액정 표시 장치
KR20080037132A (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100801153B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101217661B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100961695B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100672215B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101189143B1 (ko) 횡전계형 액정표시장치
KR100844003B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20060095692A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070063967A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101179057B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100921450B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100887668B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101041613B1 (ko) 횡전계 방식 액정표시장치
KR100872493B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101349946B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20050059810A (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20040107649A (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20020037554A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR100819866B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13