KR100671910B1 - 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품 - Google Patents

도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품 Download PDF

Info

Publication number
KR100671910B1
KR100671910B1 KR1020060066853A KR20060066853A KR100671910B1 KR 100671910 B1 KR100671910 B1 KR 100671910B1 KR 1020060066853 A KR1020060066853 A KR 1020060066853A KR 20060066853 A KR20060066853 A KR 20060066853A KR 100671910 B1 KR100671910 B1 KR 100671910B1
Authority
KR
South Korea
Prior art keywords
conductive
metal particles
composite metal
layer
particles
Prior art date
Application number
KR1020060066853A
Other languages
English (en)
Other versions
KR20060088530A (ko
Inventor
데루까즈 고꾸보
나오끼 야나도리
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18781760&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100671910(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20060088530A publication Critical patent/KR20060088530A/ko
Application granted granted Critical
Publication of KR100671910B1 publication Critical patent/KR100671910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12181—Composite powder [e.g., coated, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991—Coated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Conductive Materials (AREA)
  • Non-Insulated Conductors (AREA)
  • Powder Metallurgy (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 안정된 도전성을 갖는 도전성 재료가 수득될 수 있는 도전성 금속 입자 및 도전성 복합 금속 입자, 및 이들의 응용 제품을 제공한다.
본 발명의 도전성 금속 입자는 수평균 입자 직경이 5 내지 100 ㎛이고, BET 비표면적이 0.01 x 103 내지 0.7 x 103 m2/kg이며, 황 원소 함량이 0.1 질량％ 이하이고, 산소 원소 함량이 0.5 질량％ 이하이고, 탄소 원소 함량이 0.1 질량％ 이상인 것을 특징으로 한다. 본 발명의 도전성 복합 금속 입자는 도전성 금속 입자의 표면에 고도전성 금속을 피복함으로써 수득된다.
도전성 금속 입자, 도전성 복합 금속 입자, 고도전성 금속, 도전성 시트, 도전성 페이스트 조성물, 회로 기판

Description

도전성 금속 입자, 도전성 복합 금속 입자 및 이들을 이용한 응용 제품{Conductive Metal Particles, Conductive Composite Metal Particles and Applied Products Using the Same}
도 1은 전기 저항치 (R)를 측정하는 장치의 구성을 예시한 단면도이다.
도 2는 본 발명에 따른 예시적 이방 도전성 시트의 구성을 예시한 단면도이다.
도 3은 도 2에 나타낸 이방 도전성 시트를 제조하기 위해 사용된 금형을 예시한 단면도이다.
도 4는 도 3에 나타낸 금형 내에 도전성 페이스트 조성물로 이루어진 시트 성형 재료층이 형성되어 있는 상태를 예시한 단면도이다.
도 5는 시트 성형 재료층에 그의 두께 방향으로 자장을 작용시킨 상태를 예시한 단면도이다.
도 6은 본 발명에 따른 예시적 회로 기판의 구성을 예시한 단면도이다.
도 7은 도 6에 나타낸 회로 기판에서 제2 절연층을 형성하기 위한 제2 절연층 형성 재료를 예시한 단면도이다.
도 8은 제2 절연층 형성 재료에 관통 구멍이 형성되어 있는 상태를 예시한 단면도이다.
도 9는 제2 절연층 형성 재료의 각 관통 구멍 내에 단락부 형성 재료층이 형성되어 있는 상태를 예시한 단면도이다.
도 10은 제2 절연층 형성 재료의 양면에 금속박이 중첩되어 있는 상태를 예시한 단면도이다.
도 11은 단락부 형성 재료층에 자장을 작용시키면서 단락부 형성 재료층 및 제2 절연층 형성 재료를 열처리한 상태를 예시한 단면도이다.
도 12는 제2 절연층 및 제2 층간 단락부가 형성되어 있는 상태를 예시한 단면도이다.
도 13은 각 금속박층 상에 레지스트층이 형성되어 있는 상태를 예시한 단면도이다.
도 14는 제1 내부 배선층 및 제2 내부 배선층을 형성하여 중간체 기판이 형성되어 있는 상태를 예시한 단면도이다.
도 15A 및 15B는 각각 제1 절연층용 중간 재료의 구성 및 제3 절연층용 중간 재료의 구성을 예시한 단면도이다.
도 16은 금속박, 제1 절연층용 중간 재료, 중간체 기판, 제3 절연층용 중간 재료 및 금속박이 이 순서대로 중첩되어 있는 상태를 예시한 단면도이다.
도 17은 제1 절연층, 제3 절연층, 제1 층간 단락부 및 제3 층간 단락부가 형성되어 있는 상태를 예시한 단면도이다.
도 18은 각 금속박층 상에 레지스트층이 형성되어 있는 상태를 예시한 단면도이다.
도 19는 상면 배선층 및 하면 배선층이 형성되어 있는 상태를 예시한 단면도이다.
도 20은 본 발명에 따른 예시적인 도전 접속 구조체의 구성을 예시한 단면도이다.
도 21은 본 발명에 따른 또다른 예시적인 도전 접속 구조체의 구성을 예시한 단면도이다.
도 22는 본 발명에 따른 회로 장치의 예시적인 전기적 검사 장치의 주요부 구성을 예시한 단면도이다.
<부호의 설명>
1.: 셀, 2.: 측벽재
3.: 덮개재, 3H.: 관통 구멍
4.: 자석, 5.: 전극부
6.: 전기저항측정기, 7.: 중간체 기판
8.: 제1 절연층용 중간 재료, 9.: 제3 절연층용 중간 재료
10.: 이방 도전성 시트, 10A.: 시트 성형 재료층
11.: 도전부, 1lA.: 도전부 형성 부분
12.: 절연부, 15.: 커넥터
16.: 지지판, 17.: 위치 결정 구멍
20.: 제1 절연층, 20A.: 제1 절연층 형성 재료
21.: 상면 배선층, 21A.: 금속박층
21B.: 금속박, 22.: 레지스트층
25.: 제1 층간 단락부, 25A.: 단락부 형성 재료층
25H.: 관통 구멍, 26.: 제1 내부 배선층
26A.: 금속박층, 26B.: 금속박
30.: 제2 절연층, 30A.: 제2 절연층 형성 재료
33. 34.: 레지스트층, 35.: 제2 층간 단락부
35A.: 단락부 형성 재료층, 35H.: 관통 구멍
36.: 제2 내부 배선층, 36A.: 금속박층
36B.: 금속박, 40.: 제3 절연층
40A.: 제3 절연층 형성 재료, 41.: 하면 배선층
41A.: 금속박층, 41B.: 금속박
42.: 레지스트층, 45.: 제3 층간 단락부
45A.: 단락부 형성 재료층, 45H.: 관통 구멍
50.: 상부 금형, 51.: 기판
52.: 강자성체층, 53.: 비자성체층
54.: 간격판, 55.: 하부 금형
56.: 기판, 57.: 강자성체층
58.: 비자성체층, 60, 65.: 자극판
61, 66.: 전자석, 70.: 접속 부재
71.: 전자 부품, 72.: 전극
73.: 회로 기판, 74.: 전극
75.: 고정 부재, 76.: 피검사 회로 장치
77.: 피검사 전극, 80.: 어댑터
81.: 검사용 전극, 83.: 위치 결정병
85.: 유지 부재, 86.: 개구
87.: 위치 결정 구멍
본 발명은 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을 이용한 응용 제품에 관한 것이다.
전기 및 전자 분야에서, 회로 장치 사이의 전기적 접속 및 회로 장치에서의 배선간의 전기적 접속을 달성하기 위해서, 절연성 유기 재료중에 도전성 입자를 함유하는 도전성 재료가 널리 사용되고 있다.
예를 들면, 반도체 집적 회로 기판 등의 전자 부품의 실장에서, 고밀도로 전자 부품을 프린트 회로 기판에 실장하기 위하여 표면 실장 및 COB (chip on board)가 이용되고 있다. 이러한 실장법에 있어서, 도전성 입자를 함유하는 페이스트 또는 필름 형태의 도전성 접착제가 사용된다 (일본 특허 공개 제84716/1985호, 동 제231889/1988호, 동 제259766/1992호 및 동 제75250/1993호 등 참조).
회로 장치 사이의 전기적 접속, 예를 들면 프린트 회로 기판과 리드레스 칩 캐리어, 액정 패널 등 간의 전기적 접속을 달성하기 위하여 탄성체 중에 도전성 입자를 함유하는 이방 도전성 시트를 커넥터로서 사용한다. 또한, 프린트 회로 기판 또는 반도체 집적 회로와 같은 회로 장치의 전기적인 검사에 있어서, 검사 대상인 회로 장치의 일면에 형성된 피검사 전극과 검사용 회로 기판의 표면에 형성된 검사용 전극과의 전기적인 접속을 달성하기 위해서, 회로 장치의 피검사 전극 영역과 검사용 회로 기판의 검사용 전극 영역 사이에 이방 도전성 시트를 개재시키는 것이 행해지고 있다.
이러한 이방 도전성 시트로서 현재 다양한 구조의 것이 알려져 있다. 예를 들면, 금속 입자를 탄성체 중에 균일하게 분산시켜 수득되는 것(일본 특허 공개 제93393/1976호 참조), 도전성 자성체의 입자를 탄성체 중에 불균일하게 분포시켜 그의 두께 방향으로 연장되는 다수의 도전로 형성부 및 이들을 서로 절연시키기 위한 절연부를 형성하는 것(일본 특허 공개 제147772/1978호 등 참조), 및 도전로 형성부 및 절연부의 표면 사이에 높이 차가 있는 것(일본 특허 공개 제250906/1986호 등 참조)이 알려져 있다.
또한, 최근에, 절연층의 양면에 배선층이 형성되어 있는 양면 프린트 회로 기판 및 다수의 절연층과 다수의 배선층이 교대로 적층되어 있는 다층 프린트 회로 기판에서, 배선층간의 전기적 접속을 행하는 수단으로서 도금 관통 구멍(via-hole) 대신에 경화성 수지 중에 도전성 입자가 함유되어 있는 기둥형 도전성 재료가 사용되고 있다(일본 특허 공개 제255982/1996호 및 동 제256687/1998호 등 참조). 이 러한 도전성 재료는 절연층에 형성된 관통 구멍 내에서 액상 열경화성 수지 중에 도전성 입자가 분산되어 있는 도전성 페이스트 조성물을 충전하고, 도전성 페이스트 조성물을 경화 처리하여 형성할 수 있기 때문에, 간단한 공정으로 배선층간의 전기적 접속을 달성할 수 있고, 또한 도금액과 같은 화학약품을 사용하지 않기 때문에, 접속 신뢰성이 높은 회로 기판이 수득될 수 있다.
상기한 바와 같은 이러한 도전성 재료에 있어서, 도전성 및 화학적 안정성이 높은 금으로 금속, 예를 들어 니켈, 구리 등의 입자 표면을 도금함으로써 수득되는 복합 금속 입자가 도전성 입자로서 바람직하게 사용된다.
이러한 도전성 입자는 안정한 도전성을 갖는 도전성 재료, 구체적으로는 도전성이 높고 그 재현성이 높은 도전성 재료를 얻는 것을 목적으로 한다. 따라서, 도전성 재료를 제조하는 경우, 평균 입자 직경 및 입자 직경 분포가 각각 특정한 범위에 있는 도전성 입자가 사용된다.
그러나, 단지 평균 입자 직경 및 입자 직경 분포가 특정한 범위에 있는 도전성 입자를 사용하면 안정된 도전성을 갖는 임의의 도전성 재료를 수득할 수 없다는 것이 밝혀지고 있다.
본 발명은 상기와 같은 상황에 기초하여 이루어진 것으로서, 본 발명의 제1 목적은 안정한 도전성을 갖는 도전성 재료가 얻어질 수 있는 도전성 금속 입자 및 도전성 복합 금속 입자를 제공하는 것이다.
본 발명의 제2 목적은 도전성이 높고 그 재현성이 높은 도전성 페이스트 조 성물을 제공하는 것이다.
본 발명의 제3 목적은 도전성이 높고 그 재현성이 높은 도전성 시트를 제공하는 것이다.
본 발명의 제4 목적은 그의 배선층간에 도전성이 높고 그 재현성이 높으며 또한 접속 신뢰성이 높은 회로 기판을 제공하는 것이다.
본 발명의 제5 목적은 도전성이 높고 그 재현성이 높은 전기적 접속을 달성할 수 있는 도전 접속 구조체를 제공하는 것이다.
본 발명의 제6 목적은 검사 대상인 회로 장치에 대하여, 도전성이 높고 그 재현성이 높은 전기적 접속을 달성할 수 있는 회로 장치의 전기적 검사 장치를 제공하는 것이다.
본 발명에 따라서, 수평균 입자 직경이 5 내지 100 ㎛이고, BET 비표면적이 0.01 x 103 내지 0.7 x 103 m2/kg이고, 황 원소 함량이 0.1 질량％ 이하이고, 산소 원소 함량이 0.5 질량％ 이하이며, 탄소 원소 함량이 0.1 질량％ 이하인 도전성 금속 입자가 제공된다.
본 발명에 따른 도전성 금속 입자에 있어서, 입자 직경의 변동계수가 바람직하게는 50％ 이하일 수 있다.
본 발명에 따른 도전성 금속 입자의 포화 자화는 바람직하게는 0.1 Wb/m2 이상일 수 있다.
또한, 본 발명에 따라서, 상기한 도전성 금속 입자의 표면을 고도전성 금속으로 피복함으로써 수득되는 도전성 복합 금속 입자를 제공한다.
본 발명에 따른 도전성 복합 금속 입자에 있어서, 하기의 수학식 1에 따라 계산되는 고도전성 금속의 피복층의 두께 (t)가 바람직하게는 10 nm 이상일 수 있다.
t = [1/(Sw·ρ)] x [N/(1 - N)]
상기 식에서, t는 고도전성 금속의 피복층의 두께 (m)이고, Sw는 도전성 금속 입자의 BET 비표면적 (m2/kg)이고, ρ는 고도전성 금속의 비중 (kg/m3)이며, N은 고도전성 금속의 피복층의 중량 대 도전성 복합 금속 입자의 중량 비율이다.
본 발명에 따른 도전성 복합 금속 입자에 있어서, 고도전성 금속은 바람직하게는 금일 수 있다.
도전성 복합 금속 입자의 각 표면층 부분에서 고도전성 금속의 함량은 바람직하게는 50 질량％ 이상일 수 있다.
도전성 복합 금속 입자의 BET 비표면적은 바람직하게는 0.01 x 103 내지 0.7 x 103 m2/kg일 수 있다.
포화 자화가 0.1 Wb/m2 이상인 도전성 금속 입자의 표면에 고도전성 금속을 피복하여 수득되는 도전성 복합 금속 입자에 있어서, 하기와 같이 측정된 전기 저항치 (R)는 바람직하게는 1 Ω이하일 수 있다.
전기 저항치 (R): 도전성 복합 금속 입자 0.6 g과 액상 고무 0.8 g을 혼련하여 페이스트 조성물을 제조하고, 이 페이스트 조성물을 0.5 mm의 이격 거리에서 서로 대향하도록 각 직경이 1 mm인 한쌍의 전극 사이에 배치하고, 이 한쌍의 전극 사이에 0.3 T의 자장을 작용시키고, 이 상태로 한쌍의 전극을 한쌍의 전극 사이의 전기 저항치가 안정될 때까지 방치하였을때 전기 저항치를 측정한다.
본 발명에 따라서, 상기한 도전성 금속 입자 및(또는) 도전성 복합 금속 입자를 포함함을 특징으로 하는 도전성 페이스트 조성물이 또한 제공된다.
본 발명에 따라서, 또한 유기 중합체 물질 중에 상기한 도전성 금속 입자 및(또는) 도전성 복합 금속 입자를 포함함을 특징으로 하는 도전성 시트가 제공된다.
본 발명에 따라서, 또한 유기 중합체 물질 중에 상기한 도전성 금속 입자 및(또는) 도전성 복합 금속 입자를 함유하는 도전체를 포함함을 특징으로 하는 회로 기판이 제공된다.
본 발명에 따라서, 또한 상기한 도전성 페이스트 조성물에 의해 접속되어 있는 도전 접속 구조체가 제공된다.
본 발명에 따라서, 또한 상기한 도전성 시트를 통해 접속되어 있는 도전 접속 구조체가 제공된다.
본 발명에 따라서, 또한 상기한 도전성 시트를 포함하며, 피검사 회로 장치의 피검사 전극에 대한 전기적 접속이 도전성 시트를 통해 달성되는 회로 장치의 전기적 검사 장치가 제공된다.
본 발명의 상기 및 다른 목적, 특성 및 이점은 첨부된 도면과 함께 하기 상세한 설명 및 첨부된 특허청구범위로부터 명백해질 것이다.
<바람직한 실시양태의 상세한 설명>
이하, 본 발명의 실시양태에 대해 상세히 설명하겠다.
[도전성 금속 입자]
본 발명에 따른 도전성 금속 입자는 수평균 입자 직경이 5 내지 100 ㎛, 바람직하게는 10 내지 50 ㎛, 특히 바람직하게는 10 내지 40 ㎛인 것이다. 본 발명에서, 도전성 금속 입자의 수평균 입자 직경은 레이저 회절 산란법으로 측정한 수치를 의미한다.
수평균 입자 직경이 5 ㎛ 이상일 경우, 이러한 도전성 금속 입자로 이방 도전성 시트를 형성할 경우 생성되는 이방 도전성 시트의 도전부가 용이하게 변형된다. 이러한 도전성 금속 입자로 도전 접속 구조체를 형성하는 경우에는, 생성되는 도전 접속 구조체의 전기적 접촉이 용이하게 된다. 한편, 수평균 입자 직경이 100 ㎛ 이하일 경우, 이러한 도전성 금속 입자로 이방 도전성 시트를 형성할 경우 이방 도전성 시트에서 미세한 도전부를 용이하게 형성할 수 있다. 이러한 도전성 금속 입자로 도전 접속 구조체를 형성할 경우, 생성되는 도전 접속 구조체의 전기적 접속이 안정되어, 그 재현성이 양호하게 된다.
본 발명에 따른 도전성 금속 입자는 BET 비표면적이 0.01 x 103 내지 0.7 x 103 m2/kg, 바람직하게는 0.02 x 103 내지 0.5 x 103 m2/kg, 특히 바람직하게는 0.05 x 103 내지 0.4 x 103 m2/kg인 것이다.
BET 비표면적이 0.01 x 103 m2/kg 이상이면, 이러한 도전성 금속 입자는 도금 가능한 영역이 충분히 크다. 따라서, 이러한 도전성 금속 입자 상에 필요량의 도금을 확실하게 행할 수 있어, 도전성이 큰 입자를 수득할 수 있다. 또한, 입자 사이의 접촉 면적이 충분히 크기 때문에 안정하고 높은 도전성을 수득할 수 있다. 한편, BET 비표면적이 0.7 x 103 m2/kg 이하이면, 이러한 도전성 금속 입자는 취성이 되지 않아, 물리적인 응력이 가해졌을 때에 파괴되지 않고, 안정하고 높은 도전성이 유지된다.
본 발명에 따른 도전성 금속 입자는 황 원소 함량이 0.1 질량％ 이하, 바람직하게는 0.05 질량％ 이하, 특히 바람직하게는 0.01 질량％ 이하인 것이다.
본 발명에 따른 도전성 금속 입자는 산소 원소 함량이 0.5 질량％ 이하, 바람직하게는 0.1 질량％ 이하, 특히 바람직하게는 0.05 질량％ 이하인 것이다.
본 발명에 따른 도전성 금속 입자는 탄소 원소 함량이 0.1 질량％ 이하, 바람직하게는 0.08 질량％ 이하, 특히 바람직하게는 0.05 질량％ 이하인 것이다.
본 발명에서, 도전성 금속 입자의 황 원소 함량, 산소 원소 함량 및 탄소 원소 함량은 입자 시료를 질산 수용액에 용해시키고, 이 용액을 유도 결합 플라즈마 원자 발광 분광법(ICP-AES)으로 측정한 각 수치를 의미한다.
상기한 조건을 만족하면, 해당 도전성 금속 입자는 불순물의 함량이 매우 적다. 따라서, 그의 표면에 존재하는 불순물 원소 양이 또한 적어, 안정된 양의 도금을 확실하게 행할 수 있다. 또한, 도금에 의한 피복층은 거의 박리되지 않는다. 결과적으로, 높은 도전성이 확실하게 수득될 수 있다.
황 원소는 도전성 재료를 제조 또는 사용할 때에 경화 처리에 있어서 촉매독이 될 수 있기 때문에, 황 원소 함량이 0.1 질량％ 이하일 때 도전성 재료의 제조 또는 사용시 경화 처리를 확실하게 행할 수 있다.
본 발명에 따른 도전성 금속 입자에서, 입자 직경의 변동계수는 바람직하게는 50％ 이하, 보다 바람직하게는 40％ 이하, 더욱 바람직하게는 30％ 이하, 특히 바람직하게는 20％ 이하이다.
본 발명에서, 입자 직경의 변동계수는 (σ/Dn) x 100 (여기서, σ는 입자 직경의 표준편차 수치이며, Dn은 입자의 수평균 입자 직경임)에 따라 측정된 수치이다.
입자 직경의 변동계수가 50％ 이하이면, 입자 직경의 불균일성의 정도가 작다. 따라서, 이러한 도전성 금속 입자로 이방 도전성 시트를 형성할 경우, 도전부에서 도전성의 변동이 작은 이방 도전성 시트를 얻는 수 있다. 이러한 도전성 금속 입자로 도전 접속 구조체를 형성할 경우, 전기적 접속 상태의 변동이 작고, 그 재현성이 양호한 도전 접속 구조체를 얻을 수 있다.
본 발명에 따른 도전성 입자를 형성하기 위한 금속 재료로서 철, 니켈, 코발트 또는 구리를 사용할 수 있거나, 또는 이러한 금속을 피복한 수지 입자 등을 사 용할 수 있다. 포화 자화가 0.1 Wb/m2 이상인 것을 바람직하게 사용할 수 있다. 그의 포화 자화는 보다 바람직하게는 0.3 Wb/m2 이상, 특히 바람직하게는 0.5 Wb/m2 이상이다. 재료의 구체적인 예로서 철, 니켈, 코발트 및 이들의 합금을 언급할 수 있다.
포화 자화가 0.1 Wb/m2 이상일 경우, 이러한 도전성 금속 입자를 함유하는 각종 도전성 재료를 제조 또는 사용할 때에 이러한 도전성 금속 입자를 자장의 작용으로 확실하게 이동하게 하여 도전성 금속 입자의 연쇄를 형성할 수 있다.
본 발명에 따른 도전성 금속 입자는 특정한 형태에 한정되지 않는다. 바람직한 형태의 입자로서, 다수의 구형 1차 입자를 일체로 서로 결합시킴으로써 수득되는 2차 입자로 이루어진 형상의 것을 언급할 수 있다.
이러한 도전성 금속 입자는 당업계에 그자체가 공지되어 있는 방법에 따라 금속 재료로부터 입자를 형성하거나 또는 상업용 금속 입자를 제공하고, 입자를 등급 분류 처리하고 BET 비표면적, 황 원소 함량, 산소 원소 함량 및 탄소 원소 함량이 상기 조건을 만족하는 입자를 선택함으로써 수득될 수 있다.
입자의 등급 분류 처리는 예를 들면 공기 등급 분류 장치, 음파 등급 분류 장치와 같은 등급 분류 장치의 수단으로 행할 수 있다.
등급 분류 처리에 대한 특정 조건은 도전성 금속 입자의 목적하는 수평균 입자 직경, 등급 분류 장치의 종류 등에 따라서 적합하게 설정한다.
상기한 도전성 금속 입자에 따르면, BET 비표면적이 0.01 x 103 내지 0.7 x 103 m2/kg이기 때문에, 입자의 표면 상에 충분한 양의 도금이 행하여 질 수 있다. 황, 산소 및 탄소와 같은 불순물의 함량이 적기 때문에, 도금에 의한 금속의 부착성이 높다. 따라서, 표면에 도전성이 높은 금속을 도금함으로써, 높은 도전성을 갖는 여러가지 도전성 재료를 수득할 수 있다.
[도전성 복합 금속 입자]
본 발명에 따른 도전성 복합 금속 입자는 상기한 도전성 금속 입자의 표면을 고도전성 금속을 피복함으로써 수득된다.
본원에서 사용되는 "고도전성 금속"이란 전기 도전율이 0℃에서 5 x 106 Ω-1m-1 이상인 금속을 의미한다.
이러한 고도전성 금속으로서 금, 은, 로듐, 백금, 크롬 등을 사용하는 수 있다. 이 중, 화학적으로 안정하고 도전율이 높다는 점에서 금이 바람직하게 사용된다.
본 발명에 따른 도전성 복합 금속 입자에서, 하기 수학식 1에 따라 계산된 고도전성 금속의 피복층의 두께 (t)는 바람직하게는 10 nm 이상, 보다 바람직하게는 10 내지 100 nm일 수 있다.
<수학식 1>
t = [1/(Sw·ρ)] x [N/(1 - N)]
상기 식에서, t는 고도전성 금속의 피복층의 두께 (m)이고, Sw는 도전성 금속 입자의 BET 비표면적 (m2/kg)이며, ρ는 고도전성 금속의 비중 (kg/m3)이며, N은 고도전성 금속의 피복층에 의한 피복율 (고도전성 금속의 피복층의 중량 대 도전성 복합 금속 입자의 중량의 비율)이다.
상기 수학식 1은 하기와 같이 유도된다.
(a) 도전성 금속 입자의 중량을 Mp (kg)로 하면, 도전성 금속 입자의 표면적 S (m2)는 하기 수학식 2로 측정된다.
S = Sw·Mp
(b) 고도전성 금속의 피복층의 중량을 m (kg)으로 하면, 피복층의 체적 V (m3)는 하기 수학식 3으로 측정된다.
V = m/ρ
(c) 피복층의 두께가 도전성 복합 입자의 표면 전체에 걸쳐 균일하다고 가정 가정하면, t = V/S이다. 이 식에 상기 수학식 2과 3을 치환하면, 피복층의 두께 t는 하기 수학식 4로 측정된다.
t = (m/ρ)/(Sw·Mp) = m/(Sw·ρ·Mp)
(d) 고도전성 금속의 피복층에 의한 피복율 N은 도전성 복합 금속 입자의 중 량에 대한 피복층의 중량의 비율이므로, 피복율 N은 하기 수학식 5로 측정된다.
N = m/(Mp + m)
(e) 상기 수학식 5의 우변의 분자 및 분모를 Mp로 나눌 경우, N = (m/Mp)/(1 + m/Mp)이 된다. 양변에 (1 + m/Mp)를 곱할 경우, N(1 + m/Mp) = m/Mp 또는 N + N(m/Mp) = m/Mp가 된다. N(m/Mp)을 우변으로 보내면 N = m/Mp - N(m/Mp) = (m/Mp)(1 - N)이 된다. 양변을 (1 - N)로 나누면 N/(1 - N) = m/Mp가 된다.
따라서, 도전성 금속 입자의 중량 Mp은 하기 수학식 6으로 측정된다.
Mp = m/[N/(1 - N)] = m(1 - N)/N
(f) 상기 수학식 6을 수학식 4에 치환할 경우,
t = 1/[Sw·ρ·(1 - N)/N] = [1/(Sw·ρ)] x [N/(1 - N)]이 유도된다.
피복층의 두께 (t)가 10 nm 이상이면, 이러한 도전성 복합 금속 입자의 도전성은 높게 된다. 이러한 도전성 복합 금속 입자로 도전성 시트 또는 도전 접속 구조체를 형성할 경우, 온도 변화 또는 가압에 의해서 피복층이 박리되어 도전성이 저하하는 것이 적어진다. 따라서, 이러한 도전성 복합 금속 입자가 바람직하다.
도전성 복합 금속 입자에서 고도전성 금속의 피복율은 바람직하게는 0.5 내지 50 질량％, 보다 바람직하게는 1 내지 40 질량％, 더욱 바람직하게는 3 내지 30 질량％, 특히 바람직하게는 4 내지 30 질량％이다. 피복되는 고도전성 금속이 금인 경우, 피복율은 바람직하게는 2.5 내지 30 질량％, 보다 바람직하게는 3 내지 30 질량％, 더욱 바람직하게는 3.5 내지 30 질량％이다.
본 발명에 따른 도전성 복합 금속 입자의 각 표층 부분에서의 고도전성 금속의 함량은 50 질량％ 이상인 것이 바람직하다.
본원에서 사용되는 "표층 부분"이란 각 도전성 복합 금속 입자에서 외표면으로부터 10 nm의 깊이까지의 부분를 의미한다. 이 표층 부분에서의 고도전성 금속의 함량은 X선 광전자 분광법(화학 분석을 위한 전자 분광법 (ESCA))으로 측정할 수 있다.
이 함량이 50 질량％ 이상일 경우, 이러한 도전성 복합 금속 입자의 도전성은 높게 된다. 이러한 도전성 복합 금속 입자로 도전성 시트 또는 도전 접속 구조체를 형성할 경우, 온도 변화 또는 가압에 의해서 피복층이 박리되어 도전성이 저하되는 것이 적어진다. 따라서, 이러한 도전성 복합 금속 입자가 바람직하다.
본 발명에 따른 도전성 복합 금속 입자의 BET 비표면적은 바람직하게는 0.01 x 103 내지 0.7 x 103 m2/kg이다.
BET 비표면적이 0.01 x 103 m2/kg 이상이면, 피복층의 표면적이 충분히 커, 고도전성 금속의 총 중량이 큰 피복층을 형성할 수 있다. 따라서, 도전성의 큰 입자가 수득될 수 있다. 또한, 입자 사이의 접촉 면적이 충분히 크기 때문에, 안정적이며 높은 도전성이 얻어질 수 있다. 한편, BET 비표면적이 0.7 x 103 m2/kg 이하이면, 이러한 도전성 금속 입자가 취성으로 되지 않으므로, 물리적인 응력이 가해졌을 때에 파괴되지 않고, 안정적이며 높은 도전성이 유지된다.
포화 자화가 0.1 Wb/m2 이상인 도전성 금속 입자를 본 발명에 따른 도전성 복합 금속 입자에 사용할 경우, 하기에 나타낸 방식으로 측정하였을 때 도전성 복합 금속 입자의 전기 저항치 (R)는 바람직하게는 1 Ω이하, 보다 바람직하게는 0.5 Ω이하, 특히 바람직하게는 0.1 Ω이하이다.
전기 저항치 (R): 도전성 복합 금속 입자 0.6 g과 액상 고무 0.8 g을 혼련하여 페이스트 조성물을 제조하고, 이 페이스트 조성물을 0.5 mm의 이격 거리에서 서로 대향하도록 각 직경이 1 mm인 한쌍의 전극 사이에 배치하고, 이 한쌍의 전극 사이에 0.3 T의 자장을 작용시키고, 이 상태로 한쌍의 전극을 한쌍의 전극 사이의 전기 저항치가 안정될 때까지 방치하였을 때 전기 저항치를 측정한다.
구체적으로는, 전기 저항치 (R)는 하기와 같이 측정한다.
도 1은 전기 저항치 (R)를 측정하기 위한 장치를 예시한 것이다. 참조 부호 (1)은 시료실 (S)를 형성하는 세라믹 셀로서, 원통형의 측벽재 (2)와, 각 중앙에 관통 구멍 (3H)이 있는 한쌍의 덮개재 (3)로 구성되어 있다. 참조 부호 (4)는 그의 표면에서 돌출되고 덮개재 (3)에서 관통 구멍 (3H)에 적합한 형태인 전극부 (5)를 각각 가지는 한쌍의 도전성 자석이다. 각 자석은 전극부 (5)가 덮개재 (3)의 관통 구멍 (3H)에 끼워져 있는 상태로 덮개재 (3)에 고정되어 있다. 참조 부호 (6)은 전기저항 측정기로서, 한쌍의 자석 (4) 각각에 접속되어 있다. 셀 (1)의 시료실 (S)는 직경 (L)이 3 mm이고 두께 (d)가 0.5 mm인 원판형이고, 덮개재 (3)의 관통 구멍 (3H)의 내부 직경, 즉 자석 (4)의 전극부 (5)의 직경 (r)은 1 mm이다.
셀 (1)의 시료실 (S)에 상기한 페이스트 조성물을 충전하고, 자석 (4)의 전극부 (5) 사이의 전기 저항치는 시료실 (S)의 두께 방향으로 자석 (4)의 전극부 (5) 사이에 0.3 T의 평행 자장을 작용시키면서 전기저항 측정기 (6)로 측정한다. 그 결과, 페이스트 조성물 중에 분산되어 있던 도전성 복합 금속 입자는 평행 자장의 작용에 의해 자석 (4)의 전극부 (5) 사이에 집합하고, 두께 방향으로 배열하도록 배향한다. 이 도전성 복합 금속 입자의 이동에 따라, 자석 (4)의 전극부 (5) 사이의 전기 저항치가 저하한 후 안정 상태로 되며, 이 때의 전기 저항치를 측정한다. 페이스트 조성물에 평행 자장을 작용시킨 시간으로부터 자석 (4)의 전극부 (5) 사이의 전기 저항치가 안정 상태에 도달하는 시간까지의 시간은 도전성 복합 금속 입자의 종류에 따라 달라진다. 그러나, 페이스트 조성물에 평행 자장을 작용시키고 나서 500초가 경과한 후의 전기 저항치를 전기 저항치 (R)로서 일반적으로 측정한다.
전기 저항치 (R)가 1 Ω이하일 경우, 높은 도전성을 갖는 도전성 재료가 확실하게 얻어질 수 있다.
도전성 복합 금속 입자의 함수량은 바람직하게는 5 질량％ 이하, 보다 바람직하게는 3 질량％ 이하, 더욱 바람직하게는 2 질량％ 이하, 특히 바람직하게는 1 질량％ 이하이다. 이러한 조건을 만족하는 도전성 복합 금속 입자를 사용함으로써 도전성 재료의 제조 또는 사용시 경화 처리하는 동안 기포가 발생하는 것이 방지되거나 또는 억제될 수 있다.
본 발명에 따른 도전성 복합 금속 입자는 그 표면이 실란 커플링제와 같은 커플링제로 처리된 것일 수 있다. 도전성 복합 금속 입자의 표면이 커플링제로 처리됨으로써, 해당 도전성 복합 금속 입자와 유기 중합체 물질과의 접착성이 강화되어, 내구성이 높은 도전성 재료가 수득될 수 있다.
커플링제의 사용량은 도전성 복합 금속 입자의 도전성에 영향을 주지 않은 범위에서 적절하게 선택된다. 그러나, 도전성 복합 금속 입자 표면에서의 커플링제의 피복율 (도전성 코어 입자의 표면적에 대한 커플링제의 피복 면적의 비율)은 바람직하게는 5 질량％ 이상, 보다 바람직하게는 7 내지 100 질량％, 더욱 바람직하게는 10 내지 100 질량％, 특히 바람직하게는 20 내지 100 질량％에 상당하는 것이 바람직하다.
본 발명에 따른 도전성 복합 금속 입자는 다음과 같이 수득된다.
우선, 도전성 금속 입자의 표면을 산으로 처리한 후, 예를 들어 정제수로 세정하여, 도전성 금속 입자의 표면에 존재하는 오물, 이물 및 산화막과 같은 불순물을 제거한다. 그 후, 해당 도전성 금속 입자의 표면에 고도전성 금속을 피복한다.
입자의 표면을 처리하기 위해 사용되는 산의 예로는 염산을 들 수 있다.
고도전성 금속을 도전성 금속 입자의 표면에 피복하는 방법으로서 무전해 도금법, 치환 도금법 등을 사용할 수 있다. 이러나, 이들 방법에 한정되는 것이 아니다.
무전해 도금법 또는 치환 도금법에 의해서 도전성 복합 금속 입자를 제조하는 방법에 관해서 설명하겠다. 우선, 도금액 중에 산 처리 및 세정 처리된 도전성 금속 입자를 첨가하여 슬러리를 제조하고, 이 슬러리를 교반하면서 해당 도전성 금속 입자 상에 무전해 도금 또는 치환 도금을 행한다. 이어서, 슬러리 중의 입자를 도금액으로부터 제거한다. 그 후, 제거한 입자를 예를 들어 정제수로 세정 처리하여, 도전성 금속 입자의 표면에 고도전성 금속이 피복되어 있는 도전성 복합 금속 입자를 수득한다.
대안으로서, 도전성 금속 입자의 표면에 프라이머 도금을 수행하여 프라이머 도금층을 형성할 수 있고, 이어서 해당 프라이머 도금층의 표면에 고도전성 금속으로 이루어진 도금층을 형성할 수 있다. 프라이머 도금층 및 그 표면에 형성되는 도금층을 형성하는 방법은 특별히 한정되지 않는다. 그러나, 무전해 도금법으로 도전성 금속 입자의 표면에 프라이머 도금층을 형성한 후, 치환 도금법으로 프라이머 도금층의 표면 상에 고도전성 금속으로 이루어진 도금층을 형성하는 것이 바람직하다.
무전해 도금 또는 치환 도금에 사용되는 도금액은 특히 한정되지 않으며, 각종 시판물을 사용할 수 있다.
도전성 금속 입자의 표면에 고도전성 금속을 피복할 때에 도전성 금속 입자가 응집하기 때문에 입자 직경이 큰 도전성 복합 금속 입자가 생성될 수 있기 때문에, 생성되는 도전성 복합 금속 입자를 필요에 따라서 등급 분류하는 것이 바람직하다. 등급 분류 처리함으로써, 소기의 입자 직경을 갖는 도전성 복합 금속 입자를 확실하게 수득할 수 있다.
등급 분류 처리를 행하기 위한 등급 분류 장치의 예로는 도전성 금속 입자의 등급 분류 처리에 사용되는 등급 분류 장치로서 예시된 것을 언급할 수 있다.
이상과 같은 도전성 복합 금속 입자에 따르면, 이들이 도전성 금속 입자의 표면에 고도전성 금속이 피복되어 얻어지기 때문에, 높은 도전성을 갖는 여러가지의 도전성 재료를 얻을 수 있다.
[도전성 페이스트 조성물]
본 발명의 도전성 페이스트 조성물은 절연성의 액상 비히클 중에 상기한 도전성 금속 입자 및(또는) 상기한 도전성 복합 금속 입자 (이하, 이들을 총칭하여 "특정한 도전성 입자"라고도 함), 바람직하게는 도전성 복합 금속 입자를 함유한다.
절연성의 액상 비히클은 경화 처리, 건조 처리 등에 의해서 고체로 될 수 있는 것이라면 특별히 한정되지 않으며, 여러가지 비히클을 사용할 수 있다. 이러한 비히클로는 액상 경화성 수지, 액상 고무, 또는 적절한 용매 중에 용해되어 있는 열가소성 수지 또는 열가소성 탄성체를 사용할 수 있다.
경화성 수지의 구체예로서는 에폭시 수지, 우레탄 수지, 페놀 수지, 아크릴계 수지, 실리콘 수지 및 비스말레이미도트리아진 수지를 들 수 있다.
액상 고무의 구체예로서는 액상 실리콘 고무 및 액상 우레탄 고무를 들 수 있다.
열가소성 수지의 구체예로서는 아크릴계 수지, 에틸렌-아세트산비닐 공중합체 수지, 스티렌 수지 및 스티렌-부타디엔 블럭 공중합체 수지를 들 수 있다.
도전성 페이스트 조성물 중의 특정한 도전성 입자의 비율은 사용되는 비히클 의 종류, 도전성 페이스트 조성물의 용도 등에 의해서 달라진다. 그러나, 통상 비히클 100 질량부에 대하여 20 내지 100 질량부, 바람직하게는 30 내지 80 질량부이다.
이상과 같은 도전성 페이스트 조성물에 따르면, 이는 특정한 도전성 입자를 함유하기 때문에 높은 도전성이 얻어지며 그 도전성에 관해서 높은 재현성이 얻어진다.
이러한 도전성 페이스트 조성물은 여러가지 회로 장치 사이의 전기적 접속을 행하기 위한 도전성 접착제, 도전성 시트 또는 필름의 형성 재료, 회로 기판에 있어서의 도체의 형성 재료, 액정 패널 등의 제조에 사용되는 이방 도전 접착제 등으로 바람직하게 사용될 수 있다.
[도전성 시트〕
본 발명의 도전성 시트는 유기 중합체 물질 중에 상기한 도전성 금속 입자 및(또는) 상기한 도전성 복합 금속 입자, 바람직하게는 도전성 복합 금속 입자를 포함한다.
도전성 시트를 형성하는데 사용되는 유기 중합체 물질은 특별히 한정되지 않으며, 여러가지 물질, 예를 들면 열가소성 수지, 열 또는 방사선 경화성 수지, 열가소성 탄성체, 경화 고무를 사용할 수 있다.
도전성 시트를 형성하는데 사용되는 열가소성 수지의 구체예로서는 폴리에틸렌 수지, 폴리프로필렌 수지 및 폴리부텐 수지 등의 올레핀계 수지; 폴리스티렌 수지, 스티렌--아크릴로니트릴 공중합체 수지, 스티렌-부타디엔 공중합체 수지 및 스 티렌-부타디엔-아크릴로니트릴 삼원공중합체 수지 등의 스티렌계 수지; 폴리메틸 아크릴레이트 수지 및 폴리메틸 메타크릴레이트 수지 등의 아크릴계 수지; 폴리에틸렌 테레프탈레이트 수지 및 폴리부틸렌 테레프탈레이트 수지 등의 폴리에스테르 수지; 폴리카르보네이트 수지; 폴리우레탄 수지; 폴리아미드 수지; 및 플루오로탄소 수지를 들 수 있다.
도전성 시트를 형성하는데 사용되는 열 또는 방사선 경화성 수지의 구체예로서는 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리우레탄 수지, 멜라민 수지 및 우레아 수지를 들 수 있다. 이들 중에서 에폭시 수지가 바람직하다. 이들의 예로는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, (크레졸) 노볼락형 에폭시 수지, 할로겐화 비스페놀형 에폭시 수지, 레조르신형 에폭시 수지, 테트라히드록시페닐에탄형 에폭시 수지, 폴리알콜 폴리글리콜형 에폭시 수지, 글리세롤 트리에테르형 에폭시 수지, 폴리올레핀형 에폭시 수지, 및 에폭시화 대두유, 시클로펜타디엔 디옥시드, 비닐시클로헥센 디옥시드 등으로부터 얻어지는 에폭시 수지를 들 수 있다. 이들 중에서도, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 및 (크레졸) 노볼락형 에폭시 수지가 더욱 바람직하다.
에폭시 수지를 얻기 위해 사용되는 원료로서, C12-C13 혼합 알콜 글리시딜 에테르, 2-에틸헥실글리콜 글리시딜 에테르, 에틸렌 글리콜 디글리시딜 에테르, 디에틸렌 글리콜 디글리시딜 에테르, 폴리에틸렌 글리콜 디글리시딜 에테르, 프로필렌 글리콜 디글리시딜 에테르, 트리프로필렌 글리콜 디글리시딜 에테르, 폴리프로필렌 글리콜디글리시딜 에테르, 네오펜틸 글리콜 디글리시딜 에테르, 1,6-헥산디올 디글리시딜 에테르, 글리세롤 디글리시딜 에테르, 트리메틸올프로판 트리글리시딜 에테르, 수소화 비스페놀 A 디글리시딜 에테르 및 2,2-디브로모네오펜틸글리콜 디글리시딜 에테르 등의 저분자 에폭시 화합물을 사용할 수 있다. 이들 중에서는, 네오펜틸 글리콜 디글리시딜 에테르, 1,6-헥산디올 디글리시딜 에테르, 글리세롤 디글리시딜 에테르 및 트리메틸올프로판 트리글리시딜 에테르가 바람직하다.
도전성 시트를 형성하는데 사용되는 열가소성 탄성체의 구체예로서는 폴리스티렌계 열가소성 탄성체, 폴리올레핀계 열가소성 탄성체, 폴리염화비닐계 열가소성 탄성체, 폴리에스테르계 열가소성 탄성체, 폴리우레탄계 열가소성 탄성체, 폴리아미드계 열가소성 탄성체 및 불소 함유 중합체계 열가소성 탄성체를 들 수 있다.
도전성 시트를 형성하는데 사용되는 경화 고무의 구체예로서는 폴리부타디엔 고무, 천연 고무, 폴리이소프렌 고무, 스티렌-부타디엔 공중합체 고무 및 아크릴로니트릴-부타디엔 공중합체 고무 등의 공액 디엔계 고무, 및 이들의 수소화물; 스티렌-부타디엔-디엔 블럭 삼원공중합체 고무 및 스티렌-이소프렌 블럭 공중합체 고무 등의 블럭 공중합체 고무, 및 이들의 수소화물; 및 클로로프렌, 우레탄 고무, 폴리에스테르 고무, 에피클로로히드린 고무, 실리콘 고무, 에틸렌-프로필렌 공중합체 고무 및 에틸렌-프로필렌-디엔 삼원공중합체 고무를 들 수 있다.
본 발명의 도전성 시트는 그 두께 방향 및 면 방향의 양방에서 도전성을 나타내는 등방 도전성 시트이거나, 또는 두께 방향으로만 도전성을 나타내는 이방 도전성 시트일 수 있다.
이방 도전성 시트를 형성하는 경우, 이 시트는 무가압의 상태에서 두께 방향으로 도전성을 나타내거나, 또는 가압되었을 때에 두께 방향으로 도전성을 나타낼 수 있다. 또한, 시트는 시트 전체면에 걸쳐서 두께 방향으로 도전성을 나타내는 소위 분산형이거나, 또는 두께 방향으로 각각 신장하는 복수의 도전부가 절연부 또는 절연부들에 의해서 서로 절연된 상태로 배치되어 있는 소위 편재형일 수도 있다. 편재형의 이방 도전성 시트를 형성하는 경우에는, 그 표면이 평탄하거나, 또는 도전부의 표면이 절연부의 표면으로부터 돌출된 상태로 형성될 수도 있다. 이하, 이방 도전성 시트를 형성하는 경우에 관해서 설명한다.
도 2는 본 발명에 따른 이방 도전성 시트 일례의 구성을 예시한 단면도이다. 이 이방 도전성 시트 (10)에는 탄성 중합체 물질로 이루어진 기재 중에 특정한 도전성 입자 (P)가 이방 도전성 시트 (10)의 두께 방향으로 배열되도록 배향시킨 상태로 함유되어 있다. 특정한 도전성 입자 (P)의 각 연쇄에 의해 도전로가 형성되어 있다. 도시된 실시양태에서, 이방 도전성 시트는, 특정한 도전성 입자 (P)가 서로 조밀하게 충전되어 있으며 시트의 두께 방향으로 신장하는 복수의 기둥형 도전부 (11) 및 이러한 도전부 (11)을 서로 절연하며 특정한 도전성 입자 (P)가 전혀 또는 거의 존재하지 않는 절연부 (12)로 구성되어 있다. 도전부 (11)은 접속되는 전극, 예를 들면 검사 대상인 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라 시트의 면방향을 따라서 배치되며, 이러한 도전부 (11)의 각각을 둘러싸도록 절연부 (12)가 형성되어 있다.
이 실시양태에 있어서, 각각의 도전부 (11)은 절연부 (12)의 표면으로부터 돌출된 상태로 형성되어 있다.
상기한 이방 도전성 시트에 있어서, 절연부 (12)의 두께는 0.05 내지 2 mm, 특히 0.1 내지 1 mm인 것이 바람직하다.
절연부 (12)의 표면으로부터의 각 도전부 (11)의 돌출 높이는 절연부 (12)의 두께의 0.5 내지 100％인 것이 바람직하며, 더욱 바람직하게는 1 내지 80％, 특히 바람직하게는 5 내지 50％이다. 구체적으로, 돌출 높이는 0.01 내지 0.3 mm인 것이 바람직하고, 더욱 바람직하게는 0.02 내지 0.2 mm, 특히 바람직하게는 0.03 내지 0.1 mm이다.
각 도전부 (11)의 직경은 0.05 내지 1 mm, 특히 0.1 내지 0.5 mm인 것이 바람직하다.
이방 도전성 시트 (10)의 기재를 형성하는 탄성 중합체 물질로서는 액상 고무의 경화물인 것이 바람직하다. 이러한 액상 고무로서는 액상 실리콘 고무, 액상 폴리우레탄 고무 등을 사용할 수 있다. 이들 중에서도, 액상 실리콘 고무가 바람직하다. 액상 실리콘 고무는 그 점도가 10-1 초의 전단 속도에서 측정시 105 포아즈 이하인 것이 바람직하며, 축합형, 부가형, 및 비닐기 또는 히드록실기를 함유하는 것 중 임의의 것일 수 있다. 이들의 구체예로서는 디메틸실리콘 생고무, 메틸비닐 실리콘 생고무 및 메틸페닐비닐 실리콘 생고무를 들 수 있다.
이들 중에서 비닐기를 함유하는 액상 실리콘 고무 (비닐기 함유 디메틸 폴리 실록산)는 통상 디메틸디클로로실란 또는 디메틸디알콕시실란을 디메틸비닐클로로실란 또는 디메틸비닐알콕시실란의 존재하에서 가수분해 및 축합 반응시키고, 그 후 예를 들면 반복적인 용해-침전에 의해 반응 생성물을 분별화함으로써 얻어진다.
비닐기를 양쪽 말단에 갖는 액상 실리콘 고무는 중합 종결제로서 예를 들면 디메틸디비닐실록산을 사용하고, 그 밖의 반응 조건 (예를 들면, 환형 실록산의 양 및 중합 종결제의 양)을 적절하게 선택하여 옥타메틸시클로테트라실록산과 같은 환형 실록산을 촉매 존재하에서 음이온 중합함으로써 얻어진다. 음이온 중합을 위한 촉매로는 수산화 테트라메틸암모늄 또는 수산화 n-부틸포스포늄 등의 알칼리 또는 이들의 실라노레이트 용액을 사용할 수 있다. 이 반응은 예를 들면 80 내지 130℃의 온도에서 수행한다.
한편, 히드록실기를 함유하는 액상 실리콘 고무 (히드록실기 함유 디메틸 폴리실록산)은 통상 디메틸디클로로실란 또는 디메틸디알콕시실란을 디메틸히드로클로로실란 또는 디메틸히드로알콕시실란의 존재하에서 가수분해 및 축합 반응시키고, 그 후 예를 들면 반복되는 용해-침전에 의해 반응 생성물을 분별화함으로써 얻어진다.
또한, 중합 종결제로서 예를 들면 디메틸히드로클로로실란, 메틸디히드로클로로실란 또는 디메틸히드로알콕시실란 등을 사용하고, 그 밖의 반응 조건 (예를 들면, 환형 실록산의 양 및 중합 종결제의 양)을 적절하게 선택하여 환형 실록산을 촉매의 존재하에서 음이온 중합함으로써 얻어진다. 음이온 중합을 위한 촉매로는 수산화 테트라메틸암모늄 또는 수산화 n-부틸포스포늄 등의 알칼리, 또는 이들의 실라노레이트 용액 등을 사용할 수 있다. 이 반응은 예를 들면 80 내지 130℃의 온도에서 수행한다.
이러한 탄성 중합체 물질은 그 분자량 Mw (표준 폴리스티렌 환산 중량 평균분자량)이 10,000 내지 40,000인 것이 바람직하다. 또한, 탄성 중합체 물질은 얻어지는 이방 도전성 시트의 내열성 관점에서, 분자량 분포 지수 (표준 폴리스티렌 환산 중량 평균 분자량 Mw와 표준 폴리스티렌 환산 수평균 분자량 Mn의 비 Mw/Mn)가 2 이하인 것이 바람직하다.
이상에 있어서, 이방 도전성 시트를 얻기 위한 시트 성형 재료 중에는 중합체 물질용 재료를 경화시키기 위한 경화 촉매를 함유시킬 수 있다. 이러한 경화 촉매로서는 유기 과산화물, 지방산 아조 화합물, 히드로실릴화 촉매 등을 사용할 수 있다.
경화 촉매로서 사용되는 유기 과산화물의 구체예로서는 과산화 벤조일, 과산화 비스디시클로벤조일, 과산화 디쿠밀 및 과산화 디-tert-부틸을 들 수 있다.
경화 촉매로서 사용되는 지방산 아조 화합물의 구체예로서는 아조비스이소부티로니트릴을 들 수 있다.
히드로실릴화 반응의 촉매로서 사용할 수 있는 것의 구체예로서는 염화백금산 및 그의 염, 백금-불포화기 함유-실록산 착물, 비닐실록산-백금 착물, 백금-1,3-디비닐테트라메틸디실록산 착물, 트리오르가노포스핀 또는 트리오르가노포스파이트와 백금의 착물, 아세틸아세테이트 백금 킬레이트 및 환형 디엔-백금 착물 등의 공지의 촉매를 들 수 있다.
경화 촉매의 사용량은 중합체 물질용 재료의 종류, 경화 촉매의 종류 및 그 밖의 경화 처리 조건을 고려하여 적절하게 선택된다. 그러나, 중합체 물질용 재료 100 질량부에 대하여 3 내지 15 질량부인 것이 통상적이다.
시트 성형 재료 중에는 필요에 따라 통상의 실리카 분말, 콜로이드성 실리카, 에어로겔 실리카 또는 알루미나와 같은 무기 충전재를 함유시킬 수 있다. 이러한 무기 충전재를 함유시킴으로써 시트 성형 재료의 틱소트로픽 특성이 확보되고, 그 점도가 높아지며, 특정한 도전성 입자의 분산 안정성이 향상됨과 함께, 얻어진 이방 도전성 시트의 강도가 향상된다.
이러한 무기 충전재의 사용량은 특별히 한정되지는 않는다. 그러나, 다량으로 사용하면 자장에 의한 특정한 도전성 입자의 배향을 충분히 달성할 수 없게 되기 때문에 바람직하지 않다.
시트 성형 재료의 점도는 25℃에서 100,000 내지 1,000,000 cP의 범위내인 것이 바람직하다.
도전부 (11)에는 특정한 도전성 입자 (P)가 체적 분율로 5 내지 60％, 바람직하게는 8 내지 50％, 특히 바람직하게는 10 내지 40％ 함유되는 것이 바람직하다. 이 비율이 5％ 이상이면, 전기 저항치가 충분히 작은 도전부 (11)이 쉽게 얻어진다. 한편, 이 비율이 60％ 이하이면, 얻어지는 도전부 (11)은 취성으로 되는 것이 어려워 도전부로서 필요한 탄성이 쉽게 얻어진다.
두께 방향에서의 도전부 (11)의 전기 저항은 도전부 (11)을 두께 방향에서 10 내지 20 gf의 하중으로 가압한 상태에 100 mΩ이하인 것이 바람직하다.
이러한 이방 도전성 시트 (10)은 예를 들면 다음과 같은 방법으로 제조할 수 있다.
도 3은 본 발명에 따른 이방 도전성 시트 (10)을 제조하는데 사용되는 금형의 일례의 구성을 예시한 단면도이다. 이 금형은 상부 금형 (50) 및 이것과 쌍을 이루는 하부 금형 (55)가 프레임형의 간격판 (54)를 통해 상호 대향하여 배치되도록 구성되어 있다. 상부 금형 (50)의 하면과 하부 금형 (55)의 상면 사이에는 금형 캐비티가 형성되어 있다.
상부 금형 (50)에 있어서는, 기판 (51)의 하면에 목적하는 이방 도전성 시트 (10)의 도전부 (11)의 배치 패턴과 정반대인 패턴에 따라서 강자성체층 (52)가 형성되고, 이 강자성체층 (52) 이외의 구역에서는 강자성체층 (52)의 두께보다 큰 두께를 갖는 비자성체층 (53)이 형성된다.
한편, 하부 금형 (55)에 있어서는, 기판 (56)의 상면에 목적하는 이방 도전성 시트 (10)의 도전부 (11)의 배치 패턴과 동일한 패턴에 따라서 강자성체층 (57)이 형성되고, 이 강자성체층 (57) 이외의 구역에서는 강자성체층 (57)의 두께보다 큰 두께를 갖는 비자성체층 (58)이 형성된다.
상부 금형 (50) 및 하부 금형 (55)의 기판 (51, 56)을 형성하는 재료로서는 철, 철-니켈 합금, 철-코발트 합금, 니켈 또는 코발트 등의 강자성 금속, 알루미늄 등의 비자성 금속, 세라믹스 등을 사용할 수 있다. 그러나, 강자성 금속을 사용하는 것이 바람직하다. 기판 (51, 56)은 그 두께가 0.1 내지 50 mm인 것이 바람직하고, 표면이 편평하며 화학적 탈지 처리 또는 기계적 연마 처리된 것이 바람직하다.
상부 금형 (50) 및 하부 금형 (55)의 강자성체층 (52, 57)을 형성하는 재료로서는 철, 철-니켈 합금, 철-코발트 합금, 니켈 또는 코발트 등의 강자성 금속을 사용할 수 있다. 이 강자성체층 (52, 57)은 그 두께가 10 ㎛ 이상인 것이 바람직하다. 이 두께가 10 ㎛ 미만인 경우에는, 금형 내에 형성되는 시트 성형 재료층에 대한 충분한 강도 분포를 갖는 자장을 작용시키는 것이 곤란해진다. 그 결과, 시트 성형 재료층에 있어서 도전부를 형성하여야 할 부분에 특정한 도전성 입자를 고밀도로 집합시키는 것이 어려워져서 일부 경우에는 양호한 이방 도전성을 갖는 시트가 제공되지 않을 수 있다.
상부 금형 (50) 및 하부 금형 (55)의 비자성체층 (53, 58)을 형성하는 재료로서는 구리 등의 비자성 금속, 내열성을 갖는 중합체 물질 등을 사용할 수 있다. 그러나, 포토리소그래피의 수법에 의해 비자성체층 (53, 58)을 쉽게 형성할 수가 있다는 점에서 방사선에 의해서 경화된 중합체 물질을 사용하는 것이 바람직할 수 있다. 그 재료로서는, 예를 들면 아크릴계의 드라이 필름 레지스트, 에폭시계의 액상 레지스트 또는 폴리이미드계의 액상 레지스트 등의 포토레지스트를 사용할 수 있다.
비자성체층 (53, 58)의 두께는 강자성체층 (52, 57)의 두께 및 목적하는 이방 도전성 시트 (10)의 도전부 (11)의 돌출 높이에 따라서 설정된다.
상기한 금형을 이용하여 다음과 같은 방법으로 이방 도전성 시트 (10)이 제조된다.
우선, 중합체 물질용 재료 중에 자성을 나타내는 특정한 도전성 입자 (P)가 분산되어 있는 도전성 페이스트 조성물로 이루어진 시트 성형 재료를 제조하고, 이 시트 성형 재료를 도 4에 도시한 바와 같이 금형의 캐비티 내에 주입하여 시트 성형 재료층 (10A)를 형성한다.
그 후, 상부 금형 (50)에 있어서의 기판 (51)의 상면 및 하부 금형 (55)에 있어서의 기판 (56)의 하면에 예를 들면 한쌍의 전자석을 배치하고, 이 전자석을 작동시켜 강도 분포를 갖는 평행 자장, 즉, 상부 금형 (50)의 강자성체 부분 (52)와 이것에 대응하는 하부 금형 (55)의 강자성체 부분 (57) 사이에서 큰 강도를 갖는 평행 자장을 시트 성형 재료층 (10A)의 두께 방향으로 작용시킨다. 그 결과, 시트 성형 재료층 (10A)에서는, 도 5에 도시한 바와 같이, 시트 성형 재료층 (10A) 중에 분산되어 있는 특정한 도전성 입자 (P)가 상부 금형 (50)의 강자성체 부분 (52)와 이것에 대응하는 하부 금형 (55)의 강자성체 부분 (57) 사이에 위치하는 도전부가 되는 부분 (11A)에 집합함과 동시에, 시트 형성 재료층 (10A)의 두께 방향으로 배열되도록 배향한다.
이 상태에 있어서, 시트 성형 재료층 (10A)를 경화 처리함으로써, 상부 금형 (50)의 강자성체 부분 (52)와 이것에 대응하는 하부 금형 (55)의 강자성체 부분 (57) 사이에 배치되며 탄성 중합체 물질 중에 특정한 도전성 입자 (P)가 조밀하게 충전된 도전부 (11) 및 특정한 도전성 입자가 전혀 또는 거의 존재하지 않는 탄성 중합체 물질로 이루어진 절연부 (12)를 포함하는 이방 도전성 시트 (10)이 제조된다.
이상의 방법에 있어서, 시트 성형 재료층 (10A)의 경화 처리는 평행 자장을 작용시킨 상태에서 행할 수도 있다. 그러나, 이 처리는 평행 자장의 작용을 정지시킨 후에 행할 수도 있다.
시트 성형 재료층 (10A)에 작용되는 평행 자장의 강도는 평균 0.1 내지 2 T의 크기가 바람직하다.
시트 성형 재료층 (10A)에 평행 자장을 작용시키는 수단으로서는 전자석 대신에 영구자석을 사용할 수도 있다. 이러한 영구 자석으로는 상기한 범위의 평행 자장의 강도가 얻어진다는 점에서, 알루니코 (Fe-Al-Ni-Co계 합금), 페라이트 등으로 이루어진 것이 바람직하다.
시트 성형 재료층 (10A)의 경화 처리 방법은 사용되는 재료에 따라 적절하게 선택된다. 그러나, 이러한 처리는 통상 가열 처리에 의해서 행해진다. 구체적인 가열 온도 및 가열 시간은 시트 성형 재료층 (10A)를 형성하는 부가형 액상 실리콘 고무 등의 종류, 도전성 입자의 이동에 요하는 시간 등을 고려하여 적절하게 선택된다.
이상과 같은 이방 도전성 시트 (10)은 특정한 도전성 입자 (P)를 함유하는 도전부 (11)을 갖기 때문에, 도전부 (11)에 높은 도전성이 얻어짐과 함께 그 도전성에 관해서 높은 재현성이 얻어진다.
이러한 이방 도전성 시트 (10)은 전자 계산기, 전자식 디지탈 시계, 전자 카메라 및 컴퓨터 키보드 등의 분야에서, 예를 들면 프린트 회로 기판과 리드레스 칩 캐리어, 액정 패널 등 간의 전기적인 접속을 달성하기 위한 커넥터로서 적합하며, 또한 프린트 회로 기판, 반도체 집적 회로 장치 및 표면에 다수의 집적 회로가 형 성된 웨이퍼 등의 회로 장치의 전기적 검사에 있어서, 검사 대상인 회로 장치의 표면에 형성된 피검사 전극과 검사용 회로 기판의 표면에 형성된 검사용 전극과의 전기적인 접속을 달성하기 위한 커넥터로서 적합하다.
[회로 기판]
본 발명의 회로 기판은 상기한 도전성 금속 입자 및(또는) 상기한 도전성 복합 금속 입자가 함유되어 있는 도전체를 포함한다.
도 6은 본 발명에 따른 회로 기판의 일례에 있어서의 주요부의 구성을 예시한 단면도이다. 이 회로 기판은 다층 프린트 회로 기판으로서, 제1 절연층 (20), 제2 절연층 (30) 및 제3 절연층 (40)이 위에서로부터 이 순서대로 적층되어 구성되어 있다. 제1 절연층 (20)의 상면에는 상면 배선층 (21)이 형성되고, 제3 절연층 (40)의 하면에는 하면 배선층 (41)이 형성되어 있다. 제1 절연층 (20)과 제2 절연층 (30) 사이에는 제1 내부 배선층 (26)이 형성되고, 제2 절연층 (30)과 제3 절연층 (40) 사이에는 제2 내부 배선층 (36)이 형성되어 있다.
제1 절연층 (20), 제2 절연층 (30) 및 제3 절연층 (40)의 각각에는 그 두께 방향으로 신장하도록 제1 층간 단락부 (25), 제2 층간 단락부 (35) 및 제3 층간 단락부 (45)가 설치되어 있다. 제1 층간 단락부 (25)를 통해 상면 배선층 (21)과 제1 내부 배선층 (26)이 전기적으로 접속되고, 제2 층간 단락부 (35)를 통해 제1 내부 배선층 (26)과 제2 내부 배선층 (36)이 전기적으로 접속되고, 제3 층간 단락부 (45)를 통해 제2 내부 배선층 (36)과 하면 배선층 (41)이 전기적으로 접속되어 있다.
제1 절연층 (20), 제2 절연층 (30) 및 제3 절연층 (40)의 각각을 형성하는 재료로서는, 내열성이 높은 절연성 수지 재료를 사용하는 것이 바람직하다. 그 구체예로서는 유리 섬유 보강형 에폭시 수지, 유리 섬유 보강형 폴리이미드 수지, 유리 섬유 보강형 페놀 수지, 유리 섬유 보강형 비스말레이미도트리아진 수지, 유리 섬유 보강형 아라미드 수지를 들 수 있다.
제1 층간 단락부 (25), 제2 층간 단락부 (35) 및 제3 층간 단락부 (45)의 각각은 유기 중합체 물질 중에 특정한 도전성 입자 (P)가 함유되어 있는 도전체에 의해서 구성된다. 이 실시양태에 있어서, 특정한 도전성 입자 (P)는 각 절연층의 두께 방향으로 배열되도록 배향된 상태에서 유기 중합체 물질에 결착되어 있다.
제1 층간 단락부 (25), 제2 층간 단락부 (35) 및 제3 층간 단락부 (45)의 각각을 형성하는 유기 중합체 물질로서는 에폭시 수지, 폴리이미드 수지, 페놀 수지, 비스말레이미도트리아진 수지 등의 열경화성 수지, 또는 실리콘 고무, 우레탄 고무 등의 액상 고무의 경화물을 사용할 수 있다.
제1 층간 단락부 (25), 제2 층간 단락부 (35) 및 제3 층간 단락부 (45)의 각각에 있어서, 특정한 도전성 입자 (P)는 체적 분률로 30 내지 60％, 바람직하게는 35 내지 50％ 함유되어 있는 것이 바람직하다. 이 비율이 30％ 미만의 경우에는, 일부 경우 전기 저항치가 충분히 작은 층간 단락부가 얻어지지 않을 수 있다. 한편, 이 비율이 60％를 초과하는 경우에는, 얻어지는 층간 단락부는 취성으로 되는 것이 쉬워져서 일부 경우 필요한 강도 및 내구성이 얻어지지 않을 수 있다.
상기한 회로 기판은 이하의 방법으로 제조할 수 있다.
도 7에 도시한 바와 같이, 반경화 상태의 열경화성 수지 재료로 이루어진 시트형의 제2 절연층 형성 재료 (30A) (제2 절연층 (30)을 형성하기 위한 재료)를 준비한다. 도 8에 도시한 바와 같이, 제2 절연층 형성 재료 (30A)에서 제2 층간 단락부가 형성되어야 할 부분에 제2 절연층 형성 재료 (30A)의 두께 방향으로 관통하는 관통 구멍 (35H)를 형성한다.
그 후, 제2 절연층 형성 재료 (30A)에 형성된 각각의 관통 구멍 (35H) 내에 액상 열경화성 수지 재료 중에 자성을 나타내는 특정한 도전성 입자 (P)가 함유된 도전성 페이스트 조성물로 이루어진 단락부 형성 재료를 충전한 후, 단락부 형성 재료를 가열 처리함으로써, 도 9에 도시한 바와 같이 제2 절연층 형성 재료 (30A)의 각각의 관통 구멍 (35H) 내에 단락부 형성 재료층 (35A)를 형성한다. 이 단락부 형성 재료층 (35A)는 단락부 형성 재료층 (35A)의 형태가 유지되는 상태로 있으며, 자장을 작용시킴으로써 단락부 형성 재료층 (35A)에서 특정한 도전성 입자 (P)가 이동될 수 있을 정도로 반경화된 상태이다.
상기 방법에 있어서, 제2 절연층 형성 재료 (30A)에 관통 구멍 (35H)를 형성하는 수단으로서는 레이저 프로세싱에 의한 수단, 드릴 가공에 의한 수단, 펀칭에 의한 수단 등을 이용할 수가 있다.
제2 절연층 형성 재료 (30A)의 관통 구멍 (35H) 내에 단락부 형성 재료를 충전하는 수단으로서는 스크린 인쇄 등의 인쇄법, 롤 압입법 등을 이용할 수가 있다.
단락부 형성 재료의 가열 처리는 제2 절연층 형성 재료 (30A)의 경화가 진행되지 않는 조건하에서 행해진다. 가열 처리의 구체적인 조건은 제2 절연층 형성 재료 (30A) 및 단락부 형성 재료의 종류에 따라서 적절히 설정된다. 그러나, 통상적으로 가열 온도는 80 내지 100℃이고, 가열 시간은 20 내지 60분이다.
도 10에 도시한 바와 같이, 제2 절연층 형성 재료 (30A)의 상면 및 하면에 예를 들면 구리로 이루어진 금속박 (26B) 및 (36B)를 각각 제공한 후, 금속박 (26B), 제2 절연층 형성 재료 (30A) 및 금속박 (36B)을 그 두께 방향으로 가압함으로써 제2 절연층 형성 재료 (30A) 및 단락부 형성 재료층 (35A)가 두께 방향으로 압축된 상태에서, 단락부 형성 재료층 (35A)에 대하여 그 두께 방향으로 평행 자장을 작용시키면서 제2 절연층 형성 재료 (30A) 및 단락부 형성 재료층 (35A)를 가열 처리한다.
보다 구체적으로는, 도 11에 도시한 바와 같이, 금속박 (26B)의 상면 및 금속박 (36B)의 하면 각각에 강자성체로 이루어진 자극판 (60) 및 (65)를 배치하고, 또한 자극판 (60)의 상면 및 자극판 (65)의 하면에 각각 한쌍의 전자석 (61) 및 (66)을 배치한다. 금속박 (26B), 제2 절연층 형성 재료 (30A) 및 금속박 (36B)를 그 두께 방향으로 가압한 상태에서 전자석 (61, 66)을 작동시켜 단락부 형성 재료층 (35A)의 두께 방향으로 평행 자장을 작용시키면서 동시에 제2 절연층 형성 재료 (30A) 및 단락부 형성 재료층 (35A)를 가열 처리한다.
자극판 (60, 65)를 형성하는 강자성체로서 철, 니켈, 코발트, 또는 이들의 합금을 사용할 수 있다.
금속박 (26B), 제2 절연층 형성 재료 (30A) 및 금속박 (36B)의 가압 조건은 통상 5 내지 50 kg/cm2이다.
단락부 형성 재료층 (35A)에 작용되는 평행 자장의 강도는 평균 0.1 내지 2 T가 바람직하다. 평행 자장을 작용시키는 수단으로서는 전자석 대신 영구 자석을 사용할 수도 있다. 이러한 영구 자석으로는 상기한 범위의 평행 자장의 강도가 얻어진다는 점에서, 알루니코 (Fe-Al-Ni-Co계 합금), 페라이트 등으로 이루어진 것이 바람직하다.
가열 처리 조건은 제2 절연층 형성 재료 (30A) 및 단락부 형성 재료의 종류에 따라서 적절하게 선택된다. 그러나, 통상 가열 온도는 150 내지 180℃이고, 가열 시간은 1 내지 4 시간이다.
이상과 같이, 단락부 형성 재료층 (35A) 중에 분산되어 있는 특정한 도전성 입자 (P)는 단락부 형성 재료층 (35A)의 두께 방향으로 평행 자장을 작용시킴으로써 단락부 형성 재료층 (35A)의 두께 방향으로 배열되도록 배향시키고, 제2 절연층 형성 재료 (30A) 및 단락부 형성 재료층 (35A)는 가열 처리에 의해서 경화시킴으로써, 도 12에 도시한 바와 같이 제2 절연층 (30) 및 제2 층간 단락부 (35)가 형성되고, 또한 금속박 (26B) 및 (36B)가 제2 절연층 (30)의 상면 및 하면에 일체형으로 고정되어 금속박층 (26A), 제2 절연층 (30) 및 금속박층 (36A)가 위에서부터 이 순서대로 적층된다.
도 13에 도시한 바와 같이, 제2 절연층 (30)의 상면 및 하면 각각의 금속박층 (26A) 및 (36A) 상에 제1 내부 배선층 및 제2 내부 배선층이 되는 부분을 덮도 록 레지스트층 (33) 및 (34)를 형성하고, 에칭 처리에 의해서 금속박층 (26A) 및 (36A)의 노출된 부분을 제거함으로써 도 14에 도시한 바와 같이 제2 절연층 (30)과 레지스트층 (33) 및 (34) 사이에 각각 제1 내부 배선층 (26) 및 제2 내부 배선층 (36)이 형성된다. 따라서, 제2의 절연층 (30)의 양면에 제1 내부 배선층 (26) 및 제2 내부 배선층 (36)을 갖는 중간체 기판 (7)이 얻어진다. 그 후, 제1 내부 배선층 (26) 및 제2 내부 배선층 (36)의 표면으로부터 레지스트층 (33, 34)를 제거한다.
한편, 도 15A 및 15B에 도시한 바와 같이, 반경화 상태의 열경화성 수지 재료로 이루어진 시트형의 제1 절연층 형성 재료 (20A) (제1 절연층을 형성하기 위한 재료)에 형성된 각각의 관통 구멍 (25H) 내에 단락부 형성 재료층 (25A)가 형성된 제1 절연층용 중간 재료 (8) (도 15A에 도시됨), 및 반경화 상태의 열경화성 수지 재료로 이루어진 시트형의 제3 절연층 형성 재료 (40A) (제3 절연층을 형성하기 위한 재료)에 형성된 각각의 관통 구멍 (45H) 내에 단락부 형성 재료층 (45A)가 형성된 제3 절연층용 중간 재료 (9) (도 15B에 도시됨)를 제조한다. 제1 절연층 형성 재료 (20A) 및 제3 절연층 형성 재료 (40A)에서의 단락부 형성 재료층 (25A, 45A)를 형성하는 방법은 제2 절연층 형성 재료 (30A)에 단락부 형성 재료층 (35A)를 형성하는 방법에 준하여 행할 수 있다.
도 16에 도시한 바와 같이, 중간체 기판 (7)의 상면에 제1 절연층용 중간 재료 (8)을 배치하고, 제1 절연층용 중간 재료 (8)의 상면에 금속박 (21B)를 추가로 배치하고, 또한 중간체 기판 (7)의 하면에 제3 절연층용 중간 재료 (9)를 배치하 고, 제3 절연층용 중간 재료 (9)의 하면에 금속박 (41B)를 추가로 배치한다.
금속박 (21B), 제1 절연층용 중간 재료 (8), 중간체 기판 (7), 제3 절연층용 중간 재료 (9) 및 금속박 (41B)를 그 두께 방향으로 가압한 상태에서 단락부 형성 재료층 (25A) 및 단락부 형성 재료층 (45A)에 대하여 그 두께 방향으로 평행 자장을 작용시키면서 제1 절연층 형성 재료 (20A), 제3 절연층 형성 재료 (40A), 단락부 형성 재료층 (25A) 및 단락부 형성 재료층 (45A)의 가열 처리를 수행함으로써, 도 17에 도시한 바와 같이 제1 절연층 (20), 제3 절연층 (40), 제1 층간 단락부 (25) 및 제3 층간 단락부 (45)가 형성된다. 또한, 제2 절연층 (30)의 상면 및 하면에 각각 제1 절연층 (20) 및 제3 절연층 (40)이 일체형으로 고정됨과 동시에, 금속박 (21B)는 제1 절연층 (20)의 상면에, 금속박 (41B)는 제3 절연층 (40)의 하면에 일체형으로 고정됨으로써 금속박층 (21A), 제1 절연층 (20), 제2 절연층 (30), 제3 절연층 (40) 및 금속박층 (41A)가 위에서부터 이 순서대로 적층된다.
도 18에 도시한 바와 같이, 상면 배선층 및 하면 배선층이 되는 부분을 덮 도록 제1 절연층 (20)의 상면 및 제3 절연층 (40)의 하면의 금속박층 (21A) 및 (41A)에 레지스트층 (22) 및 (42)를 형성하고, 에칭 처리에 의해서 금속박층 (21A) 및 (41A)의 노출된 부분을 제거함으로써, 도 19에 도시한 바와 같이 제1 절연층 (20)과 레지스트층 (22) 사이에 상면 배선층 (21)이 형성되고, 제3 절연층 (40)과 레지스트층 (42) 사이에 하면 배선층 (41)이 형성된다. 그 후, 레지스트층 (22, 42)를 제거함으로써 도 6에 나타낸 구성의 회로 기판이 얻어진다.
이러한 회로 기판에 따르면, 제1 층간 단락부 (25), 제2 층간 단락부 (35) 및 제3 층간 단락부 (45)가 특정한 도전성 입자 (P)를 함유하기 때문에 층간 단락부에서 높은 도전성이 얻어지며, 그 도전성에 관해 높은 재현성이 얻어진다. 따라서, 높은 접속 신뢰성이 얻어진다.
특정한 도전성 입자 (P)가 각 절연층의 두께 방향으로 배열되도록 배향한 상태로 함유되어 있기 때문에, 각 층간 단락부에서는 특정한 도전성 입자 (P)의 연쇄에 의해 도전로가 형성된다. 그 결과, 보다 더 높은 도전성이 얻어진다.
제1 층간 단락부 (25), 제2 층간 단락부 (35) 및 제3 층간 단락부 (45)의 각각의 형성에 있어서는, 도전성 페이스트 조성물로 이루어진 단락부 형성 재료를 사용하기 때문에 포토리소그래피를 행하는 것이 불필요하다. 따라서, 간단한 공정에 의해 제1 층간 단락부 (25), 제2 층간 단락부 (35) 및 제3 층간 단락부 (45)를 형성할 수가 있으며, 더군다나 화학약품을 사용하지 않기 때문에 더욱 높은 접속 신뢰성이 얻어진다.
또한, 각 층간 단락부를 형성하는 특정한 도전성 입자 (P)로서 자성을 나타내는 도전성 입자를 사용함으로써, 단락부 형성 재료층 (25A, 35A, 45A)에 자장을 작용시켜 특정한 도전성 입자 (P)가 각 절연층의 두께 방향으로 쉽게 배열될 수 있도록 배향시킬 수 있다.
또한, 가압하에 각 단락부 형성 재료층에 자장을 작용시키면서 각 절연층 형성 재료 및 각 단락부 형성 재료층을 가열 처리함으로써 특정한 도전성 입자 (P)를 확실하게 각각의 해당 절연층의 두께 방향으로 배열되도록 배향시킬 수 있다.
본 발명에 있어서는, 층간 단락부를 형성하는 유기 중합체 물질로서 탄성율 이 낮은 열경화성 수지 또는 고무를 사용함으로써 다음과 같은 효과가 얻어진다. 즉, 재질이 다른 절연층이 적층된 다층 프린트 회로 기판을 형성하는 경우에는, 각 절연층을 형성하는 재료들 간의 열팽창 계수의 차이로 인해 층간 단락부에 스트레스가 생기더라도 스트레스를 층간 단락부의 탄성력에 의해서 완화시킬 수가 있다.
이러한 회로 기판은 칩 캐리어나 MCM 등의 전자 부품을 형성하기 위한 전자 부품용 회로 기판, 머더보드 등의 전자 부품 탑재용 회로 기판, 또는 회로 장치의 전기적 검사에 이용되는 어댑터로 사용하기에 적합하다.
[도전 접속 구조체]
도 20은 본 발명에 따른 도전 접속 구조체 일례의 구성을 예시한 단면도이다. 이 도전 접속 구조체에 있어서는, 상기한 도전성 페이스트 조성물에의해 형성된 접속 부재 (70)에 의해서 전자 부품 (71)이 회로 기판 (73) 상에 고정되며, 전자 부품 (71)의 전극 (72)는 접속 부재 (70)을 통해 회로 기판 (73)의 전극 (74)에 전기적으로 접속된다.
전자 부품 (71)은 특별히 한정되지 않으며, 여러가지 전자 부품을 사용할 수 있다. 그 예로는 트랜지스터, 다이오드, 릴레이, 스위치, IC 칩 또는 LSI 칩, 또는 이들의 패키지, 및 MCM (멀티 칩 모듈) 등의 각각의 반도체 장치로 이루어진 능동 부품; 저항기, 컨덴서, 석영 진동자, 스피커, 마이크로폰, 변압기 (코일) 및 유도자 등의 수동 부품; 및 TFT형 액정 디스플레이 패널, STN형 액정 디스플레이 패널, 플라즈마 디스플레이 패널 및 전자 발광 패널 등의 디스플레이 패널을 들 수 있다.
회로 기판 (73)으로서는 단면 프린트 회로 기판, 양면 프린트 회로 기판 및 다층 프린트 회로 기판 등 여러가지의 구조를 사용할 수 있다. 회로 기판 (73)은 플렉시블 기판, 리지드 기판, 및 이들을 조합한 플렉시블-리지드 기판 중 임의의 것일 수 있다.
플렉시블 기판을 형성하는 재료로서는 폴리이미드, 폴리아미드, 폴리에스테르, 폴리술폰 등을 사용할 수 있다.
리지드 기판을 형성하는 재료로서는 유리 섬유 보강형 에폭시 수지, 유리 섬유 보강형 페놀 수지, 유리 섬유 보강형 폴리이미드 수지 또는 유리 섬유 보강형 비스말레이미도트리아진 수지 등의 복합 수지 재료, 또는 이산화규소 또는 알루미나 등의 세라믹 재료를 사용할 수 있다.
전자 부품 (71)의 전극 (72) 및 회로 기판 (73)의 전극 (74)의 재질로서는 예를 들면 금, 은, 구리, 니켈, 팔라듐, 카본, 알루미늄 및 ITO를 들 수 있다.
전자 부품 (71)의 전극 (72) 및 회로 기판 (73)의 전극 (74)의 두께는 각각 0.1 내지 100 ㎛가 바람직하다.
전자 부품 (71)의 전극 (72) 및 회로 기판 (73)의 전극 (74)의 폭은 각각 1 내지 500 ㎛인 것이 바람직하다.
이러한 도전 접속 구조체는 전자 부품 (71) 및 회로 기판 (73) 중 어느 한면 또는 양면에 상기한 도전성 페이스트 조성물을 도포하고, 회로 기판 (73)의 표면 상에 전자 부품 (71)을 정렬된 상태로 배치하고, 그 후 도전성 페이스트 조성물을 경화 처리 또는 건조 처리하거나, 또는 도전성 페이스트 조성물을 필름형으로 성형 하여 반경화 상태로 만든 후, 이것을 전자 부품 (71)과 회로 기판 (73) 사이에 배치하여 경화 처리를 수행하여 제조할 수가 있다.
자성을 나타내는 도전성 입자를 특정한 도전성 입자로서 사용하는 경우에는, 도전성 페이스트 조성물의 경화 처리 또는 건조 처리를 행하기 전에 또는 이러한 처리를 행하면서 도전성 페이스트 조성물에 그 두께 방향으로 자장을 작용시킴으로써 특정한 도전성 입자를 두께 방향으로 배열되도록 배향시킬 수 있어서 도전성이 보다 높은 전기적 접속을 달성할 수가 있다.
도 21은 본 발명에 따른 도전 접속 구조체의 다른 예의 구성을 예시한 단면도이다. 이 도전 접속 구조체에 있어서는, 전자 부품 (71)이 예를 들면 도 2에 도시한 구성의 이방 도전성 시트 (10)을 사이에 두고 회로 기판 (73) 상에 배치된다. 이방 도전성 시트 (10)은 전자 부품 (71) 및 회로 기판 (73) 사이에 가압된 상태로 고정 부재 (75)에 의해서 고정된다. 이방 도전성 시트 (10)의 도전부 (11)에 의해서 전자 부품 (71)의 전극 (72)는 회로 기판 (73)의 전극 (74)에 전기적으로 접속된다.
이상과 같은 도전 접속 구조체에 따르면, 전자 부품 (71)이 상기한 도전성 페이스트 조성물에 의해서 형성된 접속 부재 (70)을 통해, 또는 상기한 이방 도전성 시트 (10)을 통해 회로 기판 (73)에 접속된다. 따라서, 전자 부품 (71)과 회로 기판 (73) 사이에서 도전성이 높으며 그 재현성이 높은 전기적 접속을 달성할 수가 있다.
[회로 장치의 전기적 검사 장치]
도 22는 본 발명에 따른 회로 장치의 전기적 검사 장치의 예의 주요부의 구성을 예시한 단면도이다.
도 22에 있어서, 참조 번호 (80)은 프린트 회로 기판으로 이루어진 어댑터를 나타낸다. 어댑터 (80)의 표면 (도 22에서 상면)에는 피검사 회로 장치 (76)의 피검사 전극 (77)에 대응하는 패턴에 따라서 검사용 전극 (81)이 형성된다. 이 어댑터 (80)에는 어댑터 (80)의 표면에 대하여 수직으로 신장하는 다수의 위치 결정핀 (83)이 설치되어 있다.
참조 번호 (15)는 시트형의 커넥터로서, 도 2에 나타낸 구성의 이방 도전성 시트 (10) 및 이 이방 도전성 시트 (10)의 사변부를 지지하는 프레임형의 지지판 (16)으로 구성되어 있다. 이 지지판 (16)에는 위치 결정핀 (83)에 대응하여 위치 결정 구멍 (17)이 형성되어 있다. 이 커넥터 (15)는 그 지지판 (16)의 위치 결정 구멍 (17)에 위치 결정핀이 삽입 관통되어 위치 결정된 상태로 어댑터 (80)의 표면 상에 배치되어 있다.
참조 번호 (85)는 피검사 회로 장치 (76)을 보유하는 유지판을 나타낸다. 그 중앙부에는 피검사 회로 장치 (76)이 배치되는 개구 (86)이 형성되고, 그 주변부에는 위치 결정핀 (83)에 대응하여 위치 결정 구멍 (87)이 형성된다. 이 유지판 (85)는 그 위치 결정 구멍 (87)에 위치 결정핀 (83)이 슬라이드식 이동 가능하게 삽입 관통되어 위치 결정된 상태로 시트형 커넥터 (15)의 상측에 배치되어 있다.
검사 대상인 피검사 회로 장치 (76)의 예로서는 웨이퍼, 반도체칩, BGA 및 CSP 등의 패키지, MCM 등의 모듈, 및 단면 프린트 회로 기판, 양면 프린트 회로 기 판 및 다층 프린트 회로 기판 등의 회로 기판을 들 수 있다.
이러한 전기적 검사 장치에 있어서는, 유지 부재 (85)의 개구 (86)에 피검사 회로 장치 (76)을 고정시키고, 피검사 회로 장치 (76)을 커넥터 (15)에 접근하는 방향 (도 22에 있어서 하측)으로 이동시킴으로써, 커넥터 (15)에 있어서의 이방 도전성 시트 (10)이 피검사 회로 장치 (76)과 어댑터 (80) 사이에서 가압된 상태로 있다. 그 결과, 이방 도전성 시트 (10)의 도전부 (11)에 의해서 피검사 회로 장치 (76)의 피검사 전극 (77)과 어댑터 (80)의 검사용 전극 (81) 사이의 전기적 접속이 달성된다.
이 상태에서, 또는 피검사 회로 장치 (76)의 잠재적 결함을 발현시키기 위해 주변 온도를 소정의 온도, 예를 들면 150℃로 올린 상태에서, 피검사 회로 장치 (76)에 필요한 전기적 검사를 행한다.
이상과 같은 회로 장치의 전기적 검사 장치에 따르면, 이 장치는 이방 도전성 시트 (10)을 갖기 때문에 피검사 회로 장치 (76)에 대하여 도전성이 높고, 또 그 재현성이 높은 전기적 접속을 달성할 수 있다. 따라서, 신뢰성이 높은 전기적 검사를 행할 수 있다.
실시예
이하, 본 발명을 하기 실시예로 상세하게 설명한다. 하지만, 본 발명은 이들 실시예로 한정되는 것은 아니다.
<도전성 금속 입자 [A]의 제조>
시판되는 니켈 입자 (웨스타임사(Westaim Co.) 제품, "FC1000")를 사용하여 하기의 방법으로 본 발명에 따라 도전성 금속 입자 [A]를 제조하였다.
공기 등급 분류 장치 "터보클래시파이어 TC-15N" (니쎄이 엔지니어링사(Nissei Engineering Co., Ltd.) 제조)를 사용하여 니켈 입자 2 ㎏을, 비중이 8.9이고, 공기 유량이 2.5 m3/분이고, 로터 회전수가 2250 rpm이고, 등급 분류점이 15 ㎛이며, 니켈 입자의 공급 속도가 50 g/분인 조건 하에서 등급 분류 처리하여 니켈 입자 1.1 ㎏을 수집하고, 이 니켈 입자 1.1 ㎏을 비중이 8.9이고, 공기 유량이 2.5 m3/분이고, 로터 회전수가 3750 rpm이고, 등급 분류점이 7 ㎛이며, 니켈 입자의 공급 속도가 50 g/분인 조건 하에서 추가로 등급 분류 처리하여 니켈 입자 0.8 ㎏을 수집하였다.
그다음 음파체 "SW-20AT 모델" (쯔쯔이 리까가꾸 기끼 가부시끼가이샤(Tsutsui Rikagaku Kiki K.K) 제조)을 사용하여 공기 등급 분류 장치로 등급 분류된 니켈 입자 500 g을 더욱 등급 분류 처리하였다. 구체적으로는, 각각 직경이 200 ㎜이고 개구 직경이 32 ㎛, 20 ㎛, 12.5 ㎛ 및 8 ㎛인 4개의 체를 위에서부터 이 순서로 서로 중첩시켰다. 체 각각에 직경이 2 ㎜인 세라믹볼 10 g을 채우고, 니켈 입자 20 g을 최상단의 체 (개구 직경: 32 ㎛)에 놓아 112 ㎐에서 15분간 그리고 224 ㎐에서 15분간의 조건으로 등급 분류 처리하여, 최단의 체 (개구 직경: 8 ㎛)에 포획된 니켈 입자를 회수하였다. 이 과정을 모두 25회 반복하여 본 발명에 따른 도전성 금속 입자 [A] 10 g을 제조하였다.
이렇게 얻어진 도전성 금속 입자 [A]는 수평균 입자 직경이 10 ㎛이고, 입자 직경의 변동계수가 10％이고, BET 비표면적이 0.5 ×103 m2/㎏이고, 황 원소 함량이 0.05 질량％이고, 산소 원소 함량이 0.02 질량％이고, 탄소 원소 함량이 0.03 질량％이며, 포화 자화가 0.6 Wb/m2이었다.
<도전성 금속 입자 [B] 내지 [G]의 제조>
공기 등급 분류 장치 및 음파체의 조건을 변경한 것 외에는 도전성 금속 입자 [A]의 제조와 동일한 방법으로 하기 도전성 금속 입자 [B] 내지 [G]를 제조하였다.
도전성 금속 입자 [B] (본 발명):
수평균 입자 직경이 65 ㎛이고, 입자 직경의 변동계수가 40％이고, BET 비표면적이 0.03 ×103 m2/㎏이고, 황 원소 함량이 0.08 질량％이고, 산소 원소 함량이 0.02 질량％이고, 탄소 원소 함량이 0.05 질량％이며, 포화 자화가 0.6 Wb/m2인 니켈로 이루어진 도전성 금속 입자.
도전성 금속 입자 [C] (비교용):
수평균 입자 직경이 120 ㎛이고, 입자 직경의 변동계수가 48％이고, BET 비표면적이 0.02 ×103 m2/㎏이고, 황 원소 함량이 0.07 질량％이고, 산소 원소 함량이 0.2 질량％이고, 탄소 원소 함량이 0.04 질량％이며, 포화 자화가 0.6 Wb/m2인 니켈로 이루어진 도전성 금속 입자.
도전성 금속 입자 [D] (비교용):
수평균 입자 직경이 4 ㎛이고, 입자 직경의 변동계수가 7％이고, BET 비표면적이 0.7 ×103 m2/㎏이고, 황 원소 함량이 0.03 질량％이고, 산소 원소 함량이 0.1 질량％이고, 탄소 원소 함량이 0.03 질량％이며, 포화 자화가 0.6 Wb/m2인 니켈로 이루어진 도전성 금속 입자.
도전성 금속 입자 [E] (비교용):
수평균 입자 직경이 5 ㎛이고, 입자 직경의 변동계수가 47％이고, BET 비표면적이 0.9 ×103 m2/㎏이고, 황 원소 함량이 0.07 질량％이고, 산소 원소 함량이 0.2 질량％이고, 탄소 원소 함량이 0.04 질량％이며, 포화 자화가 0.6 Wb/m2인 니켈로 이루어진 도전성 금속 입자.
도전성 금속 입자 [F] (비교용):
수평균 입자 직경이 73 ㎛이고, 입자 직경의 변동계수가 58％이고, BET 비표면적이 0.05 ×103 m2/㎏이고, 황 원소 함량이 0.1 질량％이고, 산소 원소 함량이 0.6 질량％이고, 탄소 원소 함량이 0.12 질량％이며, 포화 자화가 0.6 Wb/m2인 니켈로 이루어진 도전성 금속 입자.
도전성 금속 입자 [G] (비교용):
수평균 입자 직경이 48 ㎛이고, 입자 직경의 변동계수가 32％이고, BET 비표 면적이 0.08 ×103 m2/㎏이고, 황 원소 함량이 0.14 질량％이고, 산소 원소 함량이 0.8 질량％이고, 탄소 원소 함량이 0.13 질량％이며, 포화 자화가 0.6 Wb/m2인 니켈로 이루어진 도전성 금속 입자.
<도전성 복합 금속 입자 [a1]의 제조>
분말 도금 장치의 처리조 내에 도전성 금속 입자 [A] 100 g을 붓고, 0.32 N 염산 2 ℓ를 첨가하였다. 생성된 혼합물을 교반하여 도전성 금속 입자 [A]를 함유한 슬러리를 얻었다. 이 슬러리를 상온에서 30분간 교반하여 도전성 금속 입자 [A]의 산 처리를 수행하였다. 그 후, 이렇게 처리한 슬러리를 1분간 정치시켜 도전성 금속 입자 [A]를 침전시키고 상청액을 제거하였다.
산 처리를 한 도전성 금속 입자 [A]에 정제수 2 ℓ를 첨가하고, 이 혼합물을 2분 동안 교반하였다. 그다음 이 혼합물을 1분간 정치시켜 도전성 금속 입자 [A]를 침전시키고 상청액을 제거하였다. 이 과정을 2회 반복하여 도전성 금속 입자 [A]의 세정 처리를 수행하였다.
산 처리 및 세정 처리를 실시한 도전성 금속 입자 [A]에 금을 20 g/ℓ의 비율로 함유하는 금도금액 2 ℓ를 첨가하였다. 처리 용기의 온도를 90℃로 상승시키고 교반하여 슬러리를 제조하였다. 이 상태로 슬러리를 교반하면서 도전성 금속 입자 [A]를 금도금시켰다. 이후에 슬러리를 냉각하면서 정치시켜 입자를 침전시키고 상청액을 제거하여 본 발명에 따른 도전성 복합 금속 입자 [a1]을 제조하였다.
이렇게 얻어진 도전성 복합 금속 입자 [a1]에 정제수 2 ℓ를 첨가하고 혼합 물을 상온에서 2분간 교반하였다. 이후에 이 혼합물을 1분간 정치시켜 도전성 복합 금속 입자 [a1]을 침전시키고 상청액을 제거하였다. 이 과정을 2회 더 반복하고 90℃로 가열한 정제수 2 ℓ를 입자에 첨가하고 혼합물을 교반하였다. 생성된 슬러리를 여과지를 통해 여과하여 도전성 복합 금속 입자 [a1]을 회수하였다. 이렇게 얻어진 도전성 복합 금속 입자 [a1]을 90℃로 설정된 건조기에서 건조시켰다.
이렇게 얻어진 도전성 복합 금속 입자 [a1]은 수평균 입자 직경이 15 ㎛이고, BET 비표면적이 0.2 ×103 m2/㎏이고, 피복층의 두께 (t)가 89 ㎚이고, 표층 부분에서의 금 함량이 82 질량％이며, 전기 저항치 (R)가 0.03 Ω이었다.
<도전성 복합 금속 입자 [a2]의 제조>
금도금액 중의 금 함량을 5 g/ℓ로 변경한 것 외에는 도전성 복합 금속 입자 [a1]의 제조와 동일한 방법으로 참고용 도전성 복합 금속 입자 [a2]를 제조하였다.
이렇게 얻어진 도전성 복합 금속 입자 [a2]는 수평균 입자 직경이 12 ㎛이고, BET 비표면적이 0.4 ×103 m2/㎏이고, 피복층의 두께 (t)가 8 ㎚이고, 표층 부분에서의 금 함량이 38 질량％이며, 전기 저항치 (R)가 5 Ω이었다.
<도전성 복합 금속 입자 [b1] 및 [b2]의 제조>
도전성 금속 입자 [A]를 대신해서 도전성 금속 입자 [B]를 사용하고, 금 도금액 중 금의 함량을 변경한 것을 제외하고는 도전성 복합 금속 입자 [a1]의 제조와 동일한 방법으로 하기 도전성 복합 금속 입자 [b1] 및 [b2]를 제조하였다.
도전성 복합 금속 입자 [b1] (본 발명):
수평균 입자 직경이 72 ㎛이고, BET 비표면적이 0.02 ×103 m2/㎏이고, 피복층의 두께 (t)가 65 ㎚이고, 표층 부분에서의 금 함량이 66 질량％이며, 전기 저항치 (R)가 0.1 Ω인 도전성 복합 금속 입자.
도전성 복합 금속 입자 [b2] (참고용):
수평균 입자 직경이 130 ㎛이고, BET 비표면적이 0.009 ×103 m2/㎏이고, 피복층의 두께 (t)가 57 ㎚이고, 표층 부분에서의 금 함량이 63 질량％이며, 전기 저항치 (R)가 1.1 Ω인 도전성 복합 금속 입자.
<도전성 복합 금속 입자 [c1]의 제조>
도전성 금속 입자 [A]를 대신해서 도전성 금속 입자 [C]를 사용하고, 금도금액 중의 금 함량을 변경한 것 이외는 도전성 복합 금속 입자 [a1]의 제조와 동일한 방법으로 하기 도전성 복합 금속 입자 [c1]을 제조하였다.
도전성 복합 금속 입자 [c1] (비교용):
수평균 입자 직경이 127 ㎛이고, BET 비표면적이 0.01 ×103 m2/㎏이고, 피복층의 두께 (t)가 52 ㎚이고, 표층 부분에서의 금 함량이 57 질량％이며, 전기 저항치 (R)가 0.3 Ω인 도전성 복합 금속 입자.
<도전성 복합 금속 입자 [d1]의 제조>
도전성 금속 입자 [A] 대신에 도전성 금속 입자 [D]를 사용하고, 금도금액 중의 금 함량을 변경한 것 외에는 도전성 복합 금속 입자 [a1]의 제조와 동일한 방법으로 하기 도전성 복합 금속 입자 [d1]을 제조하였다.
도전성 복합 금속 입자 [d1] (비교용):
수평균 입자 직경이 6 ㎛이고, BET 비표면적이 0.6 ×103 m2/㎏이고, 피복층의 두께 (t)가 37 ㎚이고, 표층 부분에서의 금 함량이 33 질량％이며, 전기 저항치 (R)가 2 Ω인 도전성 복합 금속 입자.
<도전성 복합 금속 입자 [e1]의 제조>
도전성 금속 입자 [A] 대신에 도전성 금속 입자 [E]를 사용하고, 금도금액 중의 금 함량을 변경한 것 외에는 도전성 복합 금속 입자 [a1]의 제조와 동일한 방법으로 하기 도전성 복합 금속 입자 [e1]을 제조하였다.
도전성 복합 금속 입자 [e1] (비교용):
수평균 입자 직경이 6 ㎛이고, BET 비표면적이 0.8 ×103 m2/㎏이고, 피복층의 두께 (t)가 77 ㎚이고, 표층 부분에서의 금 함량이 69 질량％이며, 전기 저항치 (R)가 0.5 Ω인 도전성 복합 금속 입자.
<도전성 복합 금속 입자 [f1]의 제조>
도전성 금속 입자 [A] 대신에 도전성 금속 입자 [F]를 사용하고, 금도금액 중의 금 함량을 변경한 것 외에는 도전성 복합 금속 입자 [a1]의 제조와 동일한 방법으로 하기 도전성 복합 금속 입자 [f1]을 제조하였다.
도전성 복합 금속 입자 [f1] (비교용):
수평균 입자 직경이 79 ㎛이고, BET 비표면적이 0.06 ×103 m2/㎏이고, 피복층의 두께 (t)가 74 ㎚이고, 표층 부분에서의 금 함량이 67 질량％이며, 전기 저항 치 (R)가 0.8 Ω인 도전성 복합 금속 입자.
<도전성 복합 금속 입자 [g1]의 제조>
도전성 금속 입자 [A] 대신에 도전성 금속 입자 [G]를 사용하고, 금도금액 중의 금 함량을 변경한 것 외에는 도전성 복합 금속 입자 [a1]의 제조와 동일한 방법으로 하기 도전성 복합 금속 입자 [g1]을 제조하였다.
도전성 복합 금속 입자 [g1] (비교용):
수평균 입자 직경이 53 ㎛이고, BET 비표면적이 0.05 ×103 m2/㎏이고, 피복층의 두께 (t)가 75 ㎚이고, 표층 부분에서의 금 함량이 82 질량％이며, 전기 저항치 (R)가 0.4 Ω인 도전성 복합 금속 입자.
제조한 도전성 복합 금속 입자의 특성 및 도전성 복합 금속 입자 제조에 사용한 도전성 금속 입자의 특성을 하기 표 1에 통합하여 나타내었다.
Figure 112006050837058-pat00001
<도전성 페이스트 조성물의 제조>
제조예 1
부가형 액상 실리콘 고무 "KE1950-40" (신에쯔 케미칼사(Shin-Etsu Chemical Co., Ltd.) 제품)의 액체 A 및 액체 B를 (중량에 대해) 등량이 되는 비율로 혼합한 다음 이 혼합물 100 질량부에 도전성 복합 금속 입자 [a1] 100 질량부를 첨가하였다. 생성된 혼합물을 감압에 의해 탈포 처리하여, 본 발명에 따른 도전성 페이스트 조성물 (1)을 제조하였다.
부가형 액상 실리콘 고무 "KE1950-40"에 있어, 액체 A 및 액체 B의 23℃에서의 점도 (브룩필드형 점도계로 측정)는 모두 4,800 P이고, 경화물의 150℃에서의 압축 영구 세트 (JIS K 6249)가 20％이고, 23℃에서의 듀로미터 경도 A (JIS K 6249)는 42이며, 인장 강도 (JIS K 6249, 크레슨트형)가 35.6 kgf/㎝이었다.
제조예 2
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [b1]을 사용한 것 외에는 제조예 1과 동일한 방법으로 본 발명에 따른 도전성 페이스트 조성물 (2)를 제조하였다.
비교 제조예 1
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [c1]을 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 도전성 페이스트 조성물 (3)을 제조하였다.
비교 제조예 2
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [d1]을 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 도전성 페이스트 조성물 (4)를 제조하였다.
비교 제조예 3
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [e1]을 사용한 것 이외에는 제조예 1과 동일한 방법으로 비교용의 도전성 페이스트 조성물 (5)를 제조하였다.
비교 제조예 4
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [f1]을 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 도전성 페이스트 조성물 (6)을 제조하였다.
비교 제조예 5
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [g1]을 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 도전성 페이스트 조성물 (7)을 제조하였다.
참고 제조예 1
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [a2]를 사용한 것 외에는 제조예 1과 동일한 방법으로 참고용의 도전성 페이스트 조성물 (8)을 제조하였다.
참고 제조예 2
도전성 복합 금속 입자 [a1] 대신에 도전성 복합 금속 입자 [b2]를 사용한 것 이외에는 제조예 1과 동일한 방법으로 참고용의 도전성 페이스트 조성물 (9)를 제조하였다.
<도전성 페이스트 조성물의 평가>
제조예 1 및 2, 비교 제조예 1 내지 5, 및 참고 제조예 1 및 2에 따른 도전성 페이스트 조성물 (1) 내지 (9)를 하기 방법으로 평가하였다.
각각의 폭이 0.15 ㎜이고 구리로 이루어진 240개의 선형 리드 전극이 0.25 ㎜의 피치 (이격 거리: 0.1 ㎜)로 서로 평행하도록 배열된 리드 전극 영역을 갖는 회로 기판을 준비하고, 이 회로 기판의 리드 전극 영역상에 도전성 페이스트 조성물 시료를 스크린 인쇄법으로 도포함으로써 폭이 1.0 ㎜이고 두께가 약 0.3 ㎜이며 리드 전극이 신장하는 방향과 직교하는 방향으로 신장하는 도포층을 형성하였다. 이 도포층에 대하여 그 두께 방향으로 평행 자장을 작용시키면서, 150℃, 1시간의 조건으로 도포층을 경화 처리하여 회로 기판의 리드 전극 영역상에 일체형으로 설치된 이방 도전성의 접속 부재를 형성하였다.
표면 전체가 금도금층으로 이루어진 공통 전극이 형성된 평면 기판을 이 접속 부재 상에 배치하고, 이 평면 기판을 로드 셀에 연결된 압착판에 의해서 아래쪽으로 압착하였다. 이 상태에서 회로 기판의 리드 전극과 평면 기판의 공통 전극 사이의 전기 저항을 측정하여 최대값, 최소값 및 그의 평균값을 구하였다.
또한, 온도가 25℃이고 상대 습도가 30％인 환경 하에서 평면 기판을 1 ㎐의 주기로 반복적으로 아래쪽으로 압착하여, 10,000회 압착 후 회로 기판의 리드 전극과 평면 기판의 공통 전극 사이의 전기 저항을 측정하여 그 평균값을 구하였다.
그 결과를 하기 표 2에 나타내었다.
Figure 112006050837058-pat00002
<이방 도전성 시트의 제조>
캐비티내에 지지체 배치 공간을 갖는 것 외에는 기본적으로 도 3에 나타낸 구성에 따라서 하기 조건에 의해 이방 도전성 시트 제조용 금형을 제조하였다.
기판: 재질; 철, 두께; 8㎜
강자성체 층: 재질; 니켈, 두께; 0.1 ㎜, 직경; 0.25 ㎜, 피치 (중심 사이 거리); 0.5 ㎜
비자성체 층의 재질: 감방사선성 수지, 두께; 0.15 ㎜, 간격판 두께; 0.3 ㎜
제조예 1
상기 금형의 캐비티 내에서의 지지체 배치 공간 영역에 두께가 0.2 ㎜인 스테인레스 스틸로 이루어진 이방 도전성 시트용 프레임형 지지체를 배치하였다. 그다음 이 금형의 캐비티 내에 도전성 페이스트 조성물 (1)을 채우고 감압에 의한 탈포 처리를 수행하여 금형 내에 도전성 조성물 층을 형성하였다.
도전성 조성물 층에 대하여 전자석으로 두께 방향으로 6000 G의 평행 자장을 작용시키면서, 1 시간 동안 100℃의 조건에서 도전성 조성물 층에 경화 처리를 하였다. 금형으로부터 제거한 후에, 4 시간 동안 200℃의 조건 하에서 후경화 처리를 하여, 시트의 두께 방향으로 신장하는 다수의 도전부와 이러한 도전부를 서로 절연시키는 절연부를 갖는 본 발명에 따른 지지체부의 이방 도전성 시트 (1)를 제조하였다.
이렇게 얻어진 이방 도전성 시트 (1)은 외부 직경이 0.25 ㎜인 도전부가 0.5 ㎜ 피치에서 16행 16열로 배열되는 것이었다. 도전부의 두께는 0.3 ㎜이고, 각 도전부의 두께는 0.4 ㎜이며, 도전부가 절연부의 양면으로부터 돌출한 상태 (각 돌출 높이: 0.05 ㎜)로 형성되었다.
제조예 2
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (2)를 사용한 것 외에는 제조예 1과 동일한 방법으로 본 발명에 따른 지지체부의 이방 도전성 시트를 제조하였다.
비교 제조예 1
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (3)을 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 지지체부의 이방 도전성 시트 (3)을 제조하였다.
비교 제조예 2
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (4)를 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 지지체부의 이방 도전성 시트 (4)를 제조하였다.
비교 제조예 3
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (5)를 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 지지체부의 이방 도전성 시트 (5)를 제조하였다.
비교 제조예 4
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (6)을 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 지지체부의 이방 도전성 시트 (6)을 제조하였다.
비교 제조예 5
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (7)을 사용한 것 외에는 제조예 1과 동일한 방법으로 비교용의 지지체부의 이방 도전성 시트 (7)을 제조하였다.
참고 제조예 1
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (8)을 사용한 것 외에는 제조예 1과 동일한 방법으로 참고용의 지지체부의 이방 도전성 시트 (8)을 제조하였다.
참고 제조예 2
도전성 페이스트 조성물 (1) 대신에 도전성 페이스트 조성물 (9)를 사용한 것 외에는 제조예 1과 동일한 방법으로 참고용의 지지체부의 이방 도전성 시트 (9)를 제조하였다.
<도전성 페이스트 조성물의 평가>
제조예 1 및 2, 비교 제조예 1 내지 5, 및 참고 제조예 1 및 2에 따른 이방 도전성 시트 (1) 내지 (9)에 관해서 하기 방법으로 그 평가를 수행하였다.
(i) 이방 도전성 시트 시료의 도전부에 상응하고 피치가 0.5 ㎜인 격자점 위치에 따라서 16행 16열로 배열된 직경이 0.25 ㎜인 전극을 갖는 프린트 배선 기판 상에, 도전부를 그에 상응하는 전극 상에 위치시키는 방식으로 이방 도전성 시트 시료를 배열하고 고정하였다. 표면 전체에 금도금층으로 이루어진 공통 전극이 형성된 평면 기판을 이 이방 도전성 시트 상에 배치하였다. 이 평면 기판을 로드셀에 연결된 압착판으로 3.5 ㎏f의 하중으로 아래쪽으로 압착하였다. 이 상태로, 프린트 배선 기판의 전극과 평면 기판의 공통 전극 사이의 전기 저항 (이방 도전성 시트에 있어서의 도전부의 전기 저항)을 측정하여 최대값, 최소값 및 그의 평균값을 구하였다.
또한, 온도 25℃, 상대 습도 30％의 환경 하에서 평면 기판을 1 ㎐의 주기로 반복적으로 압착하여 10,000회 압착 후 프린트 배선 기판의 전극과 평면 기판의 공통 전극 사이의 전기 저항을 측정하여 그 평균값을 구하였다.
그 결과를 하기 표 3에 나타내었다.
(ii) 이방 도전성 시트 시료의 도전부에 상응하고 피치가 0.5 ㎜인 격자점 위치에 따라서 16행 16열로 배열된 직경이 0.25 ㎜인 전극을 갖는 프린트 배선 기판 상에, 도전부를 그에 상응하는 전극 상에 위치시키는 방식으로 이방 도전성 시트 시료를 배열하고 고정하였다. 표면 전체에 금도금층으로 이루어진 공통 전극이 형성된 평면 기판을 이 이방 도전성 시트 상에 배치하였다. 이 평면 기판을 로드셀에 연결된 압착판으로 아래쪽으로 압착하여, 이방 도전성 시트의 도전부를 압축율이 5％, 10％, 15％ 및 20％가 되도록 압축 변형시켰다. 각 상태로 프린트 배선 기판의 전극과 평면 기판의 공통 전극 사이의 전기 저항 (이방 도전성 시트에서의 도전부의 전기 저항)을 측정하여 그 평균값을 구하였다.
그 결과를 하기 표 4에 나타내었다.
Figure 112006050837058-pat00003
Figure 112006050837058-pat00004
상기한 바와 같이, 본 발명의 도전성 금속 입자 및 도전성 복합 금속 입자로 안정된 도전성을 갖는 도전성 재료를 얻을 수 있다.
본 발명에 따른 도전성 페이스트 조성물은 상기한 도전성 금속 입자 및(또는) 도전성 복합 금속 입자를 함유하기 때문에 도전성이 높고 그 재현성이 높다.
본 발명에 따른 도전성 시트는 상기한 도전성 금속 입자 및(또는) 도전성 복합 금속 입자를 함유하기 때문에 도전성이 높고 그 재현성이 높다.
본 발명에 따른 회로 기판은 상기한 도전성 금속 입자 및(또는) 도전성 복합 금속 입자를 함유하는 도전체를 갖기 때문에 배선층간에 도전성이 높고 그 재현성이 높다.
본 발명에 따른 도전 접속 구조체에 따르면 구조체가 상기한 도전성 페이스트 조성물에 의해서 또는 상기한 도전성 시트를 통해서 접속되기 때문에 도전성이 높고 그 재현성이 높은 전기적 접속을 달성할 수 있다.
본 발명의 회로 장치의 전기적 검사 장치에 따르면, 장치가 상기한 도전성 시트를 갖기 때문에 검사 대상인 회로 장치에 대하여 도전성이 높고 그 재현성이 높은 전기적 접속을 달성할 수 있다.

Claims (6)

  1. 피검사회로 장치의 피검사전극에 대한 전기적 접속을 달성하기 위하여 사용되는 이방도전성 시트로서,
    탄성 중합체 물질중에, 도전성 금속 입자의 표면에 고도전성 금속이 피복되어 이루어지는 도전성 복합 금속 입자가 함유되어 있고,
    상기 탄성 중합체 물질은 실리콘 고무의 경화물이고,
    상기 도전성 금속 입자는, 수평균 입자 직경이 5 내지 100 ㎛이고, BET 비표면적이 0.01 x 103 내지 0.7 x 103 m2/kg이며, 황 원소 함량이 0.1 질량％ 이하이고, 산소 원소 함량이 0.5 질량％ 이하이며, 탄소 원소 함량이 0.1 질량％ 이하이고, 입자 직경의 변동계수가 50％ 이하이며, 포화 자화가 0.1 Wb/m2 이상이고,
    상기 도전성 복합 금속 입자는, 하기 수학식 1에 따라 계산된 고도전성 금속의 피복층의 두께 (t)가 10 nm 이상인 것을 특징으로 하는
    이방도전성 시트.
    <수학식 1>
    t = [1/(Sw·ρ)] x [N/(1 - N)]
    상기 식에서, t는 고도전성 금속의 피복층의 두께 (m)이고, Sw는 도전성 금속 입자의 BET 비표면적 (m2/kg)이며, ρ은 고도전성 금속의 비중 (kg/m3)이고, N은 고도전성 금속의 피복층의 중량 대 도전성 복합 금속 입자의 중량의 비율을 나타낸다.
  2. 제1항에 있어서, 고도전성 금속이 금인 것을 특징으로 하는 이방도전성 시트.
  3. 제1항 또는 제2항에 있어서, 도전성 복합 금속 입자의 표층 부분에서의 고도전성 금속의 함유비율이 50 질량％ 이상인 것을 특징으로 하는 이방도전성 시트.
  4. 제1항 또는 제2항에 있어서, 도전성 복합 금속 입자의 BET 비표면적이 0.01 x 103 내지 0.7 x 103 m2/kg인 것을 특징으로 하는 이방도전성 시트.
  5. 제1항 또는 제2항에 있어서, 도전성 복합 금속 입자가 하기에 나타낸 전기저항치 R이 1 Ω 이하인 것을 특징으로 하는 이방도전성 시트.
    전기저항치 R: 도전성 복합 금속 입자 0.6 g과 액상 고무 0.8 g을 혼련하여 페이스트 조성물을 제조하고, 이 페이스트 조성물을 0.5 mm의 이격 거리로 서로 대향하도록 배치된 각 직경이 1 mm인 한쌍의 전극 사이에 배치하고, 이 한쌍의 전극 사이에 0.3 T의 자장을 작용시키고, 이 상태에서 상기 한쌍의 전극 사이의 전기 저항치가 안정될 때까지 방치하였을 때의 전기 저항치.
  6. 제1항 또는 제2항의 이방도전성 시트를 구비하여 이루어지고, 상기 이방도전 성 시트를 통해 피검사 회로 장치의 피검사 전극에 대한 전기적 접속이 달성되는 것을 특징으로 하는 회로 장치의 전기적 검사 장치.
KR1020060066853A 2000-09-29 2006-07-18 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품 KR100671910B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000300028 2000-09-29
JPJP-P-2000-00300028 2000-09-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010060409A Division KR20020025796A (ko) 2000-09-29 2001-09-28 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품

Publications (2)

Publication Number Publication Date
KR20060088530A KR20060088530A (ko) 2006-08-04
KR100671910B1 true KR100671910B1 (ko) 2007-01-22

Family

ID=18781760

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020010060409A KR20020025796A (ko) 2000-09-29 2001-09-28 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품
KR1020050080526A KR20050089956A (ko) 2000-09-29 2005-08-31 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품
KR1020060066853A KR100671910B1 (ko) 2000-09-29 2006-07-18 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020010060409A KR20020025796A (ko) 2000-09-29 2001-09-28 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품
KR1020050080526A KR20050089956A (ko) 2000-09-29 2005-08-31 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품

Country Status (8)

Country Link
US (2) US6663799B2 (ko)
EP (1) EP1193757B1 (ko)
KR (3) KR20020025796A (ko)
CN (1) CN1229817C (ko)
AT (1) ATE417359T1 (ko)
DE (1) DE60136897D1 (ko)
PT (1) PT1193757E (ko)
TW (1) TW536713B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240051450A (ko) 2022-10-13 2024-04-22 (주)포인트엔지니어링 마이크로 금속 성형물 및 이의 제조방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60238824D1 (de) * 2001-02-09 2011-02-17 Jsr Corp "anisotroper leitfähiger verbinder, herstellungsverfahren dafür und sondenglied"
US7059874B2 (en) * 2002-03-19 2006-06-13 Paricon Technologies, Inc. Anisotropic conductive elastomer based electrical interconnect with enhanced dynamic range
EP1553621A4 (en) * 2002-08-09 2005-08-10 Jsr Corp CONNECTORS WITH ANISOTROPIC CONDUCTIVITY, CONDUCTIVE PASTE COMPOSITION, SONY MEMBER, WAFER INSPECTION DEVICE AND WAFER SEARCHING METHOD
AU2003257535A1 (en) * 2002-08-27 2004-03-19 Jsr Corporation Anisotropic, conductive sheet and impedance measuring probe
CN100409423C (zh) * 2003-02-05 2008-08-06 千住金属工业株式会社 端子间的连接方法及半导体装置的安装方法
TWI239684B (en) * 2003-04-16 2005-09-11 Jsr Corp Anisotropic conductive connector and electric inspection device for circuit device
FR2856189B1 (fr) * 2003-06-10 2007-02-16 Hutchinson Procede de fabrication d'un dispositif de codage magnetique, ainsi que le dispositif ainsi obtenu
CN101882720B (zh) * 2003-06-12 2011-11-30 Jsr株式会社 各向异性导电连接器装置及其制造方法以及电路装置的检查装置
CA2432820A1 (en) * 2003-06-19 2004-12-19 Green-Kore Inc. Composition for production of non-toxic projectiles and method of manufacturing thereof
JP4191567B2 (ja) * 2003-09-18 2008-12-03 株式会社リコー 導電性接着剤による接続構造体及びその製造方法
KR101014175B1 (ko) * 2003-11-04 2011-02-14 삼성전자주식회사 신호전송유닛, 이를 갖는 신호처리모듈 및 이를 갖는표시장치
US20070040245A1 (en) * 2003-11-17 2007-02-22 Jsr Corporation Anisotropic conductive sheet, manufacturing method thereof, and product using the same
JP3867232B2 (ja) * 2004-03-25 2007-01-10 株式会社 東北テクノアーチ 触媒ナノ粒子
CN1950163A (zh) * 2004-04-16 2007-04-18 独立行政法人物质·材料研究机构 金属微粒胶体溶液、导电膏材料、导电性油墨材料及这些的制造方法
KR20070010068A (ko) * 2004-04-27 2007-01-19 제이에스알 가부시끼가이샤 시트형 프로브 및 그의 제조 방법 및 그의 응용
US7129417B2 (en) * 2004-04-29 2006-10-31 International Business Machines Corporation Method and structures for implementing customizable dielectric printed circuit card traces
JP4632870B2 (ja) * 2005-06-10 2011-02-16 Ｎｅｃシステムテクノロジー株式会社 Ｌｓｉパッケージ及び回路基板
US7534821B2 (en) * 2005-08-11 2009-05-19 Xerox Corporation Polymeric aerogel nanocomposites
JP2007165063A (ja) * 2005-12-13 2007-06-28 Samsung Sdi Co Ltd 導電性粒子、導電性ペースト及び電子部品
US7944035B2 (en) * 2006-05-22 2011-05-17 International Rectifier Corporation Double sided semiconduction device with edge contact and package therefor
JP2008108539A (ja) * 2006-10-25 2008-05-08 Fujitsu Ltd 導電性ペーストおよびその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
KR101402892B1 (ko) 2007-09-11 2014-06-11 삼성디스플레이 주식회사 도전성 입자를 갖는 이방성 도전 접착제, 상기 도전성입자의 제조 방법, 및 상기 이방성 도전 접착제를 이용하여표시 장치를 제조하는 방법
US20090104405A1 (en) * 2007-10-17 2009-04-23 Honeywell International Inc. Laminated printed wiring board with controlled spurious rf emission capability/characteristics
US20100307805A1 (en) * 2007-10-29 2010-12-09 Hitachi Chemical Company, Ltd. Circuit connecting material, connection structure and method for producing the same
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US8143631B2 (en) 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US8007286B1 (en) 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
TWI392424B (zh) * 2008-05-23 2013-04-01 Denso Corp And a method for manufacturing a conductor for interlayer connection
US8439690B2 (en) * 2009-01-15 2013-05-14 Polymatech Co., Ltd. Connector
JP5358328B2 (ja) 2009-07-16 2013-12-04 デクセリアルズ株式会社 導電性粒子、並びに異方性導電フィルム、接合体、及び接続方法
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
WO2013132831A1 (ja) * 2012-03-06 2013-09-12 東洋インキＳｃホールディングス株式会社 導電性微粒子およびその製造方法、導電性樹脂組成物、導電性シート、並びに電磁波シールドシート
KR101315105B1 (ko) * 2012-03-23 2013-10-07 (주)창성 태양전지용 전극 페이스트 조성물
JP6079425B2 (ja) * 2012-05-16 2017-02-15 日立化成株式会社 導電粒子、異方性導電接着剤フィルム及び接続構造体
WO2016140196A1 (ja) * 2015-03-04 2016-09-09 積水化学工業株式会社 導通ペースト、電気モジュール及び電気モジュールの製造方法
JP2018035286A (ja) * 2016-09-01 2018-03-08 パナソニックＩｐマネジメント株式会社 導電性樹脂組成物及びそれを用いた電子回路部材
CN107811616B (zh) * 2016-09-14 2021-01-15 中国科学院宁波材料技术与工程研究所 一种柔性多参量人体体征探测器及其使用方法
KR101953962B1 (ko) * 2017-01-09 2019-03-04 서울대학교산학협력단 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판
TW201842087A (zh) 2017-02-08 2018-12-01 加拿大國家研究委員會 具改良之熱穩定性的分子油墨
CA3052747A1 (en) 2017-02-08 2018-08-16 National Research Council Of Canada Silver molecular ink with low viscosity and low processing temperature
TW201842088A (zh) 2017-02-08 2018-12-01 加拿大國家研究委員會 可印刷分子油墨
WO2019043950A1 (ja) * 2017-09-04 2019-03-07 三菱電機株式会社 半導体モジュール及び電力変換装置
US20190355277A1 (en) * 2018-05-18 2019-11-21 Aidmics Biotechnology (Hk) Co., Limited Hand-made circuit board
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof
KR102584123B1 (ko) * 2019-01-10 2023-10-05 국도첨단소재 주식회사 이방 도전성 필름 및 이를 포함하는 디스플레이 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983075A (en) * 1974-06-21 1976-09-28 Kennecott Copper Corporation Copper filled conductive epoxy
US4450188A (en) * 1980-04-18 1984-05-22 Shinroku Kawasumi Process for the preparation of precious metal-coated particles
CA1218839A (en) * 1982-10-28 1987-03-10 Tokuzo Kanbe Shielding material of electromagnetic waves
US4455167A (en) * 1983-07-05 1984-06-19 Mpd Technology Corporation Nickel-zinc dust-iron-nickel powder pigment system
JPS6084716A (ja) 1983-10-15 1985-05-14 キヤノン株式会社 透明導電性膜およびその作成方法
US4600604A (en) * 1984-09-17 1986-07-15 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
US4729809A (en) * 1985-03-14 1988-03-08 Amp Incorporated Anisotropically conductive adhesive composition
US4687597A (en) * 1986-01-29 1987-08-18 E. I. Du Pont De Nemours And Company Copper conductor compositions
US4711814A (en) * 1986-06-19 1987-12-08 Teichmann Robert J Nickel particle plating system
JPS6362154A (ja) * 1986-09-01 1988-03-18 Mitsubishi Metal Corp 燃料電池のアノード電極製造用アトマイズドＮｉ合金粉末およびその製造法
US5180513A (en) * 1987-02-06 1993-01-19 Key-Tech, Inc. Shielded plastic enclosure to house electronic equipment
JPH0773066B2 (ja) 1987-03-19 1995-08-02 日立化成工業株式会社 回路の接続部材
US4776980A (en) * 1987-03-20 1988-10-11 Ruffini Robert S Inductor insert compositions and methods
JPH0615680B2 (ja) * 1987-10-20 1994-03-02 三井金属鉱業株式会社 導電塗料用銅粉およびその製造法
CA1337545C (en) * 1988-02-01 1995-11-14 Yoshinobu Nakamura Copper powder for electroconductive paints and electroconductive paint compositions
US4857233A (en) * 1988-05-26 1989-08-15 Potters Industries, Inc. Nickel particle plating system
US5882802A (en) * 1988-08-29 1999-03-16 Ostolski; Marian J. Noble metal coated, seeded bimetallic non-noble metal powders
US4944797A (en) * 1989-01-03 1990-07-31 Gte Products Corporation Low oxygen content fine spherical copper particles and process for producing same by fluid energy milling and high temperature processing
JP2748705B2 (ja) 1991-02-14 1998-05-13 日立化成工業株式会社 回路の接続部材
JP3114162B2 (ja) 1991-07-14 2000-12-04 ソニーケミカル株式会社 電気的接続方法
US5584908A (en) * 1994-11-14 1996-12-17 Sherritt Inc. Micron-sized nickel metal powder and a process for the preparation thereof
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
DE69703336T2 (de) * 1996-11-18 2001-03-15 Shin-Etsu Chemical Co., Ltd. Wasserstoffspeicherlegierungspulver und dieser enthaltende Elektrode
JP4042174B2 (ja) 1996-12-25 2008-02-06 Ｊｓｒ株式会社 異方導電性エラストマーシート
JP3303710B2 (ja) 1997-01-23 2002-07-22 ジェイエスアール株式会社 異方導電性エラストマーシート用組成物および異方導電性エラストマーシートならびにコネクター
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
JPH11134936A (ja) 1997-10-29 1999-05-21 Sekisui Finechem Co Ltd 導電性微粒子、異方性導電接着剤及び導電接続構造体
US6036839A (en) * 1998-02-04 2000-03-14 Electrocopper Products Limited Low density high surface area copper powder and electrodeposition process for making same
JP4377989B2 (ja) * 1999-06-10 2009-12-02 キヤノン株式会社 電子写真画像形成装置
US6589667B1 (en) * 2000-09-26 2003-07-08 Höganäs Ab Spherical porous iron powder and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240051450A (ko) 2022-10-13 2024-04-22 (주)포인트엔지니어링 마이크로 금속 성형물 및 이의 제조방법

Also Published As

Publication number Publication date
US6663799B2 (en) 2003-12-16
PT1193757E (pt) 2009-02-17
EP1193757B1 (en) 2008-12-10
KR20050089956A (ko) 2005-09-09
US20040079193A1 (en) 2004-04-29
US20020061401A1 (en) 2002-05-23
KR20020025796A (ko) 2002-04-04
EP1193757A3 (en) 2005-09-28
KR20060088530A (ko) 2006-08-04
EP1193757A2 (en) 2002-04-03
DE60136897D1 (de) 2009-01-22
TW536713B (en) 2003-06-11
ATE417359T1 (de) 2008-12-15
CN1229817C (zh) 2005-11-30
CN1362712A (zh) 2002-08-07
US6926751B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
KR100671910B1 (ko) 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품
US6969622B1 (en) Anisotropically conductive connector, its manufacture method and probe member
US8124885B2 (en) Anisotropically conductive connector and anisotropically conductive connector device
KR100756707B1 (ko) 이방 도전성 커넥터 및 도전성 페이스트 조성물, 프로우브 부재 및 웨이퍼 검사 장치
EP1624309B1 (en) Sheet-like probe, process for producing the same and its application
KR101167750B1 (ko) 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
JP3573120B2 (ja) 異方導電性コネクターおよびその製造方法並びにその応用製品
KR101167748B1 (ko) 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
JP3900732B2 (ja) 異方導電性シートおよびその製造方法
KR100921268B1 (ko) 이방 도전성 시트, 그의 제조 방법 및 그의 응용 제품
JP3770126B2 (ja) 異方導電性シートおよび回路装置の電気的検査装置
JP3865019B2 (ja) 異方導電性シートおよびその製造方法
JP2002157918A (ja) 導電性複合粒子およびそれを用いた応用製品
JP5104265B2 (ja) プローブ部材およびその製造方法ならびにその応用
JP4470316B2 (ja) 異方導電性シートおよび回路装置の電気的検査装置
JP3928389B2 (ja) 異方導電性シートおよびその製造方法
JP4479477B2 (ja) 異方導電性シートおよびその製造方法並びにその応用製品
JP4099905B2 (ja) 異方導電性シート用支持体および支持体付異方導電性シート
JP2005251752A (ja) 導電性金属粒子および導電性複合金属粒子並びにそれらを用いた応用製品
JP2000149665A (ja) 異方導電性シート、異方導電性積層体およびその製造方法
JP3873503B2 (ja) 異方導電性シートおよびその製造方法
JP4161475B2 (ja) 金型およびその製造方法並びに異方導電性シートの製造方法
JP2001239526A (ja) 金型およびその製造方法並びに異方導電性シートの製造方法
JP2002025351A (ja) 異方導電性シートおよびその製造方法並びに回路装置の電気的検査装置
JP2001030262A (ja) 金型の製造方法および異方導電性シートの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

J204 Request for invalidation trial [patent]
FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190108

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191230

Year of fee payment: 14