KR100668649B1 - 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 - Google Patents
실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR100668649B1 KR100668649B1 KR1020050118894A KR20050118894A KR100668649B1 KR 100668649 B1 KR100668649 B1 KR 100668649B1 KR 1020050118894 A KR1020050118894 A KR 1020050118894A KR 20050118894 A KR20050118894 A KR 20050118894A KR 100668649 B1 KR100668649 B1 KR 100668649B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- nitride
- silicon thin
- silicon
- gallium nitride
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 실리콘 온 인슐레이터(Siliocn on Insulator, 'SOI') 기판; 상기 SOI 기판위에 패터닝된 실리콘 박막; 및 상기 패터닝된 실리콘 박막상에 적어도 1이상의 질화물 박막층이 순차 적층된 구조체를 포함하는 질화물계 발광소자를 제공한다. 상기 본 발명에 따른 질화물계 발광소자는 갈륨 질화물의 성장과정에서 박막내의 결정결함과 응력을 동시에 줄여 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.
갈륨, 질화물, 발광소자, SOI
Description
도 1은 종래 사파이어 기판 위에 성장시킨 갈륨 질화물 박막의 구조도
도 2는 종래 실리콘 기판 위에 성장시킨 갈륨 질화물 박막의 구조도
도 3은 본 발명의 일 실시예에 의한 SOI 기판 위에 실리콘 박막을 패터닝하여 갈륨 질화물 박막을 성장시킨 구조도
도 4는 본 발명의 일 실시예에 의한 SOI 기판에 패터닝된 실리콘 박막상 위에 갈륨 질화물 박막을 성장시키는 공정도
도 5는 기존의 평탄한 AlN 박막이 성장된 실리콘 기판 위에 갈륨질화물을 형성한 주사전자현미경 사진
도 6은 본 발명의 일 실시예에 의한 SOI 기판에 패터닝된 실리콘 박막상 위에 갈륨 질화물 박막을 성장한 주사전자현미경 사진
<도면의 주요부분에 대한 부호설명>
1: 사파이어 기판 2: 갈륨 질화물 박막
3,6: 실리콘 기판 4: AlN 층
5: 갈륨 질화물 박막 11: 패턴화된 실리콘박막
12: 패턴화되어 성장된 갈륨 질화물 박막
도 1은 종래의 사파이어 기판(1) 위에 갈륨(Ga)이 함유된 유기금속화합물(트리메틸갈륨, (CH3)3Ga, 트리에틸갈륨, (C2H5)3Ga)과 N이 함유된 암모니아를 이용하여 고온에서 열분해시켜 화학증착법(CVD, chemical vapor deposition)을 이용하여 갈륨 질화물(2)을 성장시킨 구조를 나타낸다. 그러나 이 방법은 1000℃ 이상의 높은 온도에서 박막 성장이 진행되기 때문에 갈륨 질화물 박막과 사파이어 기판 간의 ∼34%의 열팽창 계수(thermal expansion coefficient)와 16%의 격자부정합(lattice mismatch) 때문에 계면으로 부터 야기되는 결정결함(전위결함, 점결함, 선결함 등)과 응력(stress) 등이 갈륨 질화물 박막 위쪽까지 전개되어 구조적, 광학적, 전기적 특성이 우수한 갈륨 질화물 결정을 성장시키기 어렵다. 이를 극복하기 위한 가장 대표적인 방법은 버퍼층을 사용하는 것으로서, 450℃에서 600℃ 정도에서 AlxGayInzN 막 (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)을 성장시킨 후에 성장을 멈추게 하고, 온도를 높여 낮은 온도에서 성장된 AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤ 1, x+y+z=1)을 중화핵(nuclei)을 형성시키고, 이것을 씨앗으로 하여 고품질의 GaN 기반 질화막을 성장시킨다. 이러한 버퍼층으로는, AlN 버퍼층(일본 특허공개 소62-119196), LT-AlGaN 버퍼층(미국특허 제5,290,393호/일본 특허공개 평4-297023), LT-AlGaInN 버퍼층(미국특허 제6,508,878호), LT-AlInN 버퍼층 등이 사용되고 있다. 그런데, 이러한 방식으로 갈륨 질화물 박막을 성장시킨다 하더라도, 갈륨 질화물 박막이 1010∼1012/㎠ 정도의 결함 밀도(dislocation density)를 가지게 되는 문제점이 있다.
또한, 위와 같이 낮은 온도에서 사파이어 기판 위에 버퍼층을 성장하는 것이 아니라, 높은 온도에서 바로 기판 위에 GaN 기반 질화막 반도체를 성장시키는 경우도 있으나, 아직 개선할 여지가 많은 상황이다.
또한 도 2는 종래 실리콘 기판(3)에 Al이 함유된 유기금속화합물(트리메틸알루미늄 TMAl; (CH3)3Al)과 암모니아을 500 ∼ 1200℃에서 열 분해시켜 수십∼수백 nm 두께의 얇은 AlN 층(4)을 형성한 후 갈륨 질화물 박막(5)을 형성하는 방법이다. 20 nm 이하 두께의 AlN 층을 이용할 경우, 실리콘 기판 위에 AlN의 중화핵(nuclei)이 완전하게 표면을 덮지 못하여, 2차원 핵성장을 일으키지 못한다. 또한 AlN 박막(4)이 완전하게 실리콘 기판(3)을 덮지 못하여, 초기에 SiNx 박막을 성장시켜, 질화물 박막의 결정성 향상에 기여하지 못한다. 또한 200 nm 이상의 AlN 박막을 이용하면, AlN의 핵성장(grain) 크기는 증가하고, 결정결함 밀도는 감소하지만 그 위에 성장하는 질화물 갈륨 박막은 인장 응력(tensile stress)이 증가하게 되며, 광 학적, 구조적 특성이 나빠지게 된다. 결국 이와 같은 방법은 실리콘과 갈륨 질화물을 AlN라는 완충층을 이용하여 격자 불일치성을 줄일 수 있으나 잔류 응력으로 인하여 성장된 갈륨 질화물 박막에서 심각한 크랙이 발생하거나, 실리콘 기판과 AlN 박막의 계면에서 SiNx 박막을 형성하게 되어, 성장된 갈륨 질화물 물성에 심각한 영향을 미쳐 갈륨 질화물을 이용하여 소자를 제작할 때, 누설전류의 증가, 동작전압 증가, 신뢰성 저하의 원인이 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로써, 그 목적은 갈륨 질화물의 성장과정에서 박막내의 응력을 줄여주고 칩 사이즈로 제작된 질화물계 발광소자를 제공하는 데 있다.
본 발명의 다른 목적은 상기 갈륨 질화물의 성장과정에서 박막내의 응력을 줄여주고 칩 사이즈로 제작된 질화물계 발광소자의 제조방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 질화물계 발광소자는 SOI(Silicon on insulator)기판; 상기 SOI기판 상부에 적층되고, 패터닝된 실리콘 박막; 및 상기 실리콘 박막 상부에 적층된 적어도 하나 이상의 질화물 박막층을 포함한다.
본 발명에서 상기 기판 상부표면의 패터닝 깊이는 1~10,000㎚이고, 패턴 중심간의 거리는 0.1~50,000㎛이며, 패턴의 넓이는 0.1㎛2~500㎜2인 것이 바람직하다.
본 발명에서 상기 실리콘 박막 상부표면의 패터닝 형상은 직선, 원, 사각형, 육각형 중 선택되는 하나의 형상인 것이 바람직하다.
본 발명에서 상기 질화물 박막층을 구성하는 질화물은 InxGayAlzN의 조성을 가지는 것이 바람직하다. (단, 상기에서 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1 이다)
본 발명에서 상기 질화물 박막층은 3족 원자를 포함하는 기체와 질소원자를 포함하는 기체를 원료로 하여 형성되는 것이 바람직하다.
본 발명에서 상기 질화물 박막층은 3족 원소와 질소원자가 함께 구조내 포함된 단일 화합물을 원료로 하여 형성되는 것이 바람직하다.
본 발명의 다른 목적을 달성하기 위하여 질화물계 발광소자 제작방법은 SOI(Silicon on insulator)기판 상부에 실리콘 박막을 적층하고, 상기 시리콘 박막을 패터닝 하는 단계; 및 상기 패터닝된 실리콘 박막 상부에 갈륨 질화물 결정을 성장시키는 단계를 포함한다.
본 발명에서 상기 실리콘 박막을 패터닝 하는 단계는 포토레지스트를 코팅하는 단계; 노광공정을 통해 포토레지시트 패턴을 형성하는 단계; 마스크 포토레지시트가 존재하지 않는 실리콘 박막 부위를 식각하여 실리콘 박막의 패턴을 형성하는 단계; 및 상기 마스크 포토레지스트 층을 제거하는 단계를 포함한다.
본 발명에서 상기 식각 방법은 건식, 습식, 스크라이빙 중 선택되는 하나의 방법을 이용하는 것이 바람직하다.
본 발명에서 상기 식각 부위를 스크라이빙 또는 브레이킹 하는 단계를 더 포함하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 SOI기판 상부에 실리콘 박막을 패터닝하여 갈륨 질화물 박막을 성장시킨 구조도이다.
도 3에 도시한 바와 같은 본 발명에 따른 질화물계 발광소자는 SOI 기판을 사용하며, SOI 기판과 질화물 박막층의 사이에 패터닝된 실리콘 박막을 구비한다.
본 발명에 따른 발광소자는 기판으로서 SOI 기판(6)을 사용한다. SOI 기판은 대면적으로 갈륨 질화물 결정을 성장시킬 수 있다. 또한 절연체와 성장된 갈륨 질화물 결정을 손쉽게 분리시킬 수 있다.
본 발명의 발광소자에 포함되는 실리콘 박막은 상부가 소정 형상으로 패턴화된 상태로 존재하며, 질화물 박막층(12)은 상기 패턴화된 실리콘 박막상(11)의 위 에 형성된다.
상기 실리콘 박막의 패턴은 특정한 형태로 한정되어질 필요는 없으며, 다각형, 원형, 입방면체, 원추형인 것의 어느 것이나 가능하다. 또한 이들 박막의 패턴은 특별히 한정되는 것은 아니나, 바람직하게는 패턴의 중심간 거리가 0.1∼10,000㎛, 패턴의 넓이가 0.1㎛2∼500mm2인 것이 바람직하다. 이와 같은 실리콘 박막의 두께는 바람직하게는 1∼10,000Å으로 하는 것이 좋다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 SOI기판 상부에 실리콘 박막을 패터닝하여 갈륨 질화물 박막을 성장시키는 과정을 나타낸 것이다.
상기한 바와 같은 실리콘 박막의 패턴은 다양한 방법에 따라 형성되어질 수 있다. 바람직한 본 발명의 질화물계 발광소자의 제조방법은 상기 SOI 기판의 실리콘박막상을 이용하고, 포토레지스트를 코팅하는 단계; 노광공정을 통해 포토레지스트 패턴을 형성하는 단계; 마스크 포토레지스트가 증착되지 않은 실리콘 박막층 부위를 식각하여 실리콘 박막층의 패턴을 형성하는 단계; 및 마스크 포토리지스트층을 제거하는 단계를 포함한다.
도 4a에 도시된 바와 같은 기판(6) 위에 실리콘박막(8)을 이용하여 패턴화하는 과정은 다음과 같다.
먼저 도 4b에 도시된 바와 같이 노광공정을 수행하기 위하여 포토레지스트(PR)(9)를 실리콘 박막(8) 위에 균일하게 코팅시킨다. 이때 포토레지스트는 포지티브, 네가티브, 이미지 리버스 형의 어느 것이나 필요에 따라 사용될 수 있다.
도 4c에 도시된 바와 같이 표준 노광공정을 이용하여 포토레지스트에 3차원 구조의 형성을 위하여 소정의 패턴(10)을 새겨 넣는다. 본 발명의 실시예에서는 사각형 형태를 나타내지만, 반드시 이에 한정되는 것은 아니며, 상술한 바와 같이 다각형, 원형, 입방면체, 원추형인 것 형상의 다양한 패턴을 새기는 것도 가능하다. 사각형 형태를 취하는 경우 바람직하게는 선폭길이가 0.5∼100㎛, 선폭간격은 0.5∼50,000㎛을 유지하는 것이 좋다. 이는 사각형 형태로 패턴화 될 때, 기판과 성장하는 박막사이의 스트레스를 완화시킴으로써 결정성이 우수한 박막을 얻을 수 있다. 상기 패터닝된 포토레지스트(10)를 식각용 마스크로 이용한다.
후속하는 과정은 도 4d에 도시된 바와 같이 마스크 포토레지스트가 증착되지 않은 부위를 식각해 낸다. 마지막으로 마스크 포토리지스트는 용제세척 등의 방법을 이용하여 제거할 수 있다. 이때 사용되는 용제로는 H2SO4:H2O2 를 들 수 있다. 또한 건식세척법으로는 Ar과 산소 등의 혼합기체를 이용한 플라즈마형 제거기를 이용하여 제거할 수 있다.
상기 본 발명에 따라 얻어지는 패터닝된 실리콘 박막(11)은 후에 성장되는 갈륨 질화물 박막까지 결정결함과 응력이 진행되어지는 것을 방지하는 역할을 효과적으로 수행할 수 있다. 또한 실리콘산화물 위쪽 표면에는 갈륨질화물이 성장하지 않으며, 패터된 실리콘 박막표면에만 갈륨질화물이 성장되어 칩사이즈 크기로 제공되어 질수 있다.
질화물계 박막층(12)은 상기 패터닝된 실리콘 박막상 위에 성장되어진다. 질 화물계 박막층은 바람직하게는 주기율표상 3족 원자를 포함하는 기체(예를 들어, 트리메틸인듐(TMIn), 트리메틸갈륨(TMGa), 트리메틸알루미늄(TMAl) 등의 기체)와 질소원자를 포함하는 기체(예를 들어, 암모니아(NH3), 하이드라진(H2NNH2) 등의 기체)를 원료로 하여 형성되어질 수도 있다. 질화물계 박막층은 상기 물질들을 원료로 하여 화학기상증착법(CVD), 분자선증착법(MBE), 플라즈마화학기상증착법(PCVD) 혹은 스퍼터링법 등의 방법을 이용하여 성장시킬 수 있다. 상기 질화물계 박막층은 바람직하게는 InxGayAlzN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)의 조성을 가질 수 있다.
상기 본 발명에 따른 질화물계 박막층(13)은 동일한 화학양론적 조성을 가지는 단층으로 형성되어질 수 있고, 더 나아가 서로 다른 화학양론적 조성을 가지는 2 이상의 층들이 적층되어질 수도 있다. 이와 같은 질화물계 박막층은 400∼1200℃의 온도에서 성장하는 것이 바람직하며, 그 총 두께는 100Å∼20㎛ 정도로 하는 것이 바람직하다.
도 6는 본 발명에 따른 갈륨질화물의 성장결과로써, 상술한 바와 같이 도 5에 나타난 기존의 평탄한 AlN 박막이 성장된 실리콘 기판 위에 갈륨질화물을 형성하는 것과 비교할 때 결정결함과 응력이 줄어든 것을 확인할 수 있으며, 이는 에너지 손실을 줄여줌으로써 고효율을 가지는 광소자 및 전기소자의 구현을 가능하게 한다.
또한, 본 발명에 따른 발광소자는 SOI 기판을 사용하므로 대면적의 갈륨 질 화물 결정을 성장시킬 수 있으며, 갈륨 질화물을 이용한 FET, LED, 센서 등에 이용될 수 있다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 실리콘 기판 표면을 패터닝하여 갈륨 질화물 박막을 성장시키는 것에 의해, 표면 패터닝된 실리콘 기판의 결정결함 및 응력 등이 갈륨 질화물의 결정으로 진행되는 것을 막아 고품질의 갈륨 질화물 결정을 성장시킬 수 있다.
이에 따라 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.
또한, 실리콘 기판 표면을 패터닝하여 갈륨 질화물 박막을 성장시키는 것에 의해, 표면 패터닝된 실리콘 기판의 결정결함 및 응력 등이 갈륨 질화물의 결정으로 진행되는 것을 막아 고품질의 갈륨 질화물 결정을 성장시킬 수 있다.
따라서, 에너지의 손실을 감소시켜 고효율의 광소자 및 전기소자를 구현하는 것이 가능하고, 결정성을 향상시켜 갈륨 질화물 소자의 신뢰성을 향상시키는 것이 가능하다.
Claims (10)
- 실리콘 온 인슐레이터(Silicon on insulator, 'SOI')기판; 상기 SOI기판 상부에 적층되고, 패터닝된 실리콘 박막; 및 상기 실리콘 박막 상부에 적층된 적어도 하나 이상의 질화물 박막층을 포함하는 질화물계 발광소자.
- 제 1항에 있어서, 상기 기판 상부표면의 패터닝 깊이는 1~10,000㎚이고, 패턴 중심간의 거리는 0.1~50,000㎛이며, 패턴의 넓이는 0.1㎛2~500㎜2인 것을 특징으로 하는 질화물계 발광소자.
- 제 1항에 있어서, 상기 실리콘 박막 상부표면의 패터닝 형상은 직선, 원, 사각형, 육각형 중 선택되는 하나의 형상인 것을 특징으로 하는 질화물계 발광소자.
- 제 1항에 있어서, 상기 질화물 박막층을 구성하는 질화물은 InxGayAlzN의 조성을 가지는 것을 특징으로 하는 질화물계 발광소자.(단, 상기에서 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1 이다)
- 제 1항에 있어서, 상기 질화물 박막층은 3족 원자를 포함하는 기체와 질소원자를 포함하는 기체를 원료로 하여 형성되는 것을 특징으로 하는 질화물계 발광소 자.
- 제 1항에 있어서, 상기 질화물 박막층은 3족 원소와 질소원자가 함께 구조내 포함된 단일 화합물을 원료로 하여 형성되는 것을 특징으로 하는 질화물계 발광소자.
- SOI(Silicon on insulator)기판 상부에 실리콘 박막을 적층하고, 상기 시리콘 박막을 패터닝 하는 단계; 및상기 패터닝된 실리콘 박막 상부에 갈륨 질화물 결정을 성장시키는 단계를 포함하는 질화물계 발광소자 제작방법.
- 제 7항에 있어서, 상기 실리콘 박막을 패터닝 하는 단계는포토레지스트를 코팅하는 단계;노광공정을 통해 포토레지시트 패턴을 형성하는 단계;마스크 포토레지시트가 존재하지 않는 실리콘 박막 부위를 식각하여 실리콘 박막의 패턴을 형성하는 단계; 및상기 마스크 포토레지스트 층을 제거하는 단계를 포함하는 것을 특징으로 하는 질화물계 발광소자 제작방법.
- 제 8항에 있어서, 상기 식각 방법은 건식, 습식, 스크라이빙 중 선택되는 하 나의 방법을 이용하는 것을 특징으로 하는 질화물계 발광소자 제작방법.
- 제 8항에 있어서, 상기 식각 부위를 스크라이빙 또는 브레이킹 하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 발광소자 제작방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050118894A KR100668649B1 (ko) | 2005-12-07 | 2005-12-07 | 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050118894A KR100668649B1 (ko) | 2005-12-07 | 2005-12-07 | 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100668649B1 true KR100668649B1 (ko) | 2007-01-16 |
Family
ID=38013706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050118894A KR100668649B1 (ko) | 2005-12-07 | 2005-12-07 | 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100668649B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103803482A (zh) * | 2012-11-06 | 2014-05-21 | 清华大学 | Soi衬底上制作半导体微纳结构器件的方法 |
KR101875416B1 (ko) * | 2016-12-30 | 2018-07-06 | (재)한국나노기술원 | Si(111)/(001) SOI 기판 또는 Si(001)/(111) SOI 기판 상에 GaN 및 GaAs 에피층의 연속 성장방법 및 그에 의해 제조된 Si(111)/(001) SOI 기판 상에 연속 형성된 GaN 및 GaAs 에피층을 이용한 반도체 발광 소자 모듈 |
-
2005
- 2005-12-07 KR KR1020050118894A patent/KR100668649B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103803482A (zh) * | 2012-11-06 | 2014-05-21 | 清华大学 | Soi衬底上制作半导体微纳结构器件的方法 |
KR101875416B1 (ko) * | 2016-12-30 | 2018-07-06 | (재)한국나노기술원 | Si(111)/(001) SOI 기판 또는 Si(001)/(111) SOI 기판 상에 GaN 및 GaAs 에피층의 연속 성장방법 및 그에 의해 제조된 Si(111)/(001) SOI 기판 상에 연속 형성된 GaN 및 GaAs 에피층을 이용한 반도체 발광 소자 모듈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6219905B2 (ja) | 半導体薄膜構造及びその形成方法 | |
KR101640830B1 (ko) | 기판 구조체 및 그 제조 방법 | |
US6121121A (en) | Method for manufacturing gallium nitride compound semiconductor | |
US7915698B2 (en) | Nitride semiconductor substrate having a base substrate with parallel trenches | |
US8212287B2 (en) | Nitride semiconductor structure and method of making same | |
US20050001245A1 (en) | Method for manufacturing gallium nitride group compound semiconductor | |
JP2007266472A (ja) | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 | |
KR20060093528A (ko) | 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법 | |
WO2010085042A2 (en) | Semiconductor device, light emitting device and method for manufacturing the same | |
US20100035416A1 (en) | Forming III-Nitride Semiconductor Wafers Using Nano-Structures | |
KR100878512B1 (ko) | GaN 반도체 기판 제조 방법 | |
KR102680861B1 (ko) | 질화 갈륨 기판의 제조 방법 | |
JP2003282551A (ja) | 単結晶サファイア基板とその製造方法 | |
KR20050104454A (ko) | 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법 | |
KR100668649B1 (ko) | 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 | |
KR100782129B1 (ko) | 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법 | |
KR100786797B1 (ko) | 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법 | |
KR100506739B1 (ko) | 알루미늄(Al)을 함유한 질화물 반도체 결정 성장방법 | |
KR100771227B1 (ko) | 유전체 dbr을 구비한 질화물계 발광소자 및 이의제조방법 | |
US20150115277A1 (en) | Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate | |
KR100726968B1 (ko) | 응력 완화층을 구비한 질화물계 발광소자 및 이의 제조방법 | |
KR20090048139A (ko) | 질화물계 발광소자 및 그 제조방법 | |
JP2000091252A (ja) | 窒化ガリウム系化合物半導体及び半導体素子 | |
KR100746333B1 (ko) | 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법 | |
JP2001288000A (ja) | 半導体薄膜結晶の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101228 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |