KR100666919B1 - 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법 - Google Patents

반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법 Download PDF

Info

Publication number
KR100666919B1
KR100666919B1 KR1020050126013A KR20050126013A KR100666919B1 KR 100666919 B1 KR100666919 B1 KR 100666919B1 KR 1020050126013 A KR1020050126013 A KR 1020050126013A KR 20050126013 A KR20050126013 A KR 20050126013A KR 100666919 B1 KR100666919 B1 KR 100666919B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor chip
strain
layer
package
Prior art date
Application number
KR1020050126013A
Other languages
English (en)
Inventor
남태덕
김보성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050126013A priority Critical patent/KR100666919B1/ko
Priority to US11/613,881 priority patent/US20070138605A1/en
Application granted granted Critical
Publication of KR100666919B1 publication Critical patent/KR100666919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

반도체 칩의 변형을 억제할 수 있는 반도체 소자는, 반도체 칩 및 반도체 칩 하면에 접착되며 반도체 칩의 변형을 억제하기 위한 변형 억제층을 갖는 반도체 패키지용 접착 시트를 포함한다. 반도체 패키지용 접착 시트는, 반도체 칩의 하면에 접착되는 접착층, 접착층 내에 내장되어 반도체 칩의 변형을 억제하는 변형 억제층, 및 접착층 하면에 형성되는 베이스 필름을 포함한다. 변형 억제층은 구리, 금, 은 등과 같은 금속 물질을 포함할 수 있다. 반도체 칩 하면에는 변형 억제 필름이 더 형성될 수 있다. 변형 억제 필름은 티타늄, 텅스텐, 구리 등과 같은 금속 물질을 포함할 수 있다. 변형 억제층과 변형 억제 필름을 이용하여 반도체 칩의 강성을 상대적으로 증가시킴으로써, 반도체 칩의 변형을 최소화시킬 수 있다. 반도체 칩의 접착 신뢰성은 향상되고, 반도체 모듈의 안정적인 작동이 보장된다.

Description

반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자, 이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법 및 멀티 스택 패키지의 제조 방법{PACKAGE BONDING SHEET, SEMICONDUCTOR DEVICE HAVING THE SAME, MULTI-STACKING PACKAGE HAVING THE SAME, MANUFACTURING METHOD OF THE SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD OF THE MULTI-STACKING PACKAGE}
도 1은 종래의 반도체 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 접착 시트를 설명하기 위한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 4 내지 도 7은 도 3에 도시한 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 또 다른 실시예에 따른 멀티 스택 패키지를 설명하기 위한 개략적인 단면도이다.
도 9 내지 도 12는 도 8에 도시한 멀티 스택 패키지의 제조 방법을 순차적으로 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100：반도체 패키지용 접착 시트 101：제1 접착층
102：제2 접착층 105：접착층
110：변형 억제층 115：자외선층
120：베이스 필름 200：반도체 소자
230：반도체 칩 235：실리콘 기판
237：집적 회로 240：변형 억제 필름
350：서포팅 부재 351：글라스 홀더
355：자외선 필름 400：멀티 스택 패키지
460：실장 기판 462：접속 패드
465：도전 단자 470：제1 반도체 칩
471：제1 반도체 소자 472,482：본딩 패드
475, 485：변형 억제 필름 480：제2 반도체 칩
481：제2 반도체 소자 490：도전 라인
495：몰딩 부재
본 발명은 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자, 이를 포함하는 멀티 스택 패키지, 상기 반도체 소자의 제조 방법 및 상기 멀티 스택 패키지의 제조 방법에 관한 것이다. 보다 자세하게는, 반도체 칩들을 서로 접착시키거 나 반도체 칩을 실장 기판에 접착시키기 위한 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자, 이를 통하여 적층된 반도체 칩들을 포함하는 멀티 스택 패키지, 상기 반도체 소자의 제조 방법 및 상기 멀티 스택 패키지의 제조 방법에 관한 것이다.
일반적으로, 반도체 모듈(semiconductor module)은, 실리콘 기판(silicon substrate) 상에 집적 회로(integrated circuit)가 형성된 반도체 칩(semiconductor chip)을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하여 소팅(sorting)하는 EDS(electrically die sorting) 공정, 반도체 칩을 보호하기 위한 패키징 공정 및 패키지를 회로 기판에 실장하는 공정을 통하여 제조된다.
현재 반도체 모듈은 고성능 및 고집적화를 목적으로 개발되고 있다. 고성능 및 고집적된 반도체 모듈을 제조하기 위해서는, 패키징 기술의 뒷받침이 무엇보다 중요하다. 이는, 패키징 기술에 따라서, 반도체 모듈의 크기, 열방출 능력, 전기적 수행 능력, 신뢰성, 가격 등이 크게 변하기 때문이다.
패키징 기술은 에스아이피(single inline package, SIP), 디아이피(dual inline package, DIP), 큐에프피(quad flat package, QFP), 비지에이(ball grid array, BGA) 순으로 발전되어 왔다. 최근에는, 단위체적당 실장 효율을 높이기 위하여, 씨에스피(chip scale package, CSP), 엠씨피(multi chip package, MCP; 이하 '멀티 칩 패키지라' 한다), 에스씨에스피(stacked CSP, SCSP), 더블유엘씨에스피(wafer level CSP, WLCSP) 등도 개발되었다. 나아가 웨이퍼 상에 반도체 칩들이 제 조된 상태에서 다이본딩, 몰딩, 트리밍, 마킹 등의 일련의 조립 공정을 수행한 다음, 상기 웨이퍼를 절단하여 생산되는 더블유엘피(wafer level package, WLP)도 개발되었다.
최근 패키징 기술은, 박형의 반도체 모듈을 추구하는 방향으로 개발되고 있다. 특히, 다수의 반도체 칩들이 적층되는 멀티 칩 패키지에서는 멀티 칩 패키지의 두께 증가를 줄이기 위한 많은 연구가 진행되고 있다. 이는, 멀티 칩 패키지의 두께가 반도체 모듈의 두께를 결정하기 때문이다. 이를 개선하기 위하여, 반도체 칩, 보다 정확하게는 집적 회로가 형성되는 실리콘 기판의 두께,를 감소시키는 기술이 개발되었다. 따라서 현재 반도체 칩의 두께는 100㎛ 이하까지 얇아지게 되었다.
그러나 반도체 칩의 두께가 감소하면 반도체 칩의 강도가 낮아지게 된다. 따라서 반도체 칩은 작은 외력에도 쉽게 변형된다. 반도체 칩의 변형은 많은 문제점들을 야기한다. 예를 들어, 반도체 칩이 실장 기판으로부터 이탈하여, 반도체 칩과 실장 기판의 전기적 연결이 끊어질 수 있다. 또는, 반도체 칩이 하부에 배치된 다른 반도체 칩으로부터 이탈하여, 두 반도체 칩들의 전기적 연결이 끊어질 수 있다. 또한, 반도체 모듈 내에 보이드(void)가 발생되어 반도체 모듈이 오작동할 수도 있다.
도 1은 종래의 반도체 소자를 설명하기 위한 개략적인 단면도를 도시한 것이다.
도 1을 참조하면, 반도체 소자(10)는, 반도체 칩(11) 및 접착 시트(30)를 포함한다. 반도체 칩(11)은 실리콘 기판(20)과 실리콘 기판(20) 상에 형성된 집접 회 로(15)를 포함한다. 반도체 칩(11)의 하면에는 접착 시트(30)가 접착된다.
접착 시트(30)는 반도체 칩(11)을 실장 기판(도시되지 않음)에 고정시키거나, 반도체 칩(11)을 다른 반도체 칩 상에 고정하기 위한 용도로 이용된다.
종래의 접착 시트(30)는 접착층(32), 자외선층(34) 및 베이스 필름(36)으로 구성된다. 접착층(32)은 자외선층(34) 상에 형성되고, 자외선층(34)은 베이스 필름(36) 상에 형성된다.
접착층(32)의 상면은 반도체 칩(11)의 하면에 접착된다. 자외선층(34) 및 베이스 필름(36)은 반도체 칩(11)을 대상물(도시되지 않음)에 접착시키기 직전에 접착층(32)의 하면으로부터 분리된다. 접착층(32)의 하면은 상기 대상물에 접착되어 반도체 칩(11)을 상기 대상물에 고정시킨다. 즉, 반도체 칩(11)은 접착 시트(30)의 접착층(32)의 매개로 상기 대상물에 고정된다.
반도체 칩(11)이 변형될 경우, 반도체 칩(11) 자체가 손상될 뿐만 아니라, 반도체 칩(11)을 포함하는 반도체 모듈까지 손상될 수 있다. 보다 자세하게 설명하면, 일반적으로 반도체 칩(11)은 실장 기판, 또는 실장 기판에 배치된 다른 반도체 칩과 같은 대상물에 접착된다. 상기 대상물은 반도체 칩(11)보다는 큰 강성을 갖는다. 따라서 반도체 칩(11)이 변형될 경우, 상기 대상물은 반도체 칩(11)을 따라서 변형되지 않는다. 즉, 반도체 칩(11)만이 변형을 일으키게 된다. 이 결과, 접착층(32)과 상기 대상물 간의 접착력 또는 접착층(32)과 반도체 칩(11) 간의 접착력이 감소하게 된다. 접착력의 감소로 인하여 반도체 칩(11)은 대상물로부터 이탈된다. 반도체 칩(11)은 그 두께가 얇을수록 대상물로부터 쉽게 이탈되곤 한다.
반도체 칩(10)과 대상물은 전기적으로 연결된다. 그러나 전술한 바와 같이, 반도체 칩(11)의 변형되어 반도체 칩(11)의 접착 신뢰성이 저하될 경우, 반도체 칩(10)과 대상물의 전기적 연결은 끊어지게 된다. 즉, 반도체 칩(11)으로부터 전기적 신호를 정확하게 입출력할 수 없게 되어 반도체 칩(11) 및 이를 포함하는 반도체 모듈의 안정적인 작동을 보장할 수 없게 된다.
현재 반도체 모듈은 고집적 및 고성능을 추구하는 방향으로 개발되고 있다. 따라서 반도체 칩의 단가 및 반도체 칩을 포함하는 반도체 모듈의 단가는 꾸준히 증가하고 있는 실정이다. 하지만, 전술한 바와 같은 문제들로 인하여 반도체 칩 및 반도체 모듈이 손상될 경우, 상당한 경제적 및 시간적 손실이 발생될 것은 너무나 자명하다.
본 발명은 전술한 종래 기술의 문제점들을 해소하고자 안출된 것으로서 본 발명의 일 목적은, 반도체 칩의 변형을 억제할 수 있는 반도체 패키지용 접착 시트를 제공하는 것이다.
본 발명의 다른 목적은 반도체 칩의 변형을 최소화 시킬 수 있는 반도체 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 칩들이 우수하게 적층된 멀티 칩 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 반도체 소자를 효과적으로 제조할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 멀티 칩 패키지를 효과적으로 제조할 수 있는 멀티 칩 패키지의 제조 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 패키지용 접착 시트는, 반도체 칩의 하면에 접착되는 접착층, 접착층 내에 내장되어 반도체 칩의 변형을 억제하는 변형 억제층, 및 접착층 하면에 형성되는 베이스 필름을 포함한다.
이 경우, 변형 억제층은 금속 물질을 포함할 수 있다. 금속 물질은 구리(Cu), 금(Au), 은(Ag) 또는 이들의 조합을 포함할 수 있다. 접착층과 베이스 필름 사이에는 접착층과 베이스 필름을 분리하기 위한 자외선층이 개재될 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 반도체 소자는, 반도체 칩, 및 반도체 칩 하면에 접착되며 반도체 칩의 변형을 억제하기 위한 변형 억제층을 갖는 반도체 패키지용 접착 시트를 포함한다.
이 경우, 반도체 칩 하면에는 변형 억제 필름이 더 형성될 수 있다. 변형 억제 필름은 금속 물질을 포함할 수 있다. 금속 물질은 티타늄, 텅스텐, 구리 또는 이들의 조합을 포함할 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따른 멀티 스택 패키지는, 실장 기판, 실장 기판 상에 배치되는 제1 반도체 칩, 제1 반도체 칩 상에 배치되는 제2 반도체 칩, 실장 기판과 제1 반도체 칩 사이 및 제1 반도체 칩과 제2 반도체 칩 사이에 각각 개재되어 실장 기판과 제1 반도체 칩을 그리고 제1 반도체 칩과 제2 반도체 칩을 서로 접합시키며 제1 및 제2 반도체 칩들의 변형을 억제하기 위한 변형 억제층을 갖는 반도체 패키지용 접착 시트들, 제1 및 제2 반도체 칩들을 실장 기판에 전기적으로 연결하기 위한 도전 라인들 그리고 제1 및 제2 반도체 칩들과 도전 라인들을 덮도록 실장 기판 상에 형성된 몰딩 부재를 포함한다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따르면, 반도체 칩의 하면을 연마하고, 연마된 반도체 칩 하면에 변형 억제 필름을 형성하고, 변형 억제 필름 하면에 반도체 칩의 변형을 억제하기 위한 변형 억제층을 갖는 반도체 패키지용 접착 필름을 접착할 수 있다. 이 경우, 변형 억제 필름은 스퍼터링(sputtering) 공정을 통하여 형성될 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따르면, 제1 및 제2 반도체 칩들의 하면들에 변형 억제층을 갖는 반도체 패키지용 접착 시트를 각각 접착한다. 실장 기판 상에 제1 및 제2 반도체 칩들을 순차적으로 적층한다. 제1 및 제2 반도체 칩들과 실장 기판을 전기적으로 연결한다. 그리고 제1 및 제2 반도체 칩들을 외부 충격으로부터 보호하기 위하여 실장 기판 상에 몰딩 부재를 형성한다.
본 발명에 따르면, 변형 억제층이 갖는 반도체 패키지용 접착 시트와 변형 억제 필름을 이용하여 반도체 칩의 변형을 최소화시킬 수 있다. 또한, 반도체 칩을 효과적으로 냉각할 수 있다. 반도체 칩의 접착 신뢰성은 향상되고, 반도체 모듈의 안정적인 작동이 보장된다.
이하, 본 발명의 다양한 관점들에 따른 반도체 패키지용 접착 시트, 반도체 소자, 멀티 스택 패키지, 반도체 소자의 제조 방법 및 멀티 스택 패키지의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의하여 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 접착 시트를 설명하기 위한 개략적인 단면도를 도시한 것이다.
도 2를 참조하면, 반도체 패키지용 접착 시트(100)는 접착층(105), 변형 억제층(110), 자외선층(115) 및 베이스 필름(120)을 포함한다.
접착층(105)은 제1 접착층(101) 및 제2 접착층(102)을 포함한다. 제1 접착층(101)과 제2 접착층(102) 사이에는 변형 억제층(110)이 개재된다. 제2 접착층(102) 하면에는 자외선층(115)이 형성된다. 자외선층(115) 하면에는 베이스 필름(120)이 형성된다. 즉, 베이스 필름(120) 상에 자외선층(115), 제2 접착층(102), 변형 억제층(110) 및 제1 접착층(101)이 순차적으로 형성된다. 이하, 반도체 패키지용 접착 시트(100)의 각 구성 요소들에 대하여 상세하게 설명한다.
제1 접착층(101)은 반도체 패키지용 접착 시트(100)의 최상부에 위치한다. 제1 접착층(101)은 반도체 칩(도시되지 않음)의 하면에 접착되어 반도체 패키지용 접착 시트(100)를 상기 반도체 칩에 접착시킨다. 제1 접착층(101)은 아크릴 수지, 실리콘 수지, 에폭시 수지, 폴리아미드 수지, 폴리이미드 수지, 용융성 불소 수지, 비스마레이미드 트리아딘 수지 등으로 이루어질 수 있다.
변형 억제층(110)은 비교적 낮은 내부 스트레스(internal stress)와 비교적 높은 모듈러스(modulus) 그리고 비교적 높은 강성(stiffness)을 갖는 물질로 이루어진다. 예를 들어, 변형 억제층(110)은 금속 물질로 이루어질 수 있다. 보다 구체적으로, 변형 억제층(110)은 구리, 금, 은 또는 이들의 조합으로 이루어질 수 있다. 이외에도 변형 억제층(110)은 고분자와 같은 복합 물질로도 이루어질 수도 있음을 밝혀둔다.
상기 모듈러스란 응력과 변형의 비를 나타내는 탄성 계수이다. 모듈러스가 높으면 강성도 높아지고, 모듈러스가 낮을수록 강성도 낮아진다. 일반적으로 금속은 고무보다 모듈러스가 높다고 한다.
현재 반도체 칩의 두께는 꾸준히 감소하고 있는 추세이다. 따라서 반도체 칩은 작은 외력에도 쉽게 변형된다. 반도체 칩의 변형으로 문제들은 이미 종래기술에서 설명하였다. 이러한 종래 기술의 문제점을 해소하기 위하여 본 실시예에서는 모듈러스가 높은 변형 억제층(110)을 이용한다.
변형 억제층(110)은 상기 반도체 칩의 하부에 위치하여 상기 반도체 칩의 강성을 간접적으로 증가시킨다. 따라서 반도체 칩의 뒤틀림(warpage)과 같은 변형(deformation)이 크게 줄어들게 된다.
변형 억제층(110)은 반도체 패키지용 접착 시트(100)의 전체 두께 증가를 고려하여 결정된다. 예를 들어, 변형 억제층(110)은 약 10㎛ 이하의 두께로 비교적 얇게 형성될 수 있다.
제2 접착층(102)은 자외선층(115) 상에 형성되지만, 최종적으로는 실장 기판 이나 다른 반도체 칩 상에 접착된다. 우선, 자외선층(115)은 제2 접착층(102)으로부터 베이스 필름(120)이 용이하게 분리시키는 기능을 수행한다. 자외선층(115)에 자외선 광이 조사되면, 자외선층(115)과 제2 접착층의 접착력은 현저하게 감소한다. 따라서 자외선층(115)을 포함한 베이스 필름(120)이 제2 접착층(102)으로부터 용이하게 분리될 수 있다.
전술한 바와 같이 노출된 제2 접착층(102)은 실장 기판이나 다른 반도체 칩 상에 접착되어 상기 반도체 칩을 실장 기판에 고정하거나, 상기 반도체 칩을 다른 반도체 칩에 고정시킨다.
제2 접착층(102)은 아크릴 수지, 실리콘 수지, 에폭시 수지, 폴리아미드 수지, 폴리이미드 수지, 용융성 불소 수지, 비스마레이미드 트리아딘 수지 등으로 이루어질 수 있다. 제2 접착층(102)은 제1 접착층(101)과 실질적으로 동일한 재질로 이루어질 수 있다.
베이스 필름(120) 및 자외선층(115)은 종래에 개시된 기술과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도를 도시한 것이다.
도 3을 참조하면, 본 실시예에 따른 반도체 소자(200)는 반도체 칩(230) 및 반도체 패키지용 접착 시트(100)를 포함한다. 도 3에 도시된 반도체 패키지용 접착 시트(100)는 도 2에 도시한 반도체 패키지용 접착 시트(100)와 실질적으로 동일하다. 따라서 도 2와 동일한 참조 번호에 대한 설명은 생략하기로 한다.
반도체 칩(230)은 실리콘 기판(235)과, 실리콘 기판(235) 상면에 형성된 집적 회로들(237)을 포함한다. 집적 회로들(237)은 일련의 반도체 제조 공정을 통하여 실리콘 기판(235) 상에 형성된다. 반도체 칩(230)의 하면, 보다 정확하게 실리콘 기판(235) 하면, 에는 변형 억제 필름(240)이 형성된다.
변형 억제 필름(240)은 반도체 칩(230)의 강성을 간접적으로 증가시킨다. 변형 억제 필름(240)은 비교적 높은 모듈러스와 강성을 갖는 물질로 이루어진다. 예를 들어, 변형 억제 필름(240)은 실리콘 기판(235) 보다 높은 모듈러스와 강성을 갖는 물질로 이루어 질 수 있다. 구체적으로 변형 억제 필름(240)은 방열 특성이 우수하며 비교적 높은 강성을 갖는 금속 물질로 이루어질 수 있다. 보다 구체적으로, 변형 억제 필름(240)은 티타늄(Ti), 텅스텐(W), 구리(Cu) 또는 이들의 조합으로 이루어질 수 있다.
변형 억제 필름(240)은 다층으로 이루어질 수 있다. 예를 들어, 변형 억제 필름(240)은 두개의 금속 층들이 적층되게 형성될 수 있다. 보다 구체적으로는, 구리(Cu) 층 상에 티타늄 텅스텐(TiW) 층이 적층되게 형성될 수 있다.
변형 억제 필름(240)은 반도체 소자(200)의 전체 두께 증가를 고려하여 결정된다. 예를 들어, 변형 억제 필름(240)은 약 10㎛ 이하의 두께로 비교적 얇게 형성될 수 있다.
변형 억제 필름(240)은 반도체 패키지용 접착 시트(100)와 더불어 반도체 칩(230)의 변형을 억제한다. 또한, 변형 억제 필름(240)은 반도체 칩(230)의 열을 방출하는 기능을 수행한다.
그러나 변형 억제 필름(240)은 반도체 칩(230)에 선택적으로 형성될 수 있음을 밝혀둔다. 변형 억제 필름(240)은 다양한 방법을 통하여 형성될 수 있다. 이하, 도면을 참조하여 변형 억제 필름(240)의 제조 방법에 대하여 설명한다.
도 4 내지 도 7은 도 3에 도시한 반도체 소자의 제조 방법을 순차적으로 설명하기 위한 단면도들을 도시한 것이다.
우선, 도 4를 참조하면 실리콘 기판(235) 상면에 형성된 집적 회로들(237)이 형성된 반도체 칩(230)을 준비한다. 반도체 칩(230)에 서포팅 부재(350)를 부착한다.
서포팅 부재(350)는 반도체 칩(230)을 홀딩하기 위한 장치로서, 글라스 홀더(351) 및 글라스 홀더(351) 상면에 형성된 자외선 필름(355)을 포함한다. 자외선 필름(355) 상에는 접착 물질(도시되지 않음)이 형성되어 반도체 칩(230)이 서포팅 부재(350)에 접착된다.
도 5를 참조하면, 서포팅 부재(350)에 고정된 반도체 칩(230)의 하면 즉, 실리콘 기판(235)의 하면을 연마한다. 반도체 칩(230)은 건식 또는 습식 식각 방법을 통하여 연마될 수 있다. 예를 들어, 반도체 칩(230)은 화학적 기계 연마 방법(CMP)에 따라 연마될 수 있다. 반도체 칩(230)은 약 100㎛의 두께를 갖도록 연마될 수 있다.
상기 연마 공정 시, 집적 회로들(237)의 거의 손상되지 않는다. 이는, 집적 회로들(237)에 접착된 자외선 필름(355)이 외부 충격으로부터 집적 회로들(237)을 보호하기 때문이다.
도 6을 참조하면, 연마된 반도체 칩(230) 하면에 변형 억제 필름(240)을 형성한다. 변형 억제 필름(240)은 물리 기상 증착(Physical Vapor Deposition; PVD) 방법과 화학적 방식을 이용한 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 통하여 형성할 수 있다. 예를 들어, 변형 억제 필름(240)은 스퍼터링(sputtering) 방법을 통하여 제조할 수 있다.
변형 억제 필름(240)을 두개의 금속 층으로 형성할 수 있다. 예를 들어, 반도체 칩(230) 하면에 티타늄 텅스텐(TiW) 층을 우선 형성하고, 이어서 티타늄 텅스텐(TiW) 층 하면에 구리(Cu) 층을 형성할 수 있다. 이어서, 테이프 마운트 공정을 수행한다.
도 7을 참조하면, 변형 억제 필름(240)이 형성된 반도체 칩(230)에 반도체 패키지용 접착 시트(100)를 부착한다. 반도체 패키지용 접착 시트(100)는 변형 억제 필름(240)에 접착된다. 보다 자세하게는, 반도체 패키지용 접착 시트(100)의 제1 접착층(101)이 변형 억제 필름(240)의 하면에 접착된다. 이 경우, 반도체 패키지용 접착 시트(100)를 가열하며 반도체 칩(230) 방향으로 가압할 수 있다.
이어서, 반도체 패키지용 접착 시트(100)가 접착된 반도체 칩(230)으로부터 서포팅 부재(350)를 분리시켜, 도 3에 도시된 바와 같은 반도체 소자(200)를 제조한다. 이 경우, 자외선 필름(355)에 자외선 광을 조사하면 반도체 칩(230)과 서포팅 부재(350)를 용이하게 분리할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 멀티 스택 패키지를 설명하기 위한 개략적인 단면도를 도시한 것이다.
도 8을 참조하면, 본 실시예에 따른 멀티 스택 패키지(400)는 실장 기판(460), 제1 반도체 칩(470), 제2 반도체 칩(480), 반도체 패키지용 접착 시트들(100), 도전 라인들(490) 및 몰딩 부재(495)를 포함한다. 도 10에 도시된 반도체 패키지용 접착 시트들(100)은 도 2에 도시한 반도체 패키지용 접착 시트(100)에서 자외선층(115) 및 베이스 필름(120)이 제거된 상태이다. 따라서 도 2와 동일한 참조 번호에 대한 설명은 생략하기로 한다.
실장 기판(460) 상에는 제1 반도체 칩(470)과 제2 반도체 칩(480)이 순차적으로 적층된다. 실장 기판(460)과 제1 반도체 칩(470) 사이에는 변형 억제층(110)을 갖는 반도체 패키지용 접착 시트(100, 이하 '제1 접착 시트'라고한다)가 개재된다. 또한, 제1 반도체 칩(470)과 제2 반도체 칩(480) 사이에도 변형 억제층(110)을 갖는 반도체 패키지용 접착 시트(100, 이하 '제2 접착 시트'라고 한다)가 개재된다. 이하, 멀티 스택 패키지(400)의 각 구성 요소들에 대하여 자세하게 설명한다.
실장 기판(460)의 하면에는 제1 및 제2 반도체 칩들(470,480)로부터 전기적 신호를 인출하거나, 제1 및 제2 반도체 칩들(470,480)로 전기적 신호를 입력하기 위한 도전 단자들(465)이 형성된다. 도전 단자들(465)은 솔더, 솔더볼 또는 리드 선일 수 있다.
실장 기판(460)의 상면에는 제1 및 제2 반도체 칩들(470,480)과 전기적으로 연결되는 접속 패드들(462)이 형성된다. 접속 패드들(462)은 실장 기판(460) 내에 형성된 회로 라인(도시되지 않음)을 통하여 도전 단자들(465)과 전기적으로 연결된다.
제1 반도체 칩(470)은 제1 접착 시트(100)가 접착된 상태에서 실장 기판(460)에 배치되거나, 제1 접착 시트(100)가 접착된 실장 기판(460) 상에 배치될 수 있다. 제1 접착 시트(100)의 제1 접착층(101)은 제1 반도체 칩(470)의 하면에 접착되고, 제1 접착 시트(100)의 제2 접착층(102)은 실장 기판(460)의 상면에 접착된다.
실장 기판(460)에 제1 접착 시트(100)를 우선 접착할 경우, 제1 접착 시트(100)는 제1 반도체 칩(470)의 폭에 대응하도록 패터닝 될 수 있다. 또한, 제1 접착 시트(100)는 이하 설명한 도전 라인들(490)을 간섭하지 않도록 실장 기판(460) 상에 배치되어야 한다.
이외에도, 제1 접착 시트(100)는 접착 페이스트와 같은 접착체로 대체될 수도 있음을 밝혀둔다.
제1 반도체 칩(470)의 하면에는 변형 억제 필름(475)이 형성될 수 있다. 변형 억제 필름(475)은 제1 반도체 칩(470)의 강성을 간접적으로 증가시킨다. 변형 억제 필름(475)은 비교적 높은 모듈러스와 강성을 갖는 물질로 이루어진다. 예를 들어, 변형 억제 필름(475)은 티타늄(Ti), 텅스텐(W), 구리(Cu)와 같은 금속 물질로 이루어질 수 있다. 또한, 변형 억제 필름(475)은 제1 반도체 칩(470)의 열을 실장 기판(460)으로 방출하는 기능도 수행한다.
제1 반도체 칩(470)은 실장 기판(460)과 전기적으로 연결된다. 보다 자세하게 설명하면, 제1 반도체 칩(470)의 본딩 패드(472)와 실장 기판(460)의 접속 패드(462)는 본딩 와이어와 같은 도전 라인들(490)에 의하여 전기적으로 연결된다.
제2 반도체 칩(480)은 제1 실장 기판(460)과 전기적으로 연결된 제1 반도체 칩(470) 상에 적층된다. 제2 접착 시트(100)의 제1 접착층(101)은 제2 반도체 칩(480)의 하면에 접착되고, 제2 접착 시트(100)의 제2 접착층(102)은 제1 반도체 칩(470)의 상면에 접착된다.
제2 반도체 칩(480)은 제2 접착 시트(100)가 접착된 상태에서 제1 반도체 칩(470)에 배치되거나, 제2 접착 시트(100)가 접착된 제1 반도체 칩(470) 상에 배치될 수 있다. 제2 반도체 칩(480)은 제1 실장 기판(460)과 동일하거나 다른 사이즈를 가질 수 있다. 또한, 제2 반도체 칩(480)의 하면에도 변형 억제 필름(485)이 형성될 수 있다. 변형 억제 필름(485)은 제2 반도체 칩(480)의 강성을 증가시키고, 제2 반도체 칩(480)을 냉각하는 기능을 수행한다.
제2 반도체 칩(480)은 실장 기판(460)과 전기적으로 연결된다. 보다 자세하게 설명하면, 제2 반도체 칩(480)의 본딩 패드(482)와 실장 기판(460)의 접속 패드(462)는 본딩 와이어와 같은 도전 라인들(490)에 의하여 전기적으로 연결된다. 제2 반도체 칩(480)은 제1 실장 기판(460)과도 전기적으로 연결될 수 있다.
실장 기판(460) 상에 적층된 제1 및 제2 반도체 칩들(470,480), 그리고 도전 라인들(490)은 몰딩 부재(495)에 의하여 보호된다. 몰딩 부재(495)는 실장 기판(460) 상에 소정의 높이로 형성되어 제1 및 제2 반도체 칩들(470,480), 그리고 도전 라인들(490)을 덮는다. 이 결과, 몰딩 부재(495)는 제1 및 제2 반도체 칩들(470,480), 그리고 도전 라인들(490)의 오염 및 파손을 방지한다.
본 실시예에 따른 제1 및 제2 반도체 칩들(470,480)의 강성은 변형 억제 필 름들(475,485)과 제1 및 제2 접착 시트들(100)에 의하여 상대적으로 증가된다. 따라서 주변 환경이 변하거나 멀티 스택 패키지(400)에 외부로부터 충격이 가해지더라도 제1 및 제2 반도체 칩들(470,480)이 변형되거나, 제1 및 제2 반도체 칩들(470,480)이 실장 기판(460)과 전기적으로 분리되는 사고가 발생되지 않는다. 즉, 멀티 스택 패키지(400)의 안정적인 작동이 보장된다. 이하, 도면을 참조하여 멀티 스택 패키지(400)의 제조 방법에 대하여 설명한다.
도 9 내지 도 12는 도 8에 도시한 멀티 스택 패키지의 제조 방법을 순차적으로 설명하기 위한 개략적인 단면도들을 도시한 것이다.
우선 9를 참조하면, 제1 반도체 칩(470)의 하면에 제1 접착 시트(100)를 접착하여 제1 반도체 소자(471)를 준비한다. 제1 접착 시트(100) 접착 공정 전에, 제1 반도체 칩(470)의 하면을 연마한 다음, 제1 반도체 칩(470) 하면에 변형 억제 필름(475)을 먼저 형성할 수 있다. 변형 억제 필름(475)은 스퍼터링 공정을 통하여 제1 반도체 칩(470)의 하면에 형성될 수 있다. 제1 반도체 칩(470)을 연마 시에는, 도 4에 도시한 서포팅 부재(350)를 이용하여 제1 반도체 칩(470)을 홀딩할 수 있다.
제1 반도체 소자(471)를 실장 기판(460)으로 이동하여 실장 기판(460) 상에 배치한다. 이 경우, 제1 반도체 칩(470)의 하면에 접착된 제1 접착 시트(100)는 제2 접착층(102)이 노출된 상태이다. 제2 접착층(102)은 도 2에 도시한 반도체 패키지용 접착 시트(100)에 자외선 광을 조사하여 제2 접착층(102)으로부터 자외선층(115) 및 베이스 필름(120) 분리시켜 노출될 수 있다.
제1 접착 시트(100)를 가열하여 제1 반도체 칩(470)을 실장 기판(460)에 견고하게 고정한다. 제1 접착 시트(100)는 접착 페이스트와 같은 접착체로 대체될 수도 있다. 보다 자세하게 설명하면, 실장 기판(460) 상면에 상기 접착체를 도포하고, 제1 반도체 칩(470)을 실장 기판(460)을 가압하여 제1 반도체 칩(470)을 실장 기판(460)에 고정할 수도 있다.
도 10을 참조하면, 제1 반도체 칩(470)과 실장 기판(460)을 전기적으로 연결한다. 제1 반도체 칩(470)과 실장 기판(460)은 본딩 와이어 방식으로 전기적으로 연결될 수 있다. 본 실시예에서는 도전 라인들(490)을 이용하여 제1 반도체 칩(470)의 본딩 패드(472)와 실장 기판(460)의 접속 패드(462)를 전기적으로 연결한다.
제2 반도체 칩(480)의 하면에 제2 접착 시트(100)를 접착하여 제2 반도체 소자(481)를 준비한다. 제2 접착 시트(100) 접착 공정 전에, 제2 반도체 칩(480)의 하면을 연마한 다음, 제2 반도체 칩(480) 하면에 변형 억제 필름(485)을 먼저 형성할 수 있다. 변형 억제 필름(485)은 스퍼터링 공정을 통하여 제2 반도체 칩(480)의 하면에 형성될 수 있다. 제2 반도체 칩(480)을 연마 시에는, 도 5에 도시한 서포팅 부재(350)를 이용하여 제2 반도체 칩(480)을 홀딩할 수 있다.
전술한 바와 같은 제2 반도체 소자(481)는 제1 반도체 소자(471)와 실질적으로 동시에 준비될 수 있다.
제2 반도체 소자(481)를 실장 기판(460)에 접착된 제1 반도체 소자(471)로 이동하여, 제2 반도체 칩(480)을 제1 반도체 칩(470) 상에 적층한다. 이 경우, 제2 반도체 칩(480)의 하면에 접착된 제2 접착 시트(100)는 제2 접착층(102)이 노출된 상태이다. 제2 접착층(102)은 도 2에 도시한 반도체 패키지용 접착 시트(100)에 자외선 광을 조사하여 제2 접착층(102)으로부터 자외선층(115) 및 베이스 필름(120) 분리시켜 노출될 수 있다.
도 11을 참조하면, 제2 접착 시트(100)를 가열하여 제2 반도체 칩(480)을 제1 반도체 칩(470)에 견고하게 고정한다.
이어서, 제2 반도체 칩(480)과 실장 기판(460)을 전기적으로 연결한다. 제2 반도체 칩(480)과 실장 기판(460)은 본딩 와이어 방식으로 전기적으로 연결될 수 있다. 본 실시예에서는, 도전 라인들(490)을 이용하여 제2 반도체 칩(480)의 본딩 패드(482)와 실장 기판(460)의 접속 패드(462)를 전기적으로 연결한다.
도 12를 참조하면, 실장 기판(460) 상에 제1 및 제2 반도체 칩들(470,480) 그리고 도전 라인들(490)을 덮도록 몰딩 부재(495)를 형성한다. 즉, 봉지(encapsulation)공정을 수행한다. 제1 및 제2 반도체 칩들(470,480) 그리고 도전 라인들(490)은 몰딩 부재(495)에 의하여 오염 및 파손으로부터 보호된다. 몰딩 부재(495)는 종래와 기술과 실질적으로 동일하므로 자세한 설명은 생략하지만 당업자라면 용이하게 이해할 수 있을 것이다.
다시 도 8을 참조하면, 마지막으로, 실장 기판(460) 하면에 제1 및 제2 반도체 칩들(470,480)로부터 전기적 신호를 인출하거나, 제1 및 제2 반도체 칩들(470,480)로 전기적 신호를 입력하기 위한 도전 단자들(465)을 형성한다. 도전 단자들(465)은 외부 단자로서, 제1 및 제2 반도체 칩들(470,480)과 전기적으로 연결 된다.
전술한 바와 같은 멀티 스택 패키지(400)의 제조 공정 시, 제1 및 제2 반도체 칩들(470,480)에는 뒤틀림과 같은 변형이 실질적으로 발생되지 않는다. 또한, 제1 및 제2 반도체 칩들(470,480)은 봉지된 후에도 실장 기판(460)으로부터 이격되거나 단락되지 않는다. 또한, 제1 및 제2 반도체 칩들(470,480)은 우수한 방열 특성을 갖게 된다. 따라서 멀티 스택 패키지(400)의 작동 신뢰성은 향상된다.
이상, 두개의 적층된 반도체 칩들(470,480)을 포함하는 멀티 스택 패키지(400) 및 이의 제조 방법에 대하여 설명하였다. 그러나 셋 이상의 적층된 반도체 칩들을 포함하는 멀티 스택 패키지에도 본 발명을 적용할 수 있다. 즉, 반도체 칩의 변형을 억제하고 방열 특성을 향상시키기 위하여 반도체 칩에 상대적으로 강성이 큰 부재를 형성하는 모든 기술은 본 발명의 범주에 속한다고 할 것이다.
상기와 같은 본 발명에 따르면, 반도체 칩의 강성을 상대적으로 증가시켜 반도체 칩의 변형을 최소화시킬 수 있다. 따라서 반도체 칩의 접착 신뢰성을 증가시킬 수 있다. 결과적으로는 안정적으로 작동이 보장되는 반도체 모듈을 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 반도체 칩의 하면에 접착되는 접착층;
    상기 접착층 내에 내장되어 상기 반도체 칩의 변형을 억제하는 변형 억제층;및
    상기 접착층 하면에 형성되는 베이스 필름을 구비하는 것을 특징으로 하는 반도체 패키지용 접착 시트.
  2. 제 1 항에 있어서, 상기 변형 억제층은 금속 물질을 포함하는 것을 특징으로 하는 반도체 패키지용 접착 시트.
  3. 제 2 항에 있어서, 상기 금속 물질은 구리(Cu), 금(Au) 및 은(Ag)으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지용 접착 시트.
  4. 제 1 항에 있어서, 상기 변형 억제층은 약 10㎛ 이하의 두께를 갖는 것을 특징으로 하는 반도체 패키지용 접착 시트.
  5. 제 1 항에 있어서, 상기 접착층과 상기 베이스 필름을 분리하기 위하여, 상기 접착층과 상기 베이스 필름 사이에 개재되는 자외선층을 더 포함하는 것을 특징 으로 하는 반도체 패키지용 접착 시트.
  6. 반도체 칩; 및
    상기 반도체 칩 하면에 접착되며, 상기 반도체 칩의 변형을 억제하기 위한 변형 억제층을 갖는 반도체 패키지용 접착 시트를 구비하는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서, 상기 반도체 칩 하면에 형성되어 상기 반도체 패키지용 접착 시트가 접착되는 변형 억제 필름을 더 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서, 상기 변형 억제 필름은 금속 물질을 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서, 상기 금속 물질은 티타늄(Ti), 텅스텐(W) 및 구리(Cu)로 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 실장 기판;
    상기 실장 기판 상에 배치되는 제1 반도체 칩;
    상기 제1 반도체 칩 상에 배치되는 제2 반도체 칩;
    상기 실장 기판과 상기 제1 반도체 칩 사이 및 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 각각 개재되어 상기 실장 기판, 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 서로 접착시키며, 상기 제1 및 제2 반도체 칩들의 변형을 억제하기 위한 변형 억제층을 갖는 반도체 패키지용 접착 시트들;
    상기 제1 및 제2 반도체 칩들을 상기 실장 기판에 전기적으로 연결하기 위한 도전 라인들; 그리고
    상기 제1 및 제2 반도체 칩들과 상기 도전 라인들을 덮도록 상기 실장 기판 상에 형성된 몰딩 부재를 구비하는 것을 특징으로 하는 멀티 스택 패키지.
  11. 제 10 항에 있어서, 상기 제1 및 제2 반도체 칩들의 하면들에 각각 형성되는 변형 억제 필름들을 더 포함하는 것을 특징으로 하는 멀티 스택 패키지.
  12. 반도체 칩의 하면을 연마하는 단계;
    상기 연마된 반도체 칩 하면에 변형 억제 필름을 형성하는 단계; 및
    상기 변형 억제 필름 하면에 상기 반도체 칩의 변형을 억제하기 위한 변형 억제층을 갖는 반도체 패키지용 접착 필름을 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서, 상기 변형 억제 필름은 스퍼터링(sputtering) 공정을 통 하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 12 항에 있어서, 상기 반도체 칩에 접착된 반도체 패키지용 접착 시트를 가열하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제1 및 제2 반도체 칩들의 하면들에 변형 억제층을 갖는 반도체 패키지용 접착 시트들을 각각 접착하는 단계;
    실장 기판 상에 상기 제1 및 제2 반도체 칩들을 순차적으로 접착하는 단계;
    상기 제1 및 제2 반도체 칩들과 상기 실장 기판을 전기적으로 연결하는 단계; 그리고
    상기 제1 및 제2 반도체 칩들을 외부 충격으로부터 보호하기 위하여 상기 실장 기판 상에 몰딩 부재를 형성하는 단계를 포함하는 것을 특징으로 하는 멀티 스택 패키지의 제조 방법.
  16. 제 15 항에 있어서, 상기 제1 및 제2 반도체 칩들의 하면들에 변형 억제 필름들을 각각 형성하는 단계를 더 포함하는 것을 특징으로 하는 멀티 스택 패키지의 제조 방법.
  17. 제 15 항에 있어서, 상기 제1 및 제2 반도체 칩들에 접착된 상기 반도체 패키지용 접착 시트들을 각각 가열하는 단계를 더 포함하는 것을 특징으로 하는 멀티 스택 패키지의 제조 방법.
KR1020050126013A 2005-12-20 2005-12-20 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법 KR100666919B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050126013A KR100666919B1 (ko) 2005-12-20 2005-12-20 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법
US11/613,881 US20070138605A1 (en) 2005-12-20 2006-12-20 Adhesive sheet, semiconductor device having the same, multi-stacked package having the same, and methods of manufacturing a semiconductor device and a multi-stacked package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126013A KR100666919B1 (ko) 2005-12-20 2005-12-20 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR100666919B1 true KR100666919B1 (ko) 2007-01-10

Family

ID=37867549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126013A KR100666919B1 (ko) 2005-12-20 2005-12-20 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US20070138605A1 (ko)
KR (1) KR100666919B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393700B1 (ko) 2012-11-29 2014-05-13 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생 방지 기능을 강화시킨 팬 아웃 웨이퍼 레벨 패키징 공정
KR101664411B1 (ko) 2015-06-04 2016-10-14 주식회사 에스에프에이반도체 웨이퍼 레벨의 팬 아웃 패키지 제조방법
US9905436B2 (en) 2015-09-24 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Wafer level fan-out package and method for manufacturing the same
KR102026705B1 (ko) * 2018-03-23 2019-09-30 서울과학기술대학교 산학협력단 휨저감 및 emi 차폐기능을 동시에 갖는 팬-아웃 패키지 공정
CN112970097A (zh) * 2018-10-30 2021-06-15 欧司朗光电半导体有限公司 用于转移半导体芯片的转移工具和方法
WO2023043520A1 (en) * 2021-09-14 2023-03-23 Intel Corporation Patterned bolster plate and composite back plate for semiconductor chip lga package and cooling assembly retention
US12020973B2 (en) 2018-10-30 2024-06-25 Osram Opto Semiconductors Gmbh Transfer tool and method for transferring semiconductor chips

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166438A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US7750449B2 (en) * 2007-03-13 2010-07-06 Micron Technology, Inc. Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
MY155357A (en) * 2008-05-29 2015-10-15 Denki Kagaku Kogyo Kk Dicing method using a die attach film on an adhesive sheet
US8476720B2 (en) * 2011-06-29 2013-07-02 Honeywell International Inc. Systems and methods for vertically stacking a sensor on an integrated circuit chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727221A (en) 1985-11-15 1988-02-23 Nec Corporation Semiconductor memory device
KR19980064239A (ko) * 1996-12-19 1998-10-07 나미키신이치 칩의 제조방법 및 그 제조를 위한 점착시트
KR20030034515A (ko) * 2001-10-23 2003-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20050095199A (ko) * 2004-03-25 2005-09-29 엘에스전선 주식회사 수축성 이형필름을 갖는 다이싱 필름 및 이를 이용한반도체 패키지 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JP3199691B2 (ja) * 1998-11-18 2001-08-20 日東電工株式会社 フレキシブル配線板
US6586279B1 (en) * 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
US6873059B2 (en) * 2001-11-13 2005-03-29 Texas Instruments Incorporated Semiconductor package with metal foil attachment film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727221A (en) 1985-11-15 1988-02-23 Nec Corporation Semiconductor memory device
KR19980064239A (ko) * 1996-12-19 1998-10-07 나미키신이치 칩의 제조방법 및 그 제조를 위한 점착시트
KR20030034515A (ko) * 2001-10-23 2003-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20050095199A (ko) * 2004-03-25 2005-09-29 엘에스전선 주식회사 수축성 이형필름을 갖는 다이싱 필름 및 이를 이용한반도체 패키지 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393700B1 (ko) 2012-11-29 2014-05-13 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생 방지 기능을 강화시킨 팬 아웃 웨이퍼 레벨 패키징 공정
KR101664411B1 (ko) 2015-06-04 2016-10-14 주식회사 에스에프에이반도체 웨이퍼 레벨의 팬 아웃 패키지 제조방법
US9905436B2 (en) 2015-09-24 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Wafer level fan-out package and method for manufacturing the same
KR102026705B1 (ko) * 2018-03-23 2019-09-30 서울과학기술대학교 산학협력단 휨저감 및 emi 차폐기능을 동시에 갖는 팬-아웃 패키지 공정
CN112970097A (zh) * 2018-10-30 2021-06-15 欧司朗光电半导体有限公司 用于转移半导体芯片的转移工具和方法
CN112970097B (zh) * 2018-10-30 2024-04-09 欧司朗光电半导体有限公司 用于转移半导体芯片的转移工具和方法
US12020973B2 (en) 2018-10-30 2024-06-25 Osram Opto Semiconductors Gmbh Transfer tool and method for transferring semiconductor chips
WO2023043520A1 (en) * 2021-09-14 2023-03-23 Intel Corporation Patterned bolster plate and composite back plate for semiconductor chip lga package and cooling assembly retention

Also Published As

Publication number Publication date
US20070138605A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
KR100666919B1 (ko) 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법
US11270965B2 (en) Semiconductor device with thin redistribution layers
TWI772672B (zh) 晶片封裝方法及晶片結構
CN210006733U (zh) 芯片封装结构
US7545048B2 (en) Stacked die package
CN109904127B (zh) 封装结构及封装方法
US20110248400A1 (en) Semiconductor device and method of manufacturing the same
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
US20080283971A1 (en) Semiconductor Device and Its Fabrication Method
CN217035634U (zh) 芯片封装结构及芯片结构
CN111192858B (zh) 半导体封装件及其制造方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US20080290511A1 (en) Chip Assembly and Method of Manufacturing Thereof
KR100959606B1 (ko) 스택 패키지 및 그의 제조 방법
JP6637769B2 (ja) 樹脂封止型半導体装置およびその製造方法
TWI841586B (zh) 晶片封裝方法
US20220270942A1 (en) Flip chip semiconductor package with a leadframe to enhance package mechanical stability and heat dissipation
US20040207065A1 (en) [stack-type multi-chip package and method of fabricating bumps on the backside of a chip]
CN117096036A (zh) 芯片封装方法及封装结构
CN115101426A (zh) 一种半导体封装结构及其制备方法
KR20050038502A (ko) 적층 칩 패키지 제조 방법
KR20080084282A (ko) 반도체 칩과 이의 제조방법 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee