KR100663609B1 - Method for manufacturing isolation layer in semiconductor device - Google Patents

Method for manufacturing isolation layer in semiconductor device Download PDF

Info

Publication number
KR100663609B1
KR100663609B1 KR1020050034738A KR20050034738A KR100663609B1 KR 100663609 B1 KR100663609 B1 KR 100663609B1 KR 1020050034738 A KR1020050034738 A KR 1020050034738A KR 20050034738 A KR20050034738 A KR 20050034738A KR 100663609 B1 KR100663609 B1 KR 100663609B1
Authority
KR
South Korea
Prior art keywords
film
trench
pad
semiconductor substrate
manufacturing
Prior art date
Application number
KR1020050034738A
Other languages
Korean (ko)
Other versions
KR20060113812A (en
Inventor
최명규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050034738A priority Critical patent/KR100663609B1/en
Publication of KR20060113812A publication Critical patent/KR20060113812A/en
Application granted granted Critical
Publication of KR100663609B1 publication Critical patent/KR100663609B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Abstract

본 발명은 트렌치 측벽 산화 공정에서 트렌치 탑 코너의 라운드 특성과 모우트 발생을 방지하여 소자의 특성을 개선하는데 적합한 반도체 소자의 소자분리막 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 소자분리막 제조 방법은 반도체 기판 상에 패드용 산화막, 폴리실리콘막, 질화막을 차례로 형성하는 단계; 상기 질화막, 폴리실리콘막 및 산화막을 식각하여 소자분리 영역의 상기 반도체 기판을 노출시키는 단계; 상기 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 폴리실리콘막을 산화시키면서 상기 트렌치의 표면을 따라 월산화막을 성장시키는 산화 공정을 실시하는 단계; 및 상기 트렌치를 포함하는 결과물의 전면에 트렌치 매립 절연막을 형성하여 트렌치를 매립하는 단계; 화학적·기계적 연마 공정을 실시하여 상기 패드 질화막이 노출되도록 상기 트렌치 매립 절연막을 평탄화시키는 단계; 및 상기 질화막 및 상기 폴리실리콘막을 제거하는 단계를 포함한다.The present invention is to provide a method for manufacturing a device isolation film of a semiconductor device suitable for improving the characteristics of the device by preventing the round characteristics of the trench top corner and the occurrence of the trench in the trench sidewall oxidation process, the device of the semiconductor device of the present invention for this purpose The separator manufacturing method includes the steps of sequentially forming an oxide film for a pad, a polysilicon film, and a nitride film on a semiconductor substrate; Etching the nitride film, the polysilicon film, and the oxide film to expose the semiconductor substrate in an isolation region; Etching the exposed semiconductor substrate to form a trench; Performing an oxidation process of growing a monthly oxide film along the surface of the trench while oxidizing the polysilicon film; Filling a trench by forming a trench filling insulating film in an entire surface of the resultant including the trench; Performing a chemical mechanical polishing process to planarize the trench filling insulating film to expose the pad nitride film; And removing the nitride film and the polysilicon film.

STI, 모우트(moat), 트렌치, 탑 코너 라운딩 STI, moat, trench, top corner rounding

Description

반도체 소자의 소자분리막 제조 방법{METHOD FOR MANUFACTURING ISOLATION LAYER IN SEMICONDUCTOR DEVICE} METHODS FOR MANUFACTURING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 소자분리막 제조 방법을 도시한 단면도 및 TEM 사진,1A and 1B are cross-sectional views and TEM photographs illustrating a method of manufacturing a device isolation film of a semiconductor device according to the prior art;

도 2a 내지 도 2h는 본 발명의 일실시예에 따른 반도체 소자의 소자분리막 제조 방법을 도시한 단면도. 2A to 2H are cross-sectional views illustrating a method of manufacturing a device isolation film of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 패드 산화막21 semiconductor substrate 22 pad oxide film

23 : 패드 전도막 24 : 패드 질화막23: pad conductive film 24: pad nitride film

25 : 포토레지스트 패턴 26 : 트렌치 25 photoresist pattern 26 trench

27 : 월산화막 28 : 갭필 산화막 27: monthly oxide film 28: gapfill oxide film

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 소자분리막 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a device isolation film manufacturing method of a semiconductor device.

최근 반도체 소자의 집적도가 증가함에 따라 디자인 룰(design rule)이 감소하고, 따라서 반도체 소자와 반도체 소자를 분리하는 소자분리막의 크기도 같은 스케일(scale)만큼 축소되어 통상의 LOCOS(Local Oxidation of Silicon)방법은 그 적용이 한계에 이르게 되었다. 이를 해결하기 위해 STI(Shallow Trench Isolation) 방법이 제안되었으며, STI 방법은 최소 소자분리 피치(pitch), 더욱 평탄한 표면, 래치업 면역성(latch-up immunity) 증대를 제공하기 위해 필수적인 요소가 되었다.In recent years, as the integration degree of semiconductor devices increases, the design rule decreases, and thus, the size of the device isolation layer separating the semiconductor devices and the semiconductor devices is also reduced by the same scale, so that the local LOCOS (Local Oxidation of Silicon) The method has reached its application. To solve this problem, the Shallow Trench Isolation (STI) method has been proposed, and the STI method has become an essential element to provide minimum device isolation pitch, a flatter surface, and increased latch-up immunity.

또한, 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인을 근본적으로 해결할 수 있고, 활성영역의 확보에 유리한 소자분리 공정으로 부각되고 있으며, 현재는 물론 향후 기가 디램급 이상의 초고집적 반도체 소자 제조 공정까지 적용이 유망한 기술이다.In addition, it is possible to fundamentally solve the instability of the process such as deterioration of the field oxide film due to the reduction of the design rule of the semiconductor device, has emerged as a device separation process that is advantageous to secure the active area, now and of course in the future It is a promising technology that can be applied to the manufacturing process of ultra-high density semiconductor device of more than giga DRAM grade.

종래 기술의 반도체 소자의 소자분리막은 필드 영역을 식각 기술을 이용하여 트렌치를 형성한 후 STI 측벽 산화를 통해 식각 공정에 의한 손상을 보상하고, 트렌치 탑 코너를 라운딩시키는 역할을 한다.The device isolation layer of the semiconductor device of the prior art serves to compensate for the damage caused by the etching process through the STI sidewall oxidation after forming the trench in the field region using an etching technique, and to round the trench top corner.

그러므로, 이 공정은 적절한 온도와 두께 및 산화 분위기 설정을 통하여 트렌치 라운딩을 이루고 완전한 식각 손상을 보상하기 위한 필수적인 공정이다.Therefore, this process is an essential process to achieve trench rounding and compensate for complete etch damage through proper temperature and thickness and oxidizing atmosphere settings.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 소자분리막 제조 방법을 도시한 단면도 및 TEM 사진이다.1A and 1B are cross-sectional views and TEM photographs illustrating a method of manufacturing a device isolation film of a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 패드 산화막과 패드 질화 막이 적층된 트렌치 패턴(도시하지 않음)을 증착하고, 트렌치 패턴을 식각마스크로 반도체 기판(11)을 선택적으로 식각하여 트렌치(12)를 형성한다.As illustrated in FIG. 1A, a trench pattern (not shown) in which a pad oxide layer and a pad nitride layer are stacked is deposited on the semiconductor substrate 11, and the semiconductor substrate 11 is selectively etched using the trench pattern as an etch mask. The trench 12 is formed.

이어서, 트렌치(12)를 포함하는 결과물의 전면에 트렌치(12)를 충분히 매립할 수 있을 정도의 두께로 갭필 산화막(13)을 증착한다. 계속해서, 화학적 기계적 연마(chemical mechanical polishing; CMP)를 실시하여 패드 질화막이 노출될 때까지 갭필 산화막을 평탄화므로써, 반도체 기판을 소자분리 영역과 액티브 영역으로 구분한다. 이어서, 인산 용액(H3PO4)을 이용하여 패드 질화막을 제거하고, 불산 용액(HF)으로 패드 산화막을 제거한다.Subsequently, the gapfill oxide film 13 is deposited to a thickness such that the trench 12 is sufficiently buried in the entire surface of the resultant including the trench 12. Subsequently, a chemical mechanical polishing (CMP) is performed to planarize the gap fill oxide film until the pad nitride film is exposed, thereby separating the semiconductor substrate into an isolation region and an active region. Subsequently, the pad nitride film is removed using a phosphoric acid solution (H 3 PO 4 ), and the pad oxide film is removed with a hydrofluoric acid solution (HF).

그러나, 종래 기술에 따른 공정 조건으로는 트렌치 탑 코너에서의 라운딩은 공정상의 한계로 가지며 아주 취약한 구조적 특성을 보인다.However, in the process conditions according to the prior art, the rounding at the trench top corner is a process limitation and shows very weak structural characteristics.

그리고, 현재의 공정 조건으로서는 트렌치 탑 코너에서 모우트(A)의 발생은 필수적이며 이로인한 고집적 소자에서는 소자의 신뢰성이나 GOI(Gate Oxidation Integrity) 특성에서 열화되는 문제점이 있다.In the current process conditions, the generation of the moat A in the trench top corner is essential, and in this integrated device, there is a problem of deterioration in device reliability or GOI (Gate Oxidation Integrity) characteristics.

도 1b는 종래 기술에 따른 모우트(B)의 발생을 보여주는 TEM 사진이다.1B is a TEM photograph showing the occurrence of the moat B according to the prior art.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 트렌치 산화 공정에서 트렌치 탑 코너의 라운드 특성과 모우트 발생을 방지하여 소자의 특성을 개선하는데 적합한 반도체 소자의 소자분리막 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a device isolation film manufacturing method of a semiconductor device suitable for improving the characteristics of the device by preventing the round characteristics and the occurrence of the trench top corner in the trench oxidation process Its purpose is to.

상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 소자분리막 제조 방법은 반도체 기판 상에 패드용 산화막, 폴리실리콘막, 질화막을 차례로 형성하는 단계; 상기 질화막, 폴리실리콘막 및 산화막을 식각하여 소자분리 영역의 상기 반도체 기판을 노출시키는 단계; 상기 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 폴리실리콘막을 산화시키면서 상기 트렌치의 표면을 따라 월산화막(wall oxide)을 성장시키는 산화 공정을 실시하는 단계; 및 상기 트렌치를 포함하는 결과물의 전면에 트렌치 매립 절연막을 형성하여 트렌치를 매립하는 단계; 화학적·기계적 연마 공정을 실시하여 상기 패드 질화막이 노출되도록 상기 트렌치 매립 절연막을 평탄화시키는 단계; 및 상기 질화막 및 상기 폴리실리콘막을 제거하는 단계를 포함한다.A device isolation film manufacturing method of a semiconductor device according to the present invention for achieving the above object comprises steps of sequentially forming an oxide film for a pad, a polysilicon film, and a nitride film on a semiconductor substrate; Etching the nitride film, the polysilicon film, and the oxide film to expose the semiconductor substrate in an isolation region; Etching the exposed semiconductor substrate to form a trench; Performing an oxidation process of growing a wall oxide along the surface of the trench while oxidizing the polysilicon film; Filling a trench by forming a trench filling insulating film in an entire surface of the resultant including the trench; Performing a chemical mechanical polishing process to planarize the trench filling insulating film to expose the pad nitride film; And removing the nitride film and the polysilicon film.

이와 같이, 본 발명은 트렌치 산화 공정에서 패드 폴리실리콘막의 산화를 통화여 STI 트렌치 탑 코너에서의 라운딩 특성 개선과 모우트 발생을 억제할 수 있고, 패드 폴리실리콘막을 패드 산화막과 질화막 사이에 적용하므로써, 막간의 스트레스를 완화시킬 수 있다.As described above, the present invention is capable of suppressing the improvement of the rounding characteristics and the occurrence of the moat in the STI trench top corner by the oxidation of the pad polysilicon film in the trench oxidation process, and by applying the pad polysilicon film between the pad oxide film and the nitride film, It can alleviate interstitial stress.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 2a 내지 도 2h는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 단면도이다.2A to 2H are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 패드용 산화막(22), 폴리실리콘막(23)을 차례로 증착한다. As shown in FIG. 2A, the pad oxide film 22 and the polysilicon film 23 are sequentially deposited on the semiconductor substrate 21.

이 때, 패드 산화막(22)은 반도체 기판(21)과 질화막의 스트레스 완화용으로 140Å의 두께로 증착하며, 패드 폴리실리콘막(23)은 반도체 기판(21)과 질화막의 스트레스 완화용 버퍼막이며, 질화막과 선택적 산화가 일어나는 역할을 하며 1200Å의 두께로 증착한다. At this time, the pad oxide film 22 is deposited to a thickness of 140 Å for stress relaxation of the semiconductor substrate 21 and the nitride film, and the pad polysilicon film 23 is a buffer film for stress relaxation of the semiconductor substrate 21 and the nitride film. In addition, the nitride film and selective oxidation take place and are deposited to a thickness of 1200Å.

이어서, 패드 폴리실리콘막(23)에 이온 주입을 실시한다. 이온 주입 정도에 따라 패드 폴리실리콘막(23)의 산화 속도를 증가시키며 산화되는 두께 조절이 가능하고, 산화되는 프로파일 조절이 가능하다.Next, ion implantation is performed to the pad polysilicon film 23. In accordance with the degree of ion implantation, the oxidation rate of the pad polysilicon layer 23 may be increased and the thickness of the oxidized may be adjusted, and the oxidized profile may be controlled.

더 자세히는, 이온 주입시 안티몬(Sb) 또는 인듐(In)을 주입하는데, 이온 주입 깊이는 패드 폴리실리콘막(23)의 2/3∼5/6가 되는 지점으로 하고, 도핑 프로파일은 패드 산화막(22)에 가까이 갈수록 높아지는 조건으로 한다.More specifically, antimony (Sb) or indium (In) is implanted during ion implantation, and the ion implantation depth is 2/3 to 5/6 of the pad polysilicon film 23, and the doping profile is a pad oxide film. It is set as the condition that gets closer to (22).

이온 주입된 도펀트들은 기판(21)의 표면까지 확산되어 트렌치 탑 코너의 산화 속도를 증가시켜 트렌치 탑 코너를 라운딩 시키는 역할을 한다.Ion-implanted dopants diffuse to the surface of the substrate 21 to increase the oxidation rate of the trench top corners and serve to round the trench top corners.

도 2b에 도시된 바와 같이, 이온 주입된 패드 폴리실리콘막(23) 상에 패드 질화막(24)을 증착한다. 이 때, 패드 질화막(24)은 화학적·기계적 연마(Chmical Mechanical Polishing; 이하 'CMP')를 진행할 때, 연마 정지막으로 작용한다.As shown in FIG. 2B, a pad nitride film 24 is deposited on the ion implanted pad polysilicon film 23. At this time, the pad nitride film 24 acts as a polishing stop film when chemical mechanical polishing (CMP) is performed.

도 2c에 도시된 바와 같이, 패드 질화막(24)의 소정 영역 상에 트렌치를 형 성하기 위한 포토레지스트 패턴(25)을 형성한다. As shown in FIG. 2C, a photoresist pattern 25 for forming a trench is formed on a predetermined region of the pad nitride film 24.

도 2d에 도시된 바와 같이, 포토레지스트 패턴(25)을 식각마스크로 패드 질화막(24a), 패드 폴리실리콘막(23a), 패드 산화막(22a) 및 반도체 기판(21)을 선택적으로 식각하는데, 반도체 기판(21) 표면으로부터 3500Å 두께를 식각하여 트렌치(26)를 형성한다. 트렌치(26) 형성 공정을 끝마치고, 포토레지스트 패턴(25)을 스트립한다.As shown in FIG. 2D, the pad nitride layer 24a, the pad polysilicon layer 23a, the pad oxide layer 22a, and the semiconductor substrate 21 are selectively etched using the photoresist pattern 25 as an etch mask. The trench 26 is formed by etching 3500 mm thick from the surface of the substrate 21. The trench 26 is formed, and the photoresist pattern 25 is stripped.

도 2e에 도시된 바와 같이, 트렌치 형성 후 식각 불순물 및 잔유물을 제거하기 위해 세정을 실시한다. 이 때, 전세정 단계로 SC-1용액을 (Standard Cleaning; NH4와 H2O2가 1:4:20의 비로 혼합된 유기물) 50℃의 온도에서 10분간 진행하고, 불산 용액(HF와 H2O가 1:99의 비로 혼합된 용액)을 이용하여 180초 동안 습식 세정을 실시한다. As shown in FIG. 2E, cleaning is performed to remove etching impurities and residues after trench formation. At this time, the SC-1 solution was pre-washed (Standard Cleaning; organic material mixed with NH 4 and H 2 O 2 in a ratio of 1: 4: 20) for 10 minutes at a temperature of 50 ° C., followed by hydrofluoric acid solution (HF and Wet cleaning for 180 seconds using a solution of H 2 O mixed at a ratio of 1:99.

이어서, 라운딩 산화(rounding oxidation)는 1000℃∼1200℃의 고온 건식 산화 분위기에서 트렌치 엣지부의 탑 코너 라운딩을 실현시키고, 라운딩 산화 후 패드 폴리실리콘막(23a) 측면과 트렌치(26)의 표면을 따라 50Å∼150Å의 두께를 갖는 월산화막(wall oxide, 27)을 성장시킨다. 이 때, 패드 폴리실리콘막(23a) 측면에 성장된 월산화막(27)은 그 프로파일 및 두께를 도 2a의 과정에서 도시한 이온 주입에 따라 조절할 수 있다. 실시예에 따라 패드 폴리실리콘막(23a) 측면에 산화되어 형성된 월산화막(27)은 200Å∼800Å의 두께로 형성할 수 있다.Then, rounding oxidation realizes the top corner rounding of the trench edge portion in a high temperature dry oxidation atmosphere of 1000 ° C to 1200 ° C, and after the rounding oxidation, along the side of the pad polysilicon film 23a and the surface of the trench 26. A wall oxide 27 having a thickness of 50 kPa to 150 kPa is grown. At this time, the monthly oxide film 27 grown on the side of the pad polysilicon film 23a may adjust its profile and thickness according to the ion implantation shown in FIG. 2A. According to the embodiment, the monthly oxide film 27 formed by oxidizing on the side of the pad polysilicon film 23a may be formed to have a thickness of 200 kPa to 800 kPa.

삭제delete

도 2f에 도시된 바와 같이, 트렌치(26)를 충분히 매립하도록 결과물의 전면에 6000Å 두께의 트렌치 매립 절연막(28)을 증착한다. 이어서, 1000℃∼1200℃의 고온 N2 분위기에서 고온의 어닐링(annealing)을 진행한다. 한편, 트렌치 매립 절연막(28)으로 고밀도 플라즈마 산화막(high density plasma oxide; HDP oxide)을 사용한다. 또는, CVD(Chemical Vapor Deposition)산화막으로 USG(Undoped Silicate Glass), TEOS(Tetra Ethyl Ortho Silicate)를 단독 도는 이들의 조합을 사용하기도 한다. 이러한 물질들은 열적 성장된 산화막(thermal oxidation)에 비해 열 다발(heat budget)이 적고 공정 스루풋이 좋아 게미컬을 이용한 습식 식각 공정이나 세정 공정에 대한 식각 속도가 빠르다.As shown in FIG. 2F, a trench fill insulating film 28 having a thickness of 6000 증착 is deposited on the entire surface of the resultant material to sufficiently fill the trench 26. Then, the process proceeds to annealing (annealing) of a high temperature at a high temperature N 2 atmosphere at 1000 ℃ ~1200 ℃. Meanwhile, a high density plasma oxide (HDP oxide) is used as the trench filling insulating film 28. Alternatively, a combination of a single chemical vapor deposition (CVD) oxide film of USG (Undoped Silicate Glass) and TEOS (Tetra Ethyl Ortho Silicate) alone or a combination thereof may be used. These materials have a lower heat budget and better process throughput than thermally grown oxides, resulting in faster etching rates for wet or cleaning processes using chemicals.

도 2g에 도시된 바와 같이, CMP를 실시하여 패드 질화막(24a)이 노출될 때까지 트렌치 갭필 절연막(28a)을 평탄화한다. As shown in Fig. 2G, CMP is performed to planarize the trench gap fill insulating film 28a until the pad nitride film 24a is exposed.

도 2h에 도시된 바와 같이, 패드 질화막(24a), 패드 폴리실리콘막(23a)을 제거한다. As shown in Fig. 2H, the pad nitride film 24a and the pad polysilicon film 23a are removed.

이어서, 도면에 도시하지는 않았지만 후속 열산화 공정(600℃∼1100℃)을 진행하여 반도체 기판(21) 상에 게이트 산화막을 형성한다.Subsequently, although not shown in the figure, a subsequent thermal oxidation process (600 占 폚 to 1100 占 폚) is performed to form a gate oxide film on the semiconductor substrate 21.

상술한 바와 같이, 트렌치 형성 중 트렌치 산화 공정에서 패드 산화막과 패드 질화막 사이에 패드 폴리실리콘막을 적용하여 산화 공정시 패드 폴리실리콘막의 산화를 통하여 트렌치 탑 코너에서의 라운딩 특성 개선과 모우트 발생을 억제할 수 있다. As described above, the pad polysilicon film is applied between the pad oxide film and the pad nitride film in the trench oxidation process during the trench formation to suppress the occurrence of rounding and improvement of the rounding characteristics at the trench top corner through oxidation of the pad polysilicon film during the oxidation process. Can be.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 트렌치 산화 공정시 패드용 산화막 상에 증착된 폴리실리콘막이 산화되어 트렌치 탑 코너를 효과적으로 라운딩시키고 모우트를 제거하는 효과를 얻을 수 있다.In the present invention described above, the polysilicon film deposited on the pad oxide film during the trench oxidation process may be oxidized to effectively round the trench top corners and remove the moat.

또한, 패드용 산화막과 질화막 사이에 폴리실리콘막을 증착함으로써, 트렌치 마스크를 구성하는 막들간의 스트레스를 감소시킨다.Further, by depositing a polysilicon film between the pad oxide film and the nitride film, stress between the films constituting the trench mask is reduced.

또한, 모우트를 제거함으로써, 접합 누설 및 GOI 열화 방지 및 누설 전류 등을 제거함으로써, 소자의 전기적 특성을 향상시키고 신뢰성을 개선할 수 있다.In addition, by eliminating the moat, it is possible to prevent junction leakage, GOI deterioration, leakage current, and the like, thereby improving the electrical characteristics of the device and improving reliability.

또한, 트렌치 엣지에서 발생하는 게이트 산화막 얇아짐 현상을 제거하여 소자의 안정적 동작 전압을 나타내며 이니셜 페일(initial fail) 현상을 제거한다.In addition, the gate oxide thinning phenomenon occurring at the trench edge is eliminated, indicating a stable operating voltage of the device and eliminating initial fail.

또한, 협 채널 효과(narrow channel effect), 문턱 전압 증가 및 험프 현상 등을 방지하여 초고집적 소자의 특성을 향상시킨다.In addition, a narrow channel effect, a threshold voltage increase, and a hump phenomenon are prevented, thereby improving characteristics of an ultra-high density device.

Claims (9)

반도체 기판 상에 패드용 산화막, 폴리실리콘막, 질화막을 차례로 형성하는 단계;Sequentially forming an oxide film for a pad, a polysilicon film, and a nitride film on the semiconductor substrate; 상기 질화막, 폴리실리콘막 및 산화막을 식각하여 소자분리 영역의 상기 반도체 기판을 노출시키는 단계;Etching the nitride film, the polysilicon film, and the oxide film to expose the semiconductor substrate in an isolation region; 상기 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계;Etching the exposed semiconductor substrate to form a trench; 상기 폴리실리콘막을 산화시키면서 상기 트렌치의 표면을 따라 월산화막(wall oxide)을 성장시키는 산화 공정을 실시하는 단계; 및Performing an oxidation process of growing a wall oxide along the surface of the trench while oxidizing the polysilicon film; And 상기 트렌치를 포함하는 결과물의 전면에 트렌치 매립 절연막을 형성하여 트렌치를 매립하는 단계;Filling the trench by forming a trench filling insulating film in the entire surface of the resultant including the trench; 화학적·기계적 연마 공정을 실시하여 상기 패드 질화막이 노출되도록 상기 트렌치 매립 절연막을 평탄화시키는 단계; 및Performing a chemical mechanical polishing process to planarize the trench filling insulating film to expose the pad nitride film; And 상기 질화막 및 상기 폴리실리콘막을 제거하는 단계Removing the nitride film and the polysilicon film 를 포함하는 반도체 소자의 소자분리막 제조 방법.Device isolation film manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 반도체 기판 상에 패드용 산화막, 폴리실리콘막, 질화막을 차례로 형성하는 단계는,The step of sequentially forming an oxide film for a pad, a polysilicon film, and a nitride film on the semiconductor substrate, 상기 패드용 산화막, 폴리실리콘막을 형성한 후, 상기 반도체 기판 전면에 이온 주입을 실시하는 단계를 더 포함하는 반도체 소자의 소자분리막 제조 방법.And forming an oxide film for the pad and a polysilicon film, and then performing ion implantation on the entire surface of the semiconductor substrate. 제 2 항에 있어서,The method of claim 2, 상기 반도체 기판 전면에 이온 주입을 실시하는 단계는,The ion implantation of the entire surface of the semiconductor substrate, 상기 폴리실리콘막 두께의 2/3∼5/6 되는 깊이에 인듐 또는 안티몬 이온을 주입하는 반도체 소자의 소자분리막 제조 방법.A method of manufacturing a device isolation film for a semiconductor device in which indium or antimony ions are implanted at a depth of 2/3 to 5/6 of the thickness of the polysilicon film. 제 1 항에 있어서,The method of claim 1, 상기 폴리실리콘막을 산화시키고 상기 트렌치의 표면을 따라 월산화막을 성장시키는 산화 공정을 실시하는 단계는, The step of oxidizing the polysilicon film and growing an oxide film along the surface of the trench, SC-1 용액으로 50℃에서 10분 동안 전세정을 실시하는 단계;Prewashing at 50 ° C. for 10 minutes with SC-1 solution; 불산 용액으로 180초 동안 후세정을 실시하는 하는 단계를 포함하는 반도체 소자의 소자분리막 제조 방법. Method of manufacturing a device isolation film of a semiconductor device comprising the step of performing post-cleaning for 180 seconds with hydrofluoric acid solution. 제 4 항에 있어서,The method of claim 4, wherein 상기 SC-1 용액은 NH4와 H2O2가 1:4:20의 비로 혼합된 유기물이고, 불산 용액HF와 H2O가 1:99의 비로 혼합된 용액인 반도체 소자의 소자분리막 제조 방법.The SC-1 solution is an organic material in which NH 4 and H 2 O 2 are mixed in a ratio of 1: 4: 20, and a hydrofluoric acid solution HF and H 2 O are in a ratio of 1:99 solution. . 제 1 항 또는 제 4 항에 있어서,The method according to claim 1 or 4, 상기 산화 공정은 1000℃∼1200℃의 고온 건식 산화 분위기에서 실시하는 반도체 소자의 소자분리막 제조 방법.The oxidation process is a device isolation film manufacturing method of a semiconductor device performed in a high temperature dry oxidation atmosphere of 1000 ℃ to 1200 ℃. 제 1 항에 있어서,The method of claim 1, 상기 산화 공정을 실시하여 상기 폴리실리콘막 측면에 200Å∼800Å 두께의 산화막을 형성하는 반도체 소자의 소자분리막 제조 방법.A method of manufacturing a device isolation film for a semiconductor device by performing the oxidation step to form an oxide film having a thickness of 200 kPa to 800 kPa on the side of the polysilicon film. 제 1 항에 있어서,The method of claim 1, 상기 산화 공정을 실시하여 상기 트렌치 표면을 따라 50Å∼150Å 두께의 월산화막을 성장시키는 반도체 소자의 소자분리막 제조 방법.A method of manufacturing a device isolation film for a semiconductor device by performing the oxidation process to grow a monthly oxide film having a thickness of 50 kV to 150 kV along the trench surface. 삭제delete
KR1020050034738A 2005-04-26 2005-04-26 Method for manufacturing isolation layer in semiconductor device KR100663609B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050034738A KR100663609B1 (en) 2005-04-26 2005-04-26 Method for manufacturing isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050034738A KR100663609B1 (en) 2005-04-26 2005-04-26 Method for manufacturing isolation layer in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060113812A KR20060113812A (en) 2006-11-03
KR100663609B1 true KR100663609B1 (en) 2007-01-02

Family

ID=37651814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050034738A KR100663609B1 (en) 2005-04-26 2005-04-26 Method for manufacturing isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR100663609B1 (en)

Also Published As

Publication number Publication date
KR20060113812A (en) 2006-11-03

Similar Documents

Publication Publication Date Title
US6069058A (en) Shallow trench isolation for semiconductor devices
JP4497860B2 (en) Method for forming element isolation film of semiconductor element
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
KR100875067B1 (en) Manufacturing Method of Flash Memory Device
KR100590396B1 (en) Method of manufacturing a flash memory cell
KR100856315B1 (en) Method of manufacturing semiconductor device
KR100663609B1 (en) Method for manufacturing isolation layer in semiconductor device
KR100708530B1 (en) Method for preventing divot pattern during the shallow trench isolation process
KR20010068644A (en) Method for isolating semiconductor devices
KR100473732B1 (en) Method of forming an isolation layer in a semiconductor device
KR20070002945A (en) Method for forming trench type isolation layer in semiconductor device
KR100673224B1 (en) Method of manufacturing a flash memory device
KR100501641B1 (en) Method of forming well in semiconductor device
KR100500943B1 (en) Method for protecting moat in semiconductor device with selective silicon recess
KR100400301B1 (en) A method for forming a field oxide of semiconductor device
KR100558032B1 (en) Shallow trench isolation method of semiconductor device
KR20040059998A (en) Method for manufacturing isolation layer in semiconductor device
KR100431087B1 (en) Method for manufacturing semiconductor device
KR100672768B1 (en) Method for forming isolation in semiconductor device
KR20030094440A (en) Method of forming a isolation layer in a semiconductor device and manufacturing a flash memory cell using the same
KR101147376B1 (en) Method for manufacturing semiconductor device
KR100469761B1 (en) Method for forming of isolation
JP2002100670A (en) Semiconductor device and its manufacturing method
KR20050069519A (en) Method for manufacturing semiconductor devices
KR100571413B1 (en) Device Separator Formation Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 14