KR100658167B1 - Analog to digital converter - Google Patents
Analog to digital converter Download PDFInfo
- Publication number
- KR100658167B1 KR100658167B1 KR1020040009283A KR20040009283A KR100658167B1 KR 100658167 B1 KR100658167 B1 KR 100658167B1 KR 1020040009283 A KR1020040009283 A KR 1020040009283A KR 20040009283 A KR20040009283 A KR 20040009283A KR 100658167 B1 KR100658167 B1 KR 100658167B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- enable
- analog input
- signal
- input
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
- B60R11/02—Arrangements for holding or mounting articles, not otherwise provided for for radio sets, television sets, telephones, or the like; Arrangement of controls thereof
- B60R11/0241—Arrangements for holding or mounting articles, not otherwise provided for for radio sets, television sets, telephones, or the like; Arrangement of controls thereof for telephones
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
- B60R2011/0001—Arrangements for holding or mounting articles, not otherwise provided for characterised by position
- B60R2011/0003—Arrangements for holding or mounting articles, not otherwise provided for characterised by position inside the vehicle
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/04—Supports for telephone transmitters or receivers
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 칩 내부의 입력라인에 차지되어 있는 전하를 디스차지 또는 프리차지시켜, 입력라인의 전압과 아날로그 입력전압의 차이에 따른 노이즈 발생을 방지할 수 있도록 하는데 있다. The present invention relates to an analog-to-digital converter, and more particularly, by discharging or precharging charges occupied in an input line inside a chip, it is possible to prevent noise caused by a difference between an input line voltage and an analog input voltage. To make it work.
이를 위해, 본 발명은 복수개의 채널의 아날로그 입력전압을 선택적으로 출력하는 스위칭그룹과, 입력라인의 전위를 상기 아날로그 입력전압과 동전위로 프리차지시키는 프리차지수단과, 상기 프리차지수단에 의해 프리차지된 후에 구동되어 상기 아날로그 입력전압을 전달하는 인에이블수단과, 상기 인에이블수단으로부터 전달된 상기 아날로그 입력전압을 기준전압과 비교 증폭하여 출력하는 비교부를 포함하여 구성함을 특징으로 한다.To this end, the present invention provides a switching group for selectively outputting analog input voltages of a plurality of channels, precharge means for precharging the potential of an input line to the analog input voltage and a coin, and precharge by the precharge means. And an enable means for driving after transmitting the analog input voltage, and a comparator for comparing and amplifying the analog input voltage transferred from the enable means with a reference voltage.
Description
도 1은 종래의 아날로그 디지털 컨버터 회로도.1 is a circuit diagram of a conventional analog-to-digital converter.
도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터 회로도.2 is an analog to digital converter circuit diagram according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 동작타이밍도.3 is an operation timing diagram of an analog to digital converter according to an embodiment of the present invention.
본 발명은 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 칩 내부의 입력라인에 차지되어 있는 전하를 디스차지 또는 프리차지시켜, 입력라인의 전압과 아날로그 입력전압의 차이에 따른 노이즈 발생을 방지할 수 있도록 하는데 있다.The present invention relates to an analog-to-digital converter, and more particularly, by discharging or precharging charges occupied in an input line inside a chip, it is possible to prevent noise caused by a difference between an input line voltage and an analog input voltage. To make it work.
일반적으로, 아날로그 디지털 컨버터는 아날로그 입력신호를 디지털신호로 변환하는 장치이다. In general, an analog to digital converter is a device for converting an analog input signal into a digital signal.
도 1은 종래의 아날로그 디지털 컨버터의 회로도이다.1 is a circuit diagram of a conventional analog-to-digital converter.
종래의 아날로그 디지털 컨버터는 복수개의 채널과 연결되는 복수개의 스위치소자 SW1 내지 SWn로 이루어진 스위칭그룹(10), 인에이블 스위치 SW10, 스타트 스위치 SW20, 및 비교부(20)로 구성된다.The conventional analog-to-digital converter is composed of a
복수개의 스위치소자 SW1 내지 SWn에 따라 복수개의 채널 CH1 내지 CHn 중 하나의 채널이 선택된다. 선택된 채널로 입력되는 아날로그 입력전압 VAIN이 입력라인(11)을 통해 인에이블 스위치 SW10로 전달된다. 전달된 아날로그 입력전압 VAIN은 인에이블 스위치 SW10 및 스타트 스위치 SW20에 의해 제어되어 비교부(20)로 전달된다. 이때, 인에이블 스위치 SW10는 인에이블신호 ADCEN에 의해 제어되어 온오프되고, 스타트 스위치 SW20는 스타트신호 ADCS에 의해 제어되어 온오프 된다.One channel of the plurality of channels CH1 to CHn is selected according to the plurality of switch elements SW1 to SWn. The analog input voltage VAIN input to the selected channel is transferred to the enable switch SW10 through the
비교부(20)는 아날로그 입력단(+)으로 변환하고자 하는 아날로그 입력전압 VAIN을 수신하고, 기준전압 입력단(-)으로 기준전압 VREF을 수신하여 아날로그 입력전압 VAIN과 기준전압 VREF을 비교한다. 그 결과, 아날로그 입력전압 VAIN이 기준전압 VREF보다 크면 하이레벨의 출력을 출력하고 아날로그 입력전압 VAIN이 기준전압 VREF보다 작으면 로우레벨의 출력을 출력한다.The
이러한 종래의 아날로그 디지털 컨버터는 복수개의 아날로그 입력전압이 순차적으로 입력되는 경우 먼저 입력된 아날로그 입력전압이 입력라인(11)에 차지되어 추후 입력되는 아날로그 입력전압에 악영향을 미친다.In the conventional analog-to-digital converter, when a plurality of analog input voltages are sequentially input, the first analog input voltage is occupied by the
예를 들어, 2V의 아날로그 입력전압 VAIN이 입력되어 입력라인에 차지된 후 3V의 아날로그 입력전압 VAIN이 입력되는 경우, 입력라인(11)에 2V가 차지되어 있는 상태에서 3V의 아날로그 입력전압 VAIN이 들어오면 3V의 아날로그 입력전압 VAIN이 입력라인(11)에 차지되어 있는 2V의 전압에 영향을 받아 3V 미만으로 떨어지게 된다. 그에따라, 비교부(20)는 3V 미만의 아날로그 입력전압 VAIN을 기준전압 VREF과 비교하여 출력함으로써, 부정확한 값을 출력하게 된다.For example, when the analog input voltage VAIN of 2V is input and occupied in the input line, and then the 3V analog input voltage VAIN is input, the analog input voltage VAIN of 3V is input while 2V is occupied in the
이와같이, 종래의 아날로그 디지털 컨버터는 입력되는 아날로그 입력전압 VAIN과 칩 내부의 입력라인(11)에 차지된 전압레벨에 차이가 발생하는 경우 노이즈가 발생하기 쉬운 문제점이 있다. 결국, 이러한 노이즈는 아날로그 디지털 컨버터의 정확도를 저하시키는 문제점이 있다.As described above, the conventional analog-to-digital converter has a problem that noise tends to occur when a difference occurs between the input analog input voltage VAIN and the voltage level occupied by the
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 칩 내부의 입력라인에 차지되어 있는 전하를 차지, 디스차지, 또는 프리차지시켜, 입력라인의 전압과 아날로그 입력전압의 차이에 따른 노이즈 발생을 방지하는데 있다.An object of the present invention for solving the above problems is to charge, discharge, or precharge the charge in the input line inside the chip to reduce noise caused by the difference between the voltage of the input line and the analog input voltage. To prevent it.
상기 과제를 달성하기 위한 본 발명은 복수개의 채널의 아날로그 입력전압을 선택적으로 출력하는 스위칭그룹과, 입력라인의 전위를 상기 아날로그 입력전압과 동전위로 프리차지시키는 프리차지수단과, 상기 프리차지수단에 의해 프리차지된 후에 구동되어 상기 아날로그 입력전압을 전달하는 인에이블수단과, 상기 인에이블수단으로부터 전달된 상기 아날로그 입력전압을 기준전압과 비교 증폭하여 출력하는 비교부를 포함하여 구성함을 특징으로 한다. According to an aspect of the present invention, there is provided a switching group for selectively outputting analog input voltages of a plurality of channels, precharge means for precharging an input line potential to the analog input voltage and a coin, and the precharge means. And an enable means which is driven after being precharged to transmit the analog input voltage, and a comparator which compares and amplifies the analog input voltage transferred from the enable means with a reference voltage.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 회로도이다.2 is a circuit diagram of an analog to digital converter according to an embodiment of the present invention.
아날로그 디지털 컨버터는 복수개의 채널과 연결되는 복수개의 스위치소자 SW1 내지 SWn로 이루어진 스위칭그룹(100), 프리차지부(200), 인에이블부(300), 및 비교부(400)로 구성된다.The analog-to-digital converter is composed of a
복수개의 스위치소자 SW1 내지 SWn들은 복수개의 채널 CH1 내지 CHn을 통해 입력되는 아날로그 입력전압 VAIN을 선택적으로 전달한다.The plurality of switch elements SW1 through SWn selectively transfer the analog input voltage VAIN input through the plurality of channels CH1 through CHn.
프리차지부(200)는 프리차지 스위치 SW100 및 D 플립플롭(201)으로 구성된다.The
D 플립플롭(201)은 인에이블신호 ADCEN를 클럭신호 CLK1에 동기시켜 균등화신호 EQV를 출력한다.The D flip-
프리차지 스위치 SW100는 균등화신호 EQV에 의해 제어되어, 온(ON)되면 입력라인(102)에 입력라인(101)의 새로 입력되는 아날로그 입력전압 VAIN을 인가하여 차지(프리차지 또는 디스차지)시킴으로써, 입력라인(102)을 아날로그 입력전압 VAIN과 동전위로 만들어준다.The precharge switch SW100 is controlled by the equalization signal EQV, and when turned on, charges (precharges or discharges) by applying the newly input analog input voltage VAIN of the
인에이블부(300)는 인에이블 스위치 SW200, 스타트 스위치 SW300, 및 D 플립플롭(301)으로 구성되어 입력라인(102)에 전달된 아날로그 입력전압 VAIN을 비교부(400)로 전달한다.The enable
D 플립플롭(301)은 인에이블신호 ADCEN를 클럭신호 CLK2에 동기시켜 지연인에이블신호 ADCEND를 출력한다. The D flip-
인에이블 스위치 SW200는 지연인에이블신호 ADCEND에 의해 입력라인(102)이 차지(디스차지 또는 프리차지) 된 후 구동되도록 제어되고, 스타트 스위치 SW300는 스타트신호 ADCS에 의해 제어되어 온오프된다.The enable switch SW200 is controlled to be driven after the
비교부(400)는 아날로그 입력단(+)으로 변환하고자 하는 아날로그 입력전압 VAIN을 수신하고, 기준전압 입력단(-)으로 기준전압 VREF을 수신하여 아날로그 입력전압 VAIN과 기준전압 VREF을 비교한다. 그 결과, 아날로그 입력전압 VAIN이 기준전압 VREF보다 크면 하이레벨의 출력을 출력하고 아날로그 입력전압 VAIN이 기준전압 VREF보다 작으면 로우레벨의 출력을 출력한다.The
이하, 도 3을 참조하여 아날로그 디지털 컨버터의 동작을 설명하기로 한다.Hereinafter, the operation of the analog-to-digital converter will be described with reference to FIG. 3.
복수개의 스위치 SW1 내지 SWn의 제어에 따라 복수개의 아날로그 입력 채널 CH1 내지 CHn 중 하나의 채널이 선택되어 선택된 채널을 통해 아날로그 입력전압 VAIN이 입력라인(101)에 인가된다. 이때, 스위치 SW100, SW200, SW300는 모두 오프상태이다.Under the control of the plurality of switches SW1 to SWn, one channel of the plurality of analog input channels CH1 to CHn is selected, and the analog input voltage VAIN is applied to the
D 플립플롭(201)으로부터 출력된 균등화신호 EQV에 의해 프리차지 스위치 SW100가 턴온되어 입력라인(101)의 입력전압 VAIN을 입력라인(102)에 인가시켜 입력라인(101, 102)을 동일전위로 만든다. The precharge switch SW100 is turned on by the equalization signal EQV output from the D flip-
그 후, D 플립플롭(301)으로부터 출력된 지연인에이블신호 ADCEND에 의해 인에이블 스위치 SW200가 턴온되고, 스타트신호 ADCS에 의해 스타트 스위치 SW300가 턴온되어 차지된 입력라인(102)의 아날로그 입력전압 VAIN이 비교부(200)의 아날로그 입력단(+)으로 입력된다.The enable switch SW200 is then turned on by the delay enable signal ADCEND output from the D flip-
이렇게 입력된 아날로그 입력전압 VAIN과 기준전압 VREF을 비교부(400)를 통해 비교한 결과를 레지스터(미도시)에 순차적으로 저장하여 레지스터에 저장된 값 이 변환된 디지털 값이 된다.The result of comparing the input analog input voltage VAIN and the reference voltage VREF through the
도 3에 도시한 바와 같이, 인에이블신호 ADCEN가 클럭신호 CLK1에 동기되어 출력되는 균등화신호 EQV는 인에이블신호 ADCEN가 동일하게 인에이블되고, 클럭신호 CLK2에 동기되어 출력되는 지연인에이블신호 ADCEND는 균등화신호 EQV보다 지연되어 균등화신호 EQV가 디스에이블될 때 인에이블된다. As shown in Fig. 3, the equalization signal EQV output of the enable signal ADCEN in synchronization with the clock signal CLK1 is equally enabled and the delay enable signal ADCEND output in synchronization with the clock signal CLK2. Enabled when equalization signal EQV is disabled with a delay than equalization signal EQV.
예를들어, 아날로그 입력전압 3V가 입력되어 비교된 후에 아날로그 입력전압 2V가 입력되는 경우, 인에이블 스위치 SW200 및 스타트 스위치 SW300는 오프되고 프리차지 스위치 SW100가 온되어 입력라인(102)의 전위를 2V로 만들어준 후, 인에이블 스위치 SW200 및 스타트 스위치 SW300를 온시켜 아날로그 입력전압 2V를 비교부(400)로 전달한다.For example, when the analog input voltage 2V is input after the analog input voltage 3V is input and compared, the enable switch SW200 and the start switch SW300 are turned off and the precharge switch SW100 is turned on to change the potential of the
이처럼, 인에이블 스위치 SW200가 온되기 전에 균등화신호 EQV에 의해 프리차지 스위치 SW100가 먼저 턴온되고 입력라인(102)을 차지시킨 후, 지연인에이블신호 ADCEND에 의해 인에이블 스위치 SW200를 턴온시킴으로써, 입력라인(102)의 전위와 입력되는 아날로그 입력전압 VAIN 전위의 차이로 인한 노이즈를 방지할 수 있다.As such, before the enable switch SW200 is turned on, the precharge switch SW100 is first turned on by the equalization signal EQV and occupies the
이상에서 살펴본 바와 같이, 본 발명은 칩 내부의 입력라인에 차지되어 있는 전하를 차지, 디스차지, 또는 프리차지시켜, 입력라인의 전압과 아날로그 입력전압의 차이에 따른 노이즈 발생을 방지하여 아날로그 디지털 컨버팅의 정확도를 향상시키는 효과가 있다. As described above, the present invention charges, discharges, or precharges the charges in the input lines inside the chip, thereby preventing the occurrence of noise due to the difference between the voltages of the input lines and the analog input voltages. It has the effect of improving the accuracy of.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040009283A KR100658167B1 (en) | 2004-02-12 | 2004-02-12 | Analog to digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040009283A KR100658167B1 (en) | 2004-02-12 | 2004-02-12 | Analog to digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050081044A KR20050081044A (en) | 2005-08-18 |
KR100658167B1 true KR100658167B1 (en) | 2006-12-15 |
Family
ID=37267740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040009283A KR100658167B1 (en) | 2004-02-12 | 2004-02-12 | Analog to digital converter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100658167B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100827268B1 (en) | 2006-09-14 | 2008-05-07 | 한국전자통신연구원 | Multi-bit pipeline analog-to-digital converter having amplifier sharing structure |
KR100885183B1 (en) | 2006-09-14 | 2009-02-23 | 삼성전자주식회사 | Electronic circuit protecting the effect of injection current and analog-digital conversion circuit |
-
2004
- 2004-02-12 KR KR1020040009283A patent/KR100658167B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20050081044A (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105281773B (en) | System and method for multi-channel sampling SAR ADC | |
US7230561B2 (en) | Programmable integrating ramp generator and method of operating the same | |
US8289198B2 (en) | Low power bit switches and method for high-voltage input SAR ADC | |
US7986256B2 (en) | A/D converter | |
US10979661B2 (en) | Analog-to-digital conversion circuit, image sensor and analog-to-digital conversion method | |
CN110521125B (en) | Analog-to-digital converter circuit and analog-to-digital conversion method | |
KR20090072870A (en) | Analog comparative reference signal generator and method thereof, analog to digital converter having the same and image sensor having the same | |
US9590653B2 (en) | Method and device for use in analog-to-digital conversion | |
US20150009053A1 (en) | Input configuration for analog to digital converter | |
KR101746064B1 (en) | Successive approximation register analog to digital converter | |
KR100658167B1 (en) | Analog to digital converter | |
EP1050792A2 (en) | Clock Signal generator for generating sub-sampling clock signals with fast and precisely-timed edges | |
US9374101B2 (en) | Sensor device including high-resolution analog to digital converter | |
US10498352B1 (en) | Capacitative digital-to-analog converter with reduced data-dependent loading of voltage reference | |
US10886931B1 (en) | Circuitry for low input charge analog to digital conversion | |
EP2055000B1 (en) | Buffer device for switched capacity circuit | |
KR100447235B1 (en) | Analog to digital converter | |
KR101471611B1 (en) | Multi-channel SAR-typed ADC apparatus with reference voltage fluctuation preventing scheme and method using the same | |
US20230155603A1 (en) | Ad converter | |
KR20010108754A (en) | Analog-to-digital converter reducing clock feedthrough and aperture uncertainty | |
US20230188150A1 (en) | Analog-to-digital conversion circuit and method having remained time measuring mechanism | |
KR100682244B1 (en) | Analog-to-digital converter reducing clock feedthrough and aperture uncertainty | |
US20030103152A1 (en) | Image reading device | |
JPS6112123A (en) | Sequential comparison analog-to-digital converter | |
KR100287878B1 (en) | Analog / digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 14 |