KR100657406B1 - 다층 인쇄회로기판 제조방법 - Google Patents

Abstract

잉크젯 프린팅을 이용한 다층 인쇄회로기판 제조방법이 개시된다. (a) 기판 상에 잉크젯 방식으로 회로패턴을 프린팅하는 단계, (b) 회로패턴의 소정의 위치에 페이스트 범프를 형성하는 단계, (c) 페이스트 범프를 코이닝(coining)하는 단계, 및 (d) 코이닝된 페이스트 범프의 높이에 대응하여 기판 상에 절연재를 프린팅하는 단계를 포함하는 다층 인쇄회로기판 제조방법은, 도금공정과 드릴링 공정 및 에칭공정이 불필요한 'dry process'로서, 잉크젯 기술과 범프 형성 기술만으로 간단하게 다층 인쇄회로기판을 제조할 수 있어 환경친화적이며 비용절감이 가능하다.

다층 인쇄회로기판, 잉크젯, 페이스트 범프

Description

다층 인쇄회로기판 제조방법{Manufacturing multi-layer PCB}

도 1은 종래기술에 따른 페이스트 범프 기판을 나타낸 단면도.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타낸 순서도.

도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

5 : 전자소자 7 : 공동(cavity)

9 : 전극패턴 10 : 기판

12, 22 : 회로패턴 14, 24 : 페이스트 범프

20, 30 : 절연재

본 발명은 다층 인쇄회로기판 제조방법에 관한 것이다.

종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로 를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.

전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다. 즉, HDI기판의 성능향상을 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다.

종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 기계적 드릴링(mechanical drilling) 등에 의해 비아홀을 천공하고, 코어기판의 표면 및 비아홀의 내주면에 화학동도금 및/또는 전기동도금 등으로 도금층을 형성하고, 코어기판의 표면에 애디티브 공법 또는 서브트랙티브 공법 등을 적용하여 내층회로를 형성한 후 회로를 검사한다.

다음으로, 표면처리 및 RCC(resin coated copper) 등의 적층에 의해 빌드업을 진행하며, 회로패턴의 층간 전기적 연결을 위한 비아홀을 레이저 드릴링 등에 의해 형성하고 비아홀의 표면을 도금한 후 적층된 기판의 표면에 외층회로를 형성하고 회로를 검사한다. 회로패턴의 층을 추가하기 위해서는 다시 표면처리 및 RCC 등을 적층하고, 비아홀을 형성하고 비아홀의 표면을 도금한 후 외층회로를 형성한다. 이와 같은 빌드업 공정을 진행하여 원하는 수만큼의 회로패턴 층을 형성한다.

그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용제품의 가격 하락에 따른 저비용(low cost)에 대한 요청, 양산성을 높이기 위한 리 드 타임(lead-time) 단축에 대한 요청 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.

한편, 종래기술의 복잡한 공정을 단순화하고 일괄적층에 의해 신속하고 저렴하게 다층 인쇄회로기판을 제조하기 위해, 도 1에 도시된 바와 같이 동박판(3)에 페이스트(paste)를 인쇄하여 범프(bump)(2')를 형성하고 여기에 절연재(1)를 적층시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층공정이 이루어지도록 하는 소위 'B2it'(Buried bump interconnection technology) 기술이 상용화되어 있다.

그러나, 전술한 'B2it' 인쇄회로기판 제조공정을 적용하기 위해서는 별도의 전용 장비를 사용해야 한다는 문제가 있다.

본 발명은 도금공정과 드릴링 공정이 불필요하고 잉크젯 기술과 범프 형성 기술만으로 다층 인쇄회로기판을 제조하는 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, (a) 기판 상에 잉크젯 방식으로 회로패턴을 프린팅하는 단계, (b) 회로패턴의 소정의 위치에 페이스트 범프를 형성하는 단계, (c) 페이스트 범프를 코이닝(coining)하는 단계, 및 (d) 코이닝된 페이스트 범프의 높이에 대응하여 기판 상에 절연재를 프린팅하는 단계를 포함하는 다층 인쇄회로기판 제조방법이 제공된다.

단계 (d)는 잉크젯 방식으로 절연재를 프린팅하는 단계에 의해 수행될 수 있다.

단계 (d) 이후에 (e) 절연재의 표면에 잉크젯 방식으로 다시 회로패턴을 프린팅하는 단계, (f) 회로패턴의 소정의 위치에 페이스트 범프를 형성하는 단계, (g) 페이스트 범프를 코이닝(coining)하는 단계, 및 (h) 코이닝된 상기 페이스트 범프의 높이에 대응하여 기판 상에 절연재를 프린팅하는 단계를 더 포함할 수 있다.

이는, 회로패턴 프린팅, 페이스트 범프 형성 및 코이닝, 절연재 프린팅의 공정을 반복하는 것을 의미하며, 원하는 회로패턴층의 수만큼 전술한 공정을 반복하여 다층 인쇄회로기판을 형성할 수 있다.

페이스트 범프는 절연재의 표면으로 노출되며, 절연재의 표면에 다시 프린팅되는 회로패턴은 그 일부가 절연재의 표면에 노출된 페이스트 범프와 연결되도록 하여 회로패턴층 간의 전기적 도통이 구현되도록 하는 것이 좋다.

기판은 캐리어 메탈층을 지지체로서 사용할 수 있으며, 이 경우 도전체인 캐리어 메탈층의 표면에 회로패턴을 형성하기 전에 절연막을 프린팅하는 단계가 선행되는 것이 바람직하다.

한편, 기판 내에는 전자소자를 내장하여 고밀도 다층 인쇄회로기판을 제조할 수 있으며, 이 경우 기판의 표면에 프린팅되는 회로패턴에는 내장되는 전자소자와의 전기적 연결을 위한 전극패턴이 포함된다. 이 때 원하는 층수만큼의 회로패턴층을 적층한 이후에 기판에 공동(cavity)을 천공하고, 공동 내에 전자소자를 내장 한 후, 전자소자의 전극을 전극패턴과 전기적으로 연결하는 것이 바람직하다.

이하, 본 발명에 따른 다층 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 2는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 전자소자(5), 공동(7), 전극패턴(9), 기판(10), 회로패턴(12, 22), 페이스트 범프(14, 24), 절연재(20, 30)가 도시되어 있다.

본 실시예에서는 지지기판으로서 두꺼운 동박인 캐리어 메탈(Carrier Metal)을 사용하였으며, 그 위에 회로패턴층을 잉크젯 방식으로 빌드업하고, 회로패턴층 간의 수직방향은 실버 페이스트(Ag paste)를 이용하여 전기적으로 도통시킨 것을 특징으로 한다. 이와 같이 캐리어 메탈을 지지체(stiffener)로 사용하여 다층 인쇄회로기판을 제조하기 때문에 인쇄회로기판의 전체적인 강성이 증대된다.

먼저 도 3의 (a)와 같은 캐리어 메탈층을 기판(10)으로 하여 그 위에 회로패턴(12)을 형성한다(90). 도전체인 캐리어 메탈층의 표면에는 회로패턴(12)과의 전기적 절연을 위해 절연막을 미리 형성해 두는 것이 좋다. 절연막을 형성할 때 후술하는 회로패턴 및 절연층 형성공정과 마찬가지로 잉크젯 방식을 적용하게 되면 별도의 장치가 필요 없어 비용이 절감된다.

다음으로 도 3의 (b)와 같이 기판(10) 상에 잉크젯 방식으로 회로패턴(12)을 프린팅한다(100). 잉크젯 인쇄기술은 주로 사무자동화(OA) 분야에서 사용되어 왔고 산업용으로는 포장재 마킹(marking)이나 의류 인쇄와 같은 분야에서 주로 사용되어 왔으나, 은 및 니켈 등의 나노 금속입자를 포함하는 기능성 잉크의 개발과 더불어 응용 가능성이 점차 확대되어, 현재에는 나노 금속입자를 포함하는 기능성 잉크를 사용하여 인쇄회로기판의 회로패턴 형성 등에 적용되고 있다.

회로패턴(12)에는 층간 전기적 도통을 위한 페이스트 범프(14)가 결합될 부위에 형성되는 랜드부, 기판(10) 내에 내장되는 전자소자(5)와의 전기적 연결을 위한 전극패턴(9) 등이 포함되며, 페이스트 범프(14)가 결합될 위치 또는 전자소자(5)가 내장될 위치를 미리 고려하여 적절한 위치에 랜드부 및 전극패턴(9)이 형성되도록 회로패턴(12)을 프린팅한다.

기판(10)의 표면에 회로패턴(12)이 프린팅된 후에는 회로패턴층 간의 전기적 도통을 위한 페이스트 범프(14)를 소정의 위치에 결합한다(110). 페이스트 범프(14)는 실버 페이스트와 같은 도전성 페이스트로 이루어지며, 전술한 바와 같이 회로패턴층 간의 전기적 도통을 위해 회로패턴(12)에 랜드부를 형성해 놓은 위치에 페이스트 범프(14)를 결합한다. 본 실시예에서 페이스트 범프(14)는 기존의 다층 인쇄회로기판에서 IVH와 같은 역할을 한다.

다음으로 회로패턴(12) 상에 결합된 페이스트 범프(14)를 가열하여 코이닝한다(120). 코이닝은 페이스트 범프(14)를 가열하여 유동성을 가지는 상태로 리플 로우(reflow)한 후, 리플로우된 범프의 상면을 가압하여 페이스트 범프(14)를 상면이 평평한 원기둥 형태로 성형하는 공정이다.

이와 같이 페이스트 범프(14)의 상면을 평평하게 성형하고, 후술하는 바와 같이 범프의 높이만큼 절연재(20)를 프린팅함으로써 한 층의 회로패턴층이 형성된다. 페이스트 범프를 코이닝하지 않고 바로 절연재(20)를 프린팅하게 되면 페이스트 범프의 일부가 절연재(20)의 표면 위로 돌출되어 순차적인 회로패턴층의 적층이 곤란하게 될 수 있다.

다음으로, 코이닝된 페이스트 범프(14)의 높이에 대응하여 기판(10) 상에 절연재(20)를 프린팅한다(130). 이로써 절연재(20)의 표면 및 페이스트 범프(14)의 상면이 하나의 회로패턴층의 표면을 구성하게 되므로, 계속하여 회로패턴(22)을 인쇄하는 공정이 후행될 수 있다.

회로패턴 형성공정과 마찬가지로 잉크젯 방식으로 프린팅하여 절연재(20)를 형성하게 되면, 하나의 잉크젯 프린팅 장비를 사용하고 인쇄하고자 하는 잉크만을 도전성 잉크에서 절연성 잉크로 대체함으로써 전체 회로패턴층을 순차적으로 적층할 수 있으므로 공정이 간단해지고 비용이 절감되는 효과가 있다.

이와 같은 공정을 거쳐 1층의 회로패턴층이 형성된다. 첫번째 회로패턴층의 표면은 절연재(20)와 층간 도통을 위한 페이스트 범프(14)의 상면으로 이루어져 있는 평평한 면이며, 이는 첫번째 회로패턴층의 지지체 역할을 한 기판(10)과 마찬가지의 상황을 제공하는 것이다.

즉, 다층의 회로패턴을 형성하기 위해서는 첫번째 회로패턴층의 표면에 다 시 잉크젯 방식으로 회로패턴(22)을 프린팅하고, 층간 전기적 도통을 위해 인쇄된 회로패턴(22) 중 소정의 위치에 페이스트 범프(24)를 결합하고 코이닝한 후, 코이닝된 페이스트 범프(24)의 높이에 대응하여 첫번째 회로패턴층에 다시 절연재(30)를 프린팅한다.

이는 결국 첫번째 회로패턴층을 형성하는 공정을 다시 반복하는 것에 해당하며, 따라서 본 실시예에 따라 다층 인쇄회로기판을 형성함에 있어서 필요한 회로패턴층의 수만큼 전술한 공정을 반복하여 다층 인쇄회로기판이 제조된다.

본 실시예에 따라 1층의 회로패턴층을 형성하게 되면 그 표면은 절연재(20)와 페이스트 범프(14)의 상면으로 이루어지며, 그 상면에 다시 회로패턴(22)을 인쇄하는 과정에서 회로패턴층 간의 전기적 도통을 위한 랜드부는 절연재(20)의 표면에 노출된 페이스트 범프(14)의 상면과 연결되도록 형성하는 것이 좋다. 이와 같이 회로패턴의 랜드부와 페이스트 범프를 수직방향으로 연속하여 연결하면 이른바 '스택 비아(stack via)'와 같이 인쇄회로기판 전체를 관통하는 비아홀도 구현할 수 있다.

전술한 바와 같이 기판(10)으로 사용된 캐리어 메탈층은 두꺼운 동박판이므로, 여기에 에칭이나 드릴링 등에 의해 공동(7)을 천공하고 전자소자(5)를 내장하여 고밀도 인쇄회로기판을 구현할 수 있다. 캐리어 메탈층은 전자소자(5)가 내장될 공간을 제공할 뿐만 아니라 전자소자(5)로부터 발생되는 열을 외부로 방출하는 방열기능 및 인쇄회로기판 전체의 강성을 증대시키는 구조적 지지체의 역할을 한다.

기판(10) 내에 공동(7)을 천공하고 공동(7) 내에 전자소자(5)를 내장할 경 우에는 기판(10)의 표면에 잉크젯 방식으로 회로패턴(12)을 형성하는 과정에서 전자소자(5)의 전극과 연결될 전극패턴(9)을 미리 형성해 두는 것이 좋다. 이렇게 하면 기판(10)을 천공하여 공동(7)을 형성하고 전자소자(5)의 전극이 전극패턴(9)과 전기적으로 연결되도록 실장한 후 공동(7)을 충전재로 채움으로써 소자 내장 다층 인쇄회로기판이 제조될 수 있다(140).

앞에서, 기판(10)으로서 캐리어 메탈층을 사용할 경우에는 전기적 절연을 위해 기판(10)의 표면에 절연막을 피복한 후 회로패턴(12)을 프린팅하는 것에 대해 설명하였으나, 이와 같이 기판(10)에 공동(7)을 형성하여 소자를 내장할 경우에는 회로패턴(12) 중 전극패턴(9)이 인쇄되는 영역에는 절연막이 피복되지 않도록 할 수도 있다.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판 제조방법에 의하면, 도금공정과 드릴링 공정 및 에칭공정이 불필요한 'dry process'로서, 잉크젯 기술과 범프 형성 기술만으로 간단하게 다층 인쇄회로기판을 제조할 수 있어 환경친화적이며 비용절감이 가능하다.

Claims (6)

1. (a) 기판 상에 잉크젯 방식으로 제1 회로패턴을 프린팅하는 단계;

   (b) 상기 제1 회로패턴의 소정의 위치에 제1 페이스트 범프를 형성하는 단계;

   (c) 상기 제1 페이스트 범프를 코이닝(coining)하는 단계; 및

   (d) 코이닝된 상기 제1 페이스트 범프의 높이에 대응하여 상기 기판 상에 제1 절연재를 프린팅하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
2. 제1항에 있어서,

   상기 단계 (d)는 잉크젯 방식으로 상기 제1 절연재를 프린팅하는 단계에 의해 수행되는 다층 인쇄회로기판 제조방법.
3. 제1항에 있어서,

   상기 단계 (d) 이후에

   (e) 상기 제1 절연재의 표면에 잉크젯 방식으로 제2 회로패턴을 프린팅하는 단계;

   (f) 상기 제2 회로패턴의 소정의 위치에 제2 페이스트 범프를 형성하는 단 계;

   (g) 상기 제2 페이스트 범프를 코이닝(coining)하는 단계; 및

   (h) 코이닝된 상기 제2 페이스트 범프의 높이에 대응하여 상기 기판 상에 제2 절연재를 프린팅하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.
4. 제3항에 있어서,

   상기 제1 페이스트 범프는 상기 제1 절연재의 표면으로 노출되며, 상기 제2 회로패턴의 일부는 상기 제1 페이스트 범프와 전기적으로 연결되는 다층 인쇄회로기판 제조방법.
5. 제1항에 있어서,

   상기 기판은 캐리어 메탈층이고, 상기 단계 (a) 이전에 상기 기판의 표면에 절연막을 프린팅하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.
6. 제5항에 있어서,

   상기 제1 회로패턴은 전극패턴을 포함하며,

   상기 단계 (d) 이후에 상기 기판에 공동(cavity)을 천공하고, 상기 공동 내 에 전자소자를 내장하여 상기 전자소자의 전극이 상기 전극패턴과 전기적으로 연결되도록 하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.

Images