KR100653722B1 - 저유전막을 갖는 반도체소자의 제조방법 - Google Patents
저유전막을 갖는 반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100653722B1 KR100653722B1 KR1020050000997A KR20050000997A KR100653722B1 KR 100653722 B1 KR100653722 B1 KR 100653722B1 KR 1020050000997 A KR1020050000997 A KR 1020050000997A KR 20050000997 A KR20050000997 A KR 20050000997A KR 100653722 B1 KR100653722 B1 KR 100653722B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gas
- layer
- low dielectric
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000007789 gas Substances 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 54
- 238000001312 dry etching Methods 0.000 claims abstract description 39
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 125000001309 chloro group Chemical group Cl* 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 17
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 14
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 12
- 239000011261 inert gas Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 239000000460 chlorine Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 15
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 229910020177 SiOF Inorganic materials 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910052582 BN Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- 125000005375 organosiloxane group Chemical group 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 abstract description 2
- 238000010521 absorption reaction Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 19
- 239000010949 copper Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 229910052731 fluorine Inorganic materials 0.000 description 11
- 125000001153 fluoro group Chemical group F* 0.000 description 10
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41K—STAMPS; STAMPING OR NUMBERING APPARATUS OR DEVICES
- B41K1/00—Portable hand-operated devices without means for supporting or locating the articles to be stamped, i.e. hand stamps; Inking devices or other accessories therefor
- B41K1/02—Portable hand-operated devices without means for supporting or locating the articles to be stamped, i.e. hand stamps; Inking devices or other accessories therefor with one or more flat stamping surfaces having fixed images
- B41K1/06—Portable hand-operated devices without means for supporting or locating the articles to be stamped, i.e. hand stamps; Inking devices or other accessories therefor with one or more flat stamping surfaces having fixed images with means for locating the image to be obtained
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41K—STAMPS; STAMPING OR NUMBERING APPARATUS OR DEVICES
- B41K1/00—Portable hand-operated devices without means for supporting or locating the articles to be stamped, i.e. hand stamps; Inking devices or other accessories therefor
- B41K1/36—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
저유전막을 갖는 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 저유전막을 구비한다. 상기 저유전막 상에 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각마스크로 이용하여 상기 저유전막을 건식 식각한다. 이때, 상기 건식 식각 가스는 산소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스 및 질소원자를 함유한 가스의 혼합가스를 이용한다.
저유전막, 건식 식각, 건식 식각 가스, 염소원자를 함유한 가스, 흡습, 보이드
Description
도 1a 내지 도 1g는 종래기술에 따른 저유전막을 갖는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 실시예들에 따른 저유전막을 갖는 반도체소자의 제조방법을 설명하기 위한 공정 순서도이다.
도 3a 내지 도 3g는 본 발명의 실시예들에 따른 저유전막을 갖는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 저유전막을 갖는 반도체소자의 제조방법에 관한 것이다.
반도체소자의 집적도가 증가함에 따라, 다층의 금속배선들(multi-layered metal interconnection lines)을 채택하는 기술이 널리 사용되고 있다. 특히, 상기 다층의 금속배선들은 상기 반도체소자의 성능(performance)을 향상시키기 위하여 낮은 비저항(low resistivity) 및 높은 신뢰성(high reliability)을 갖는 금속막으 로 형성되어야 하며, 또한, 상기 다층의 금속배선들 사이의 절연막은 유전율이 낮은 저유전막(low-k dielectric layer)으로 형성되어야 한다. 상기 금속막으로 구리막이 널리 사용되고 있다. 그러나, 상기 구리막을 통상의 사진/식각 공정을 사용하여 패터닝하는 것이 어렵다. 이에 따라, 상기 구리막과 같은 금속막을 패터닝하기 위한 기술로서 다마신 공정(damascene process)이 사용되고 있다.
상기 저유전막은 유전율이 2.5 미만인 절연막을 나타내며, 대표적으로 SiOC막, SiOCH막 또는 SiOF막이 사용되고 있다. 상기 저유전막은 다공질 스폰지 형상을 갖으며, 이에 따라, 흡습현상이 발생하기 쉽다.
도 1a 내지 도 1g는 종래기술에 따른 저유전막을 갖는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체기판(5) 상에 하부절연막(10)을 형성한다. 상기 하부절연막(10) 내에 통상의 다마신 기술을 사용하여 하부배선(12)을 형성한다. 상기 하부배선(12)은 구리막 또는 텅스텐막으로 형성될 수 있다.
상기 하부배선(12)을 갖는 반도체기판 상에 식각저지막(15) 및 저유전막(17)을 차례로 형성한다. 상기 식각저지막(15)은 실리콘 질화막으로 형성한다. 상기 저유전막(17)은 반도체소자의 동작속도를 향상시키고, 상기 저유전막(17) 내에 계면이 형성되는 것을 방지하기 위하여 단일 저유전막(a single low-k dielectric layer)으로 형성한다. 상기 단일 저유전막은 탄소, 불소 또는 수소를 함유하는 실리콘 산화막, 예컨대 SiOC막, SiOCH막 또는 SiOF막으로 형성할 수 있다. 상기 저유전막(17)은 다공질 스폰지 형상을 갖는다. 상기 저유전막(17)은 이후 공정으로부터 손상을 받아 저유전막 특성이 저하될 수 있다. 따라서, 상기 저유전막(17)의 특성을 보호하기 위해 상기 저유전막(17) 상에 캐핑막(20)을 형성한다. 상기 캐핑막(20)은 TEOS(tetra ethyl orth osilicate)막 또는 USG(undoped silicate glass)막으로 형성할 수 있다. 상기 캐핑막(20) 상에 마스크막을 형성한다. 상기 마스크막을 패터닝하여 마스크 패턴(23)을 형성한다. 상기 마스크 패턴(23)은 포토레지스트막 또는 하드마스크막으로 형성할 수 있다.
도 1b를 참조하면, 상기 마스크 패턴(23)을 식각마스크로 이용하여 상기 캐핑막(20) 및 저유전막(17)을 차례로 건식 식각한다. 그 결과, 상기 하부배선(12) 상부의 상기 식각저지막(15)을 노출시키는 예비비아홀(25)이 형성된다. 이때, 상기 건식 식각 시 식각 가스로 불소원자를 포함한 가스, 예를들어, CxFy 또는 CHx
Fy등이 사용된다. 상기 저유전막(17)은 다공질 스폰지 형상을 갖고 있기 때문에 상기 불소원자를 포함한 가스를 이용하여 건식 식각 될 때 상기 저유전막(17) 내부로 불소원자(F)가 흡습될 수 있다.
도 1c를 참조하면, 상기 예비비아홀(25)을 갖는 반도체기판 상에 상기 예비비아홀(25)을 매립하는 희생막(30)을 형성한다. 상기 희생막(30) 상에 포토레지스트 패턴(32)을 형성한다. 상기 희생막(30)은 상기 저유전막(17)에 대하여 습식식각 선택비를 갖는 막으로 형성한다. 상기 희생막(30)은 이후 공정에서 상기 예비비아홀(25)의 프로파일의 변형을 방지하기 위해 형성한다. 상기 희생막(30)은 수소가 함유된 산화막(hydro-silses-quioxane layer; HSQ layer) 또는 유기실록산으로 형 성할 수 있다. 상기 희생막(30)을 형성하는 단계에서 수소 또는 수분(H2O)이 상기 저유전막(17) 내부로 흡습될 수 있다. 그 결과, 상기 건식 식각 시 상기 저유전막(17) 내에 이미 흡습되어 있던 불소원자(F)와 반응하여 불산(HF)이 형성되게 된다. 따라서, 상기 불산(HF)에 의해 실리콘 산화막 계열의 상기 저유전막(17)이 내부에서 용해되어 보이드(void;A)가 발생하게 된다.
도 1d를 참조하면, 상기 포토레지스트 패턴(32)을 식각마스크로 이용하여 상기 희생막(30), 상기 마스크 패턴(23), 상기 캐핑막(20) 및 상기 저유전막(17)을 차례로 건식 식각한다. 그 결과, 상기 예비비아홀(25) 상부를 가로지르며, 상기 저유전막(17) 내에 위치하는 트렌치 영역(35)이 형성된다. 이때, 상기 예비비아홀(25) 내에 희생막(30a)이 잔존하게 된다. 상기 건식 식각 시 식각 가스로 불소원자를 포함한 가스, 예를들어, CxFy 또는 CHxFy등이 사용된다. 따라서, 도 1b에서 설명한 바와 같이, 상기 저유전막(17)은 다공질 스폰지 형상을 갖고 있기 때문에 상기 불소원자를 포함한 가스를 이용하여 건식 식각 될 때 상기 트렌치 영역(35)의 측벽을 통해 상기 저유전막(17) 내부에 불소원자(F)가 흡습되게 된다.
도 1e를 참조하면, 상기 예비비아홀(25) 내의 상기 희생막(30a) 및 상기 저유전막(17) 상부의 상기 희생막(30)을 제거한다. 상기 희생막들(30 및 30a)은 습식용액을 사용하여 제거한다. 그 결과, 상기 예비비아홀(25) 저면에 상기 식각저지막(15)이 노출된다. 상기 희생막(30a)은 상기 저유전막(17)에 대하여 습식식각 선택비를 가지므로, 상기 저유전막(17)의 표면 식각손상이 방지된다.
상기 예비비아홀(25) 저면에 노출된 상기 식각저지막(15)을 제거하여 상기 하부배선(12)을 노출시키는 최종비아홀(25a)을 형성한다. 상기 식각저지막(15)은 건식식각을 이용하여 제거한다. 상기 식각저지막(15)이 식각되는 동안 상기 마스크 패턴(23)이 일부 식각될 수 도 있다. 상기 희생막들(30 및 30a) 제거 공정 및 최종비아홀(25a) 형성 공정 단계에서도 도 1c에 설명한 바와 같이, 수소 또는 수분(H2O)이 상기 저유전막(17) 내부로 흡습되어 상기 건식 식각 시 이미 흡습되어 있던 상기 불소원자(F)와 반응하여 불산(HF)이 형성되게 된다. 따라서, 상기 불산(HF)에 의해 상기 저유전막(17)이 내부에서 용해되어 보이드(void;A)가 발생하게 된다. 또한, 미리 형성된 보이드(A)들의 경우 용해반응이 더 진행되어 더 큰 보이드(A1)들이 형성될 수 있다.
도 1f를 참조하면, 상기 최종비아홀(25a)을 갖는 반도체기판 상에 상부금속막을 형성한다. 상기 상부금속막은 확산방지금속막(barrier metal layer; 40) 및 금속막(45)을 차례로 적층시키어 형성할 수 있다. 상기 확산방지금속막(40)은 탄탈륨 질화막(TaN) 또는 타이타늄 질화막(TiN)으로 형성할 수 있으며, 상기 금속막(45)은 구리막으로 형성할 수 있다. 상기 금속막(45)은 상기 확산방지금속막(40) 상에 스퍼터 방법을 이용하여 구리씨드막(Cu seed layer;42)을 먼저 형성한 후, 상기 구리씨드막(42)을 이용하여 플레이팅(plating) 법으로 형성한다. 상기 금속막(45)을 형성한 후, 상기 금속막(45)의 전기적 특성을 향상시키기 위해 열처리 공정을 행할 수 있다. 이때, 상기 열처리 공정에 의해 상기 불산(HF)에 의한 상기 저유 전막(17)의 용해반응이 더욱 촉진되어 더 큰 보이드(A2)들이 형성될 수 있다.
도 1g를 참조하면, 상기 금속막(45), 구리씨드막(42) 및 상기 확산방지금속막(40)을 평탄화시키어 상기 트렌치 영역(35) 및 상기 최종비아홀(25a) 내부를 채우는 상부배선을 형성한다. 상기 평탄화 공정에서 상기 마스크 패턴(23)이 동시에 제거될 수 있다. 상기 상부배선은 평탄화된 확산방지금속막(40a), 평탄화된 구리씨드막(42a) 및 평탄화된 금속막(45a)으로 구성된다. 상기 평탄화 공정은 화학기계적 연마공정을 사용하여 실시될 수 있다. 이때, 상기 화학기계적 연마공정 시 상기 보이드(A2)들에 의해 상기 저유전막(17)의 형상이 무너질 수 도 있다. 따라서, 금속 배선들간의 원하지 않는 영역에서 쇼트 현상이 발생할 수 있고, 형태 무너짐에 의해 이 후 공정진행이 어렵게 될 수 있다.
따라서, 저유전막의 건식 식각에 의해 발생하는 보이드 불량을 방지할 수 있는 저유전막의 건식 식각 방법에 대한 연구가 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 저유전막의 건식 식각 시 불소원자를 함유한 식각 가스에 의해 발생하는 보이드 불량을 방지할 수 있는 저유전막을 갖는 반도체소자의 제조방법을 제공하는 데 있다.
본 발명의 실시예들은 저유전막을 갖는 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 저유전막을 형성하는 것을 포함한다. 상기 저유전막 상에 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각마스크로 이용하여 상기 저유전막을 건식 식각한다. 이때, 상기 건식 식각 가스는 산소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스 및 질소원자를 함유한 가스의 혼합가스를 이용한다.
상기 저유전막은 SiOC막, SiOCH막 및 SiOF막으로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성할 수 있다.
상기 염소원자를 함유한 가스는 Cl2, BCl3 및 CCl4으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다.
상기 산소원자를 함유한 가스는 O2, CO 및 N2O으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다.
상기 질소원자를 함유한 가스는 N2 또는 N2O 가스를 사용할 수 있다.
상기 불활성 가스는 He, Ar 및 Xe으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다.
상기 저유전막을 건식 식각 한 후, 산소 또는 수소를 함유한 가스를 사용하여 염소계 퇴적물을 제거할 수 있다.
본 발명의 다른 실시예들은 저유전막을 갖는 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 하부배선을 형성하는 것을 포함한다. 상기 하부배선을 갖는 반도체기판 상에 식각저지막, 저유전막 및 캐핑막을 차례로 형성한다. 상기 캐핑막 상에 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각마스크로 이용하여 상기 캐핑막 및 저유전막을 차례로 제 1차 건식 식각하여 상기 하부배선 상부 의 상기 식각저지막을 노출시키는 예비비아홀을 형성한다. 이때, 상기 제 1차 건식 식각 가스는 산소원자를 함유한 가스, 질소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스의 혼합가스를 이용한다. 상기 예비비아홀을 갖는 반도체기판 상에 상기 예비비아홀을 매립하는 희생막을 형성한다. 상기 희생막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 희생막, 상기 마스크 패턴, 상기 캐핑막 및 상기 저유전막을 차례로 제 2차 건식 식각하여 상기 예비비아홀의 상부를 가로지르며, 상기 저유전막 내에 위치하는 트렌치 영역을 형성한다. 이때, 상기 제 2차 건식 식각 가스는 상기 제 1차 건식 식각 가스와 동일한 가스를 이용한다. 상기 포토레지스트 패턴 및 상기 희생막을 차례로 제거하여 상기 예비비아홀 저면의 식각저지막을 노출시킨다. 상기 노출된 식각저지막을 식각하여 상기 하부배선을 노출시키는 최종비아홀을 형성한다.
상기 저유전막은 SiOC막, SiOCH막 및 SiOF막으로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성할 수 있다.
상기 염소원자를 함유한 가스는 Cl2, BCl3 및 CCl4으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것이 바람직하다.
상기 산소원자를 함유한 가스는 O2, CO 및 N2O로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다.
상기 질소원자를 함유한 가스는 N2 또는 N2O 가스를 사용할 수 있다.
상기 불활성 가스는 He, Ar 및 Xe으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다.
상기 식각저지막은 상기 저유전막에 대하여 식각선택비를 갖는 절연성 질화막(insulating nitride layer) 또는 절연성 탄화막(insulating carbide layer)으로 형성하는 것이 바람직하다. 상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(boron nitride layer; BN)으로 형성할 수 있고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성할 수 있다.
상기 캐핑막은 상기 저유전막 및 상기 희생막에 대하여 식각 선택비를 갖는 절연성 산화막, 절연성 질화막, 절연성 탄화막, 금속 질화막, 금속 산화막으로 형성하는 것이 바람직하다. 상기 절연성 산화막은 실리콘 산화막(SiO2) TEOS(tetra ethyl ortho silicate)막 또는 LTO(low temperature oxide)막으로 형성할 수 있고, 상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(BN)으로 형성할 수 있고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성할 수 있고, 상기 금속 질화막은 탄탈륨 질화막 또는 타이타늄 질화막으로 형성할 수 있고, 상기 금속 산화막은 알루미늄 산화막(Al2O3), 탄탈륨 산화막 또는 타이타늄 산화막으로 형성할 수 있다.
상기 마스크 패턴은 포토레지스트 패턴 또는 하드마스크 패턴으로 형성할 수 있다. 상기 하드마스크 패턴은 상기 저유전막에 대하여 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다. 상기 하드마스크 패턴은 SiC 또는 SiN으로 형성할 수 있다.
상기 제 1차 및 제 2차 건식 식각 후에, 산소 또는 수소를 함유한 가스를 사용하여 염소계 퇴적물을 제거하는 것이 바람직하다.
상기 희생막은 수소가 함유된 산화막(hydro-silses-quioxane layer; HSQ layer) 또는 유기실록산으로 형성할 수 있다.
상기 최종비아홀을 형성한 후에, 상기 최종비아홀을 갖는 반도체기판 상에 상기 최종비아홀 및 상기 트렌치 영역을 채우는 상부 금속막을 형성할 수 있다. 이어, 상기 상부 금속막을 평탄화시키어 상기 최종비아홀 및 상기 트렌치 영역을 채우는 상부 금속배선을 형성할 수 있다. 상기 상부 금속막은 확산방지막 및 금속막을 차례로 적층시키어 형성하는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 실시예들에 따른 저유전막을 갖는 반도체소자의 제조방법을 설명하기 위한 공정 순서도(process flow chart)이고, 도 3a 내지 도 3g는 본 발명의 실시예들에 따른 저유전막을 갖는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2 및 도 3a를 참조하면, 반도체기판(305) 상에 하부절연막(310)을 형성한다. 상기 하부절연막(310) 내에 통상의 다마신 기술을 사용하여 하부배선(312)을 형성한다(도 2의 단계 F1). 상기 하부배선(312)은 구리막 또는 텅스텐막으로 형성할 수 있다.
상기 하부배선(312)을 갖는 반도체기판 상에 식각저지막(315), 저유전막(317) 및 캐핑막(320)을 차례로 형성한다(도 2의 단계 F2). 상기 식각저지막(315)은 상기 저유전막(317)에 대하여 식각선택비를 갖는 절연성 질화막(insulating nitride layer) 또는 절연성 탄화막(insulating carbide layer)으로 형성하는 것이 바람직하다. 상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(boron nitride layer; BN)으로 형성할 수 있고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성할 수 있다.
상기 저유전막(317)은 반도체소자의 동작속도를 향상시키고, 상기 저유전막(317) 내에 계면이 형성되는 것을 방지하기 위하여 단일 저유전막(a single low-k dielectric layer)으로 형성하는 것이 바람직하다. 상기 단일 저유전막은 탄소, 불소 또는 수소를 함유하는 실리콘 산화막, 예컨대 SiOC막, SiOCH막 또는 SiOF막으로 형성할 수 있다. 상기 저유전막(317)은 다공질 스폰지 형상을 갖는다. 상기 저유전막(317)은 이후 공정으로부터 손상을 받아 저유전막 특성이 저하될 수 있다. 따라서, 상기 캐핑막(20)은 상기 저유전막(317)의 특성을 보호하기 위해 형성된다.
상기 캐핑막(320)은 상기 저유전막(317)에 대하여 식각 선택비를 갖는 절연 성 산화막, 절연성 질화막, 절연성 탄화막, 금속 질화막, 금속 산화막으로 형성하는 것이 바람직하다. 상기 절연성 산화막은 실리콘 산화막(SiO2) TEOS(tetra ethyl ortho silicate)막 또는 LTO(low temperature oxide)막으로 형성할 수 있고, 상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(BN)으로 형성할 수 있고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성할 수 있고, 상기 금속 질화막은 탄탈륨 질화막 또는 타이타늄 질화막으로 형성할 수 있고, 상기 금속 산화막은 알루미늄 산화막(Al2O3), 탄탈륨 산화막 또는 타이타늄 산화막으로 형성할 수 있다.
상기 캐핑막(320) 상에 마스크막을 형성한다. 상기 마스크막을 패터닝하여 마스크 패턴(323)을 형성한다(도 2의 단계 F3). 상기 마스크 패턴(323)은 포토레지스트 패턴 또는 하드마스크 패턴으로 형성할 수 있다. 상기 하드마스크 패턴은 상기 저유전막에 대하여 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다. 상기 하드마스크 패턴은 SiC 또는 SiN으로 형성할 수 있다.
도 2 및 도 3b를 참조하면, 상기 마스크 패턴(323)을 식각마스크로 이용하여 상기 캐핑막(320) 및 저유전막(317)을 차례로 제 1차 건식 식각한다(도 2의 단계 F4). 그 결과, 상기 하부배선(312) 상부의 상기 식각저지막(315)을 노출시키는 예비비아홀(325)이 형성된다(도 2의 단계 F5). 이때, 상기 제 1차 건식 식각 가스는 산소원자를 함유한 가스, 질소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스의 혼합가스 를 이용한다. 상기 염소원자를 함유한 가스는 Cl2, BCl3 및 CCl4으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것이 바람직하다. 상기 산소원자를 함유한 가스는 O2, CO 및 N2O로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다. 상기 질소원자를 함유한 가스는 N2 또는 N2O 가스를 사용할 수 있다. 상기 불활성 가스는 He, Ar 및 Xe으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다.
상기 저유전막(317)은 다공질 스폰지 형상을 갖고 있기 때문에 상기 염소원자를 포함한 혼합가스를 이용하여 건식 식각 될 때 상기 저유전막(317) 내부로 염소원자(Cl)가 흡습되게 된다. 상기 제 1차 건식 식각 후에 상기 반도체기판 표면들에 형성된 염소계 퇴적물을 산소 또는 수소를 함유한 가스를 사용하여 제거할 수 있다. 또한, 상기 마스크 패턴(323)을 포토레지스트 패턴으로 형성한 경우, 상기 예비비아홀(325)을 형성한 후 상기 마스크 패턴(323)을 제거할 수 있다.
도 2 및 도 3c를 참조하면, 상기 예비비아홀(325)을 갖는 반도체기판 상에 상기 예비비아홀(325)을 매립하는 희생막(330)을 형성한다(도 2의 단계 F6). 상기 희생막(330) 상에 포토레지스트 패턴(332)을 형성한다. 상기 희생막(330)은 이후 공정에서 상기 예비비아홀(325)의 프로파일의 변형을 방지하기 위해 형성한다. 상기 희생막(330)은 상기 저유전막(317)에 대하여 습식식각 선택비를 갖는 막으로 형성할 수 있다. 상기 희생막(330)은 수소가 함유된 산화막(hydro-silses-quioxane layer; HSQ layer) 또는 유기실록산으로 형성할 수 있다. 상기 희생막(330)을 형성 하는 단계에서 수소 또는 수분(H2O)이 상기 저유전막(317) 내부로 흡습될 수 있다. 그 결과, 상기 저유전막(317) 내에 이미 흡습되어 있던 염소원자(Cl)와 반응하여 염산(HCl)이 형성될 수 있다. 그러나, 상기 염산(HCl)은 상기 저유전막(317)과 반응하지 않기 때문에 상기 저유전막(317)을 손상시키지 않는다.
도 2 및 도 3d를 참조하면, 상기 포토레지스트 패턴(332)을 식각마스크로 이용하여 상기 희생막(330), 상기 마스크 패턴(323), 상기 캐핑막(320) 및 상기 저유전막(317)을 차례로 제 2차 건식 식각한다(도 2의 단계 F7). 그 결과, 상기 예비비아홀(325) 상부를 가로지르며, 상기 저유전막(317) 내에 위치하는 트렌치 영역(335)이 형성된다(도 2의 단계 F8). 또한, 상기 예비비아홀(325) 내에 희생막(330a)이 잔존하게 된다.
상기 제 2차 건식 식각 시 식각 가스는 산소원자를 함유한 가스, 질소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스의 혼합가스를 이용한다. 상기 염소원자를 함유한 가스는 Cl2, BCl3 및 CCl4으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것이 바람직하다. 상기 산소원자를 함유한 가스는 O2, CO 및 N2O로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용할 수 있다. 상기 질소원자를 함유한 가스는 N2 또는 N2O 가스를 사용할 수 있다. 상기 불활성 가스는 He, Ar 및 Xe으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스 를 사용할 수 있다.
상기 저유전막(317)은 다공질 스폰지 형상을 갖고 있기 때문에 상기 염소원자를 포함한 혼합가스를 이용하여 건식 식각 될 때 상기 제 1차 건식 식각 공정에서처럼 상기 트렌치 영역(335)의 측벽을 통해 상기 저유전막(317) 내부로 염소원자(Cl)가 흡습되게 된다. 상기 제 2차 건식 식각 후에 상기 반도체기판 표면들에 형성된 염소계 퇴적물을 산소 또는 수소를 함유한 가스를 사용하여 제거할 수 있다.
도 2 및 도 3e를 참조하면, 상기 예비비아홀(325) 내의 상기 희생막(330a) 및 상기 저유전막(317) 상부의 상기 희생막(330)을 제거한다(도 2의 단계 F9). 상기 희생막들(330 및 330a)은 습식용액을 사용하여 제거할 수 있다. 그 결과, 상기 예비비아홀(325) 저면에 상기 식각저지막(315)이 노출된다. 상기 희생막(330a)은 상기 저유전막(317)에 대하여 습식식각 선택비를 가지므로, 상기 저유전막(317)의 표면 식각손상이 방지된다.
상기 예비비아홀(325) 저면에 노출된 상기 식각저지막(315)을 제거하여 상기 하부배선(312)을 노출시키는 최종비아홀(325a)을 형성한다(도 2의 단계 F10). 상기 식각저지막(315)은 건식식각을 이용하여 제거한다. 상기 식각저지막(315)이 식각되는 동안 상기 마스크 패턴(323)이 일부 식각될 수 도 있다.
도 2 및 도 3f를 참조하면, 상기 최종비아홀(325a)을 갖는 반도체기판 상에 상부금속막을 형성한다. 상기 상부금속막은 확산방지금속막(barrier metal layer; 340) 및 금속막(345)을 차례로 적층시키어 형성할 수 있다. 상기 확산방지금속막(340)은 탄탈륨 질화막(TaN) 또는 타이타늄 질화막(TiN)으로 형성할 수 있으며, 상 기 금속막(345)은 구리막으로 형성할 수 있다. 상기 금속막(345)은 상기 확산방지금속막(340) 상에 스퍼터 방법을 이용하여 구리씨드막(Cu seed layer;342)을 먼저 형성한 후, 상기 구리씨드막(342)을 이용하여 플레이팅(plating) 법으로 형성한다. 상기 금속막(345)을 형성한 후, 상기 금속막(345)의 전기적 특성을 향상시키기 위해 열처리 공정을 행할 수 있다. 상기 열처리 공정을 행하여도 상기 저유전막(317) 내부에 형성된 상기 염산(HCl)은 상기 저유전막(317)과 반응하지 않기 때문에 상기 저유전막(317) 내부는 용해되지 않고 그대로 유지될 수 있다.
도 2 및 도 3g를 참조하면, 상기 금속막(345), 구리씨드막(342) 및 상기 확산방지금속막(340)을 평탄화시키어 상기 트렌치 영역(335) 및 상기 최종비아홀(325a) 내부를 채우는 상부배선을 형성한다(도 2의 단계 F11). 상기 평탄화 공정에서 상기 마스크 패턴(323)이 동시에 제거될 수 있다. 상기 상부배선은 평탄화된 확산방지금속막(340a), 구리씨드막(342a) 및 금속막(345a)으로 구성된다. 상기 평탄화 공정은 화학기계적 연마공정을 사용하여 실시될 수 있다.
상기와 같이 이루어진 본 발명에 의하면, 다공질 스폰지 형상의 저유전막을 건식 식각할 때 식각 가스로 불소원자를 함유한 가스 대신 산소원자를 함유한 가스, 질소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스의 혼합가스를 이용한다. 그 결과, 저유전막의 흡습현상에 의해 저유전막 내에 불산이 생성되어 상기 불산에 의해 상기 저유전막이 내부에서 용해되어 형성되었던 보이드 불량을 방지할 수 있게 된 다. 따라서, 상기 저유전막을 고집적 반도체소자 및 고속 동작용 반도체소자에 안정하게 적용할 수 있게 된다.
Claims (24)
- 반도체기판 상에 저유전막을 형성하고,상기 저유전막 상에 마스크 패턴을 형성하고,상기 마스크 패턴을 식각마스크로 이용하여 상기 저유전막을 건식 식각하되, 상기 건식 식각 가스는 산소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스 및 질소원자를 함유한 가스의 혼합가스를 이용하는 것을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 저유전막은 SiOC막, SiOCH막 및 SiOF막으로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 염소원자를 함유한 가스는 Cl2, BCl3 및 CCl4으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 산소원자를 함유한 가스는 O2, CO 및 N2O으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 질소원자를 함유한 가스는 N2 또는 N2O 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 불활성 가스는 He, Ar 및 Xe으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 저유전막을 건식 식각 한 후,산소 또는 수소를 함유한 가스를 사용하여 염소계 퇴적물을 제거하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 반도체기판 상에 하부배선을 형성하고,상기 하부배선을 갖는 반도체기판 상에 식각저지막, 저유전막 및 캐핑막을 차례로 형성하고,상기 캐핑막 상에 마스크 패턴을 형성하고,상기 마스크 패턴을 식각마스크로 이용하여 상기 캐핑막 및 저유전막을 차례로 제 1차 건식 식각하여 상기 하부배선 상부의 상기 식각저지막을 노출시키는 예비비아홀을 형성하되, 상기 제 1차 건식 식각 가스는 산소원자를 함유한 가스, 질소원자를 함유한 가스 및 불활성 가스로 이루어진 그룹으로부터 선택되는 적어도 어느 하나의 가스와 염소원자를 함유한 가스의 혼합가스를 이용하고,상기 예비비아홀을 갖는 반도체기판 상에 상기 예비비아홀을 매립하는 희생막을 형성하고,상기 희생막 상에 포토레지스트 패턴을 형성하고,상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 희생막, 상기 마스크 패턴, 상기 캐핑막 및 상기 저유전막을 차례로 제 2차 건식 식각하여 상기 예비비아홀의 상부를 가로지르며, 상기 저유전막 내에 위치하는 트렌치 영역을 형성하되, 상기 제 2차 건식 식각 가스는 상기 제 1차 건식 식각 가스와 동일한 가스를 이용하고,상기 포토레지스트 패턴 및 상기 희생막을 차례로 제거하여 상기 예비비아홀 저면의 식각저지막을 노출시키고,상기 노출된 식각저지막을 식각하여 상기 하부배선을 노출시키는 최종비아홀을 형성하는 것을 포함하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 저유전막은 SiOC막, SiOCH막 및 SiOF막으로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 염소원자를 함유한 가스는 Cl2, BCl3 및 CCl4으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 산소원자를 함유한 가스는 O2, CO 및 N2O로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 질소원자를 함유한 가스는 N2 또는 N2O 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 불활성 가스는 He, Ar 및 Xe으로 이루어진 일군으로부터 선택된 적어도 어느 하나의 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 식각저지막은 상기 저유전막에 대하여 식각선택비를 갖는 절연성 질화막(insulating nitride layer) 또는 절연성 탄화막(insulating carbide layer)으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 14 항에 있어서,상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(boron nitride layer; BN)으로 형성하고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 캐핑막은 상기 저유전막 및 상기 희생막에 대하여 식각 선택비를 갖는 절연성 산화막, 절연성 질화막, 절연성 탄화막, 금속 질화막, 금속 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 16 항에 있어서,상기 절연성 산화막은 실리콘 산화막(SiO2), TEOS(tetra ethyl ortho silicate)막 또는 LTO(low temperature oxide)막으로 형성하고, 상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(BN)으로 형성하고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성하고, 상기 금속 질화막은 탄탈륨 질화막 또는 타이타늄 질화막으로 형성하고, 상기 금속 산화막은 알루미늄 산화막(Al2O3), 탄탈륨 산화막 또는 타이타늄 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 마스크 패턴은 포토레지스트 패턴 또는 하드마스크 패턴으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 18 항에 있어서,상기 하드마스크 패턴은 상기 저유전막에 대하여 식각선택비를 갖는 물질막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 19 항에 있어서,상기 하드마스크 패턴은 SiC 또는 SiN으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 제 1차 및 제 2차 건식 식각 후에,산소 또는 수소를 함유한 가스를 사용하여 염소계 퇴적물을 제거하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 희생막은 수소가 함유된 산화막(hydro-silses-quioxane layer; HSQ layer) 또는 유기실록산으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서,상기 최종비아홀을 형성한 후에,상기 최종비아홀을 갖는 반도체기판 상에 상기 최종비아홀 및 상기 트렌치 영역을 채우는 상부 금속막을 형성하고,상기 상부 금속막을 평탄화시키어 상기 최종비아홀 및 상기 트렌치 영역을 채우는 상부 금속배선을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 23 항에 있어서,상기 상부 금속막은 확산방지막 및 금속막을 차례로 적층시키어 형성하는 것 을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050000997A KR100653722B1 (ko) | 2005-01-05 | 2005-01-05 | 저유전막을 갖는 반도체소자의 제조방법 |
| US11/325,087 US7553761B2 (en) | 2005-01-05 | 2006-01-04 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050000997A KR100653722B1 (ko) | 2005-01-05 | 2005-01-05 | 저유전막을 갖는 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060080509A KR20060080509A (ko) | 2006-07-10 |
| KR100653722B1 true KR100653722B1 (ko) | 2006-12-05 |
Family
ID=36641123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050000997A KR100653722B1 (ko) | 2005-01-05 | 2005-01-05 | 저유전막을 갖는 반도체소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7553761B2 (ko) |
| KR (1) | KR100653722B1 (ko) |
Families Citing this family (86)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093150B2 (en) | 2006-09-19 | 2012-01-10 | Infineon Technologies Ag | Methods of manufacturing semiconductor devices and structures thereof |
| US20090133908A1 (en) * | 2007-11-28 | 2009-05-28 | Goodner Michael D | Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same |
| US8637395B2 (en) * | 2009-11-16 | 2014-01-28 | International Business Machines Corporation | Methods for photo-patternable low-k (PPLK) integration with curing after pattern transfer |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
| US9267739B2 (en) | 2012-07-18 | 2016-02-23 | Applied Materials, Inc. | Pedestal with multi-zone temperature control and multiple purge capabilities |
| US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| JP2015176997A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 金属配線の形成方法 |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
| US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US10224210B2 (en) | 2014-12-09 | 2019-03-05 | Applied Materials, Inc. | Plasma processing system with direct outlet toroidal plasma source |
| US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
| US11257693B2 (en) | 2015-01-09 | 2022-02-22 | Applied Materials, Inc. | Methods and systems to improve pedestal temperature control |
| US9373522B1 (en) * | 2015-01-22 | 2016-06-21 | Applied Mateials, Inc. | Titanium nitride removal |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US9691645B2 (en) | 2015-08-06 | 2017-06-27 | Applied Materials, Inc. | Bolted wafer chuck thermal management systems and methods for wafer processing systems |
| US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| KR102458309B1 (ko) | 2015-12-28 | 2022-10-24 | 삼성전자주식회사 | SiOCN 물질막의 형성 방법 및 반도체 소자의 제조 방법 |
| US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
| US10062575B2 (en) | 2016-09-09 | 2018-08-28 | Applied Materials, Inc. | Poly directional etch by oxidation |
| US10062585B2 (en) | 2016-10-04 | 2018-08-28 | Applied Materials, Inc. | Oxygen compatible plasma source |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
| US10062579B2 (en) | 2016-10-07 | 2018-08-28 | Applied Materials, Inc. | Selective SiN lateral recess |
| US9947549B1 (en) | 2016-10-10 | 2018-04-17 | Applied Materials, Inc. | Cobalt-containing material removal |
| US9768034B1 (en) | 2016-11-11 | 2017-09-19 | Applied Materials, Inc. | Removal methods for high aspect ratio structures |
| US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
| US10242908B2 (en) | 2016-11-14 | 2019-03-26 | Applied Materials, Inc. | Airgap formation with damage-free copper |
| US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
| US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10403507B2 (en) | 2017-02-03 | 2019-09-03 | Applied Materials, Inc. | Shaped etch profile with oxidation |
| US10043684B1 (en) | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
| US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US10319649B2 (en) | 2017-04-11 | 2019-06-11 | Applied Materials, Inc. | Optical emission spectroscopy (OES) for remote plasma monitoring |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10049891B1 (en) | 2017-05-31 | 2018-08-14 | Applied Materials, Inc. | Selective in situ cobalt residue removal |
| US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
| US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
| US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
| US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
| US10354889B2 (en) | 2017-07-17 | 2019-07-16 | Applied Materials, Inc. | Non-halogen etching of silicon-containing materials |
| US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10170336B1 (en) | 2017-08-04 | 2019-01-01 | Applied Materials, Inc. | Methods for anisotropic control of selective silicon removal |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10283324B1 (en) | 2017-10-24 | 2019-05-07 | Applied Materials, Inc. | Oxygen treatment for nitride etching |
| US10128086B1 (en) | 2017-10-24 | 2018-11-13 | Applied Materials, Inc. | Silicon pretreatment for nitride removal |
| US10256112B1 (en) | 2017-12-08 | 2019-04-09 | Applied Materials, Inc. | Selective tungsten removal |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
| TWI716818B (zh) | 2018-02-28 | 2021-01-21 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
| US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
| US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
| US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
| US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
| CN112601168B (zh) * | 2020-12-22 | 2022-08-26 | 杭州士兰集昕微电子有限公司 | Mems麦克风的制备方法及mems器件的牺牲层的释放方法 |
| TW202347497A (zh) * | 2022-05-02 | 2023-12-01 | 日商東京威力科創股份有限公司 | 電漿處理方法及電漿處理裝置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009440A (ko) * | 2000-07-21 | 2002-02-01 | 무라세 하루오 | 성막 방법, 반도체 장치 및 그 제조 방법 |
| KR20030087041A (ko) * | 2001-03-30 | 2003-11-12 | 램 리서치 코포레이션 | 실리콘 카바이드 플라즈마 식각 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081453A (ko) | 2000-02-14 | 2001-08-29 | 윤종용 | 반도체 장치의 패턴 형성 방법 |
| JP4014456B2 (ja) * | 2002-06-19 | 2007-11-28 | 株式会社日立ハイテクノロジーズ | エッチング処理方法 |
| US7270761B2 (en) | 2002-10-18 | 2007-09-18 | Appleid Materials, Inc | Fluorine free integrated process for etching aluminum including chamber dry clean |
| US7279428B2 (en) * | 2003-11-19 | 2007-10-09 | Taiwan Semiconductor Manufacturing Company | Method of preventing photoresist residues |
-
2005
- 2005-01-05 KR KR1020050000997A patent/KR100653722B1/ko not_active IP Right Cessation
-
2006
- 2006-01-04 US US11/325,087 patent/US7553761B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009440A (ko) * | 2000-07-21 | 2002-02-01 | 무라세 하루오 | 성막 방법, 반도체 장치 및 그 제조 방법 |
| KR20030087041A (ko) * | 2001-03-30 | 2003-11-12 | 램 리서치 코포레이션 | 실리콘 카바이드 플라즈마 식각 방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1020020009440 * |
| 1020030087041 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060148264A1 (en) | 2006-07-06 |
| US7553761B2 (en) | 2009-06-30 |
| KR20060080509A (ko) | 2006-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653722B1 (ko) | 저유전막을 갖는 반도체소자의 제조방법 | |
| JP5498808B2 (ja) | 半導体装置の製造方法 | |
| KR100487948B1 (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| US7598168B2 (en) | Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer | |
| KR100534103B1 (ko) | 초임계 유체를 이용한 미세 전자소자의 제조 방법 | |
| KR100698102B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| JP2004111950A (ja) | デュアルダマシン工程 | |
| JP4963815B2 (ja) | 洗浄方法および半導体装置の製造方法 | |
| US7307014B2 (en) | Method of forming a via contact structure using a dual damascene process | |
| JP2005277375A (ja) | 半導体装置の製造方法 | |
| JP4578816B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009026866A (ja) | 半導体装置及びその製造方法 | |
| JP4383262B2 (ja) | 半導体装置及びその製造方法 | |
| KR100602130B1 (ko) | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100539446B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20100076457A (ko) | 반도체 장치 제조방법 | |
| JP2005203429A (ja) | 半導体装置の製造方法 | |
| JP2005019585A (ja) | 半導体装置およびその製造方法 | |
| KR20050116479A (ko) | 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법 | |
| KR100613356B1 (ko) | 구리 배선층을 갖는 반도체 소자 및 그 제조 방법 | |
| KR100824892B1 (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |