KR100651904B1

KR100651904B1 - 이동형 방송 수신기에서의 타이밍 에러 추정 장치 및 방법

Info

Publication number: KR100651904B1
Application number: KR1020050014906A
Authority: KR
Inventors: 조주현
Original assignee: 엘지전자 주식회사
Priority date: 2005-02-23
Filing date: 2005-02-23
Publication date: 2006-12-01
Also published as: KR20060094184A

Abstract

본 발명은 디지털 멀티미디어 방송의 파일럿 채널 특성을 감안한 다단계 적분기를 적용하여 멀티 패스 신호 파워가 순시적으로 출렁거리는 채널 환경에 대해 안정적이며 신뢰도 높은 타이밍 에러를 추정할 수 있는 이동형 방송 수신기에서의 타이밍 에러 추정 장치 및 방법에 관한 것이다.

본 발명은 입력된 인페이저 칩 데이터를 메인 패스 데이터, 이른 패스 데이터, 늦은 패스 데이터로 정렬하여 출력하는 인페이저 데이터 정렬기와 입력된 쿼드러쳐 칩 데이터를 메인 패스 데이터, 이른 패스 데이터, 늦은 패스 데이터로 정렬하여 출력하는 쿼드러쳐 데이터 정렬기로 구성되는 데이터 정렬부와, 상기 데이터 정렬부에서 출력된 이른 패스 데이터와 늦은 패스 데이터를 각각 선 적분하여 출력하는 제1적분부와, 상기 제1적분부에서 출력된 각 데이터들을 제곱하여 인페이저 데이터를 합산하고 쿼드러쳐 신호를 합산하여 출력하는 연산부와, 상기 연산부에서 출력된 데이터를 각각 후 적분하여 출력된 인페이저 칩 데이터와 쿼드러쳐 칩 데이터의 차이를 타이밍 에러 데이터로 출력하는 제2적분부를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 장치를 제공한다.

타이밍 에러, DLL, 적분기, 트래커

Description

이동형 방송 수신기에서의 타이밍 에러 추정 장치 및 방법{Timing error estimation apparatus and method for mobile broadcasting receiver}

도 1은 종래 이동형 방송 수신기의 트래커(Tracker)를 설명하기 위한 도면

도 2는 종래의 Noncoherent DLL 구조를 설명하기 위한 도면

도 3a는 높은 신호 파워가 입력된 경우 DLL에서의 S-커브 값의 변화를 설명하기 위한 도면

도 3b는 낮은 신호 파워가 입력된 경우 DLL에서의 S-커브 값의 변화를 설명하기 위한 도면

도 4는 위성 디지털 멀티미디어 방송의 파일럿 채널 구조를 설명하기 위한 도면

도 5는 본 발명에 따른 이동형 방송 수신기에서의 타이밍 에러 추정 장치의 일실시예를 설명하기 위한 도면

*도면의 주요부분에 대한 부호의 설명

300 : 데이터 정렬부 310 : 인페이저 데이터 정렬기 & 역확산기

320 : 쿼드러쳐 데이터 정렬기 & 역확산기

330 : 제1적분부 330-1,330-2,330-3,330-4 : 적분기

340 : 연산부 340-1,340-2,340-3,340-4 : 곱셈기

350-1,350-2 : 가산기 360 : 제2적분부

360-1,360-2 : 적분기 370 : 가산기

본 발명은 이동형 방송 수신기에서의 타이밍 에러 추정 장치 및 방법에 관한 것으로, 보다 상세하게는 Code Division Modulation을 이용하는 위성 DMB 수신기에 적용할 수 있는 2단계 적분 블록(Two stage integration block)을 가지는 이동형 방송 수신기에서의 타이밍 에러 추정 장치 및 방법에 관한 것이다.

DMB(Digital Multimedia Broadcasting: 디지털 멀티미디어 방송, 이하 'DMB'라 한다.)는 크게 지상파 DMB와 위성 DMB로 나눌 수 있다. 지상파 DMB는 OFDM을 기반으로 하여 이동 중에 오디오 및 비디오 서비스를 제공하며, 위성DMB는 CDM을 기반으로 하여 위성체와 이를 보완하는 지상의 갭필러를 이용하여 이동 중에 오디오 및 비디오 서비스를 가능하게 하는 것이다.

위성 DMB 수신기에서는 안테나로 입력된 수신 신호는 튜너를 거쳐 기저 대역(Baseband)으로 변환되며, 자동 이득 제어기(AGC)는 A/D로 입력되는 신호의 크기를 일정하게 유지시키기 위하여, 수신된 신호의 전력(power)을 측정하여 계산된 이득 값을 곱해주고, 상기 ADC는 상기 AGC에 의해 크기가 비교적 일정해진 신호를 표본화(Sampling)하여 아날로그 신호를 디지털 신호로 변환시켜준다. CDM 전송방식에서 신호를 복조하기 위해서는 신호의 확산에 사용된 의사 잡음 시퀀스(Pseudo-Noise Sequence)의 포착이 우선되어야 하는데, 이 과정은 신호의 포착(Acquisition)과 추적(Tracking)의 두 단계로 이루어진다.

상기 의사 잡음 시퀀스의 구분 단위를 칩(chip)이라 하는데, 포착이란 수신기에서 신호동기를 ±1/2칩 이내로 확보하는 과정이며, 서처(Searcher)에서 수행된다. 신호 추적은 이렇게 찾은 신호의 동기를 미세하게 맞추는 것을 말하며 트래커(Tracker)에서 수행된다. 이렇게 해서 동기를 맞춘 신호는 수신기에서 생성한 의사 잡음 시퀀스를 곱함으로써 역확산시키고, CDM 채널을 구분하는데 사용된 WALSH 코드를 곱함으로써 원하는 CDM채널의 심볼을 추출한다.

상기 과정은 서처(Searcher)가 찾아준 모든 다중 경로에서 수행되며, 각각을 핑거(Finger)라 부른다.

도 1은 종래 이동형 방송 수신기의 트래커(Tracker)를 설명하기 위한 도면이다.

도 1에서 종래의 트래커는 아날로그 부분(10)인 ADC(11)와 VCXO(13)으로 구성되며, 디지털 부분(20)은 Selector(21), DLL(23), SRG(25), 역확산기(27), Loop Filter(29), DAC(31)을 포함하여 구성된다.

먼저 VCXO(Voltage Controlled Crystal Oscillator)(13)에서 발생한 칩 레이트(Chip Rate)보다 정수배 높은 주파수의 클럭(Clock)을 입력받아 상기 ADC(11)에서 입력 아날로그 신호를 오버 샘플링(Over sampling)한다.

상기 VCXO(13)에서 발생되고 상기 ADC(11)에서 오버 샘플된 데이터(Over sampled data)는 상기 Selector(21)에 입력되어 뽑기(Decimation)가 된다. 예를 들 어 입력신호가 8배 오버 샘플링(Over sampling)됐으면 상기 Selector(21)는 8개의 입력신호 마다 하나를 골라낸다. 이때 상기 Selector(21)는 상기 DLL(Delayed Locked Loop, 이하 'DLL' 이라 한다.)(23)에서 만들어져 상기 Loop Filter(29)를 통과한 타이밍 에러(Timing Error) 신호를 기준으로 동작을 한다.

상기 Selector(21)는 Decimation을 수행하면서 정위치의 칩 레이트 데이터(Chip rate data)뿐만 아니라 그보다 1/2칩 빠른 데이터와 1/2칩 느린 데이터를 같이 출력한다. 이때 정 위치에서 출력된 칩 데이터를 메인 패스 데이터(main path data)라고 하고, 1/2칩 빠른 위치에서 출력된 데이터를 이른 패스 데이터(early path data), 1/2칩 느린 위치에서 출력된 데이터를 늦은 패스 데이터(late path data)라고 본 발명에서는 정의한다.

또한 SRG(25)는 PN 코드 발생기로 상기 SRG(25)에서 발생한 PN 코드를 상기 DLL(23)과 역확산기(Despreader)(27)로 출력한다.

상기 Selector(21)에서 출력된 이른 패스 데이터(early path data)와 늦은 패스 데이터(late path data)는 상기 DLL(23)로 입력되어 타이밍 에러 신호(Timing Error Signal)를 만들어 내고, 또한 상기 Selector(21)에서 출력된 메인 패스 데이터(main path data)는 상기 역확산기(Despreader)(27)에 입력되어 역확산(despreading)된 신호를 출력한다.

또한 상기 Selector(21)에서 출력되어 상기 DLL(23)로 입력된 이른 패스 데이터(early path data)와 늦은 패스 데이터(late path data)는 타이밍 에러 신호를 만들어 내고, 상기 타이밍 에러 신호가 Loop Filter(29)에서 필터링되고, 필터링된 타이밍 에러 성분 중 타이밍 주파수 오프셋(Timing Frequency Offset)에 해당되는 성분은 DAC(Digital-Analog Converter)(31)에서 아날로그 신호로 바뀐 뒤 상기 VCXO(12)로 입력되어 ADC(Analog-Digital Converter)(11)의 클럭 속도를 조절하고 상기 ADC(11)에서 주파수 보정을 한다.

상기 Loop Filter(29)에서 출력된 타이밍 페이저 오프셋(Timing Phase Offset) 성분은 상기 Selector(21)로 입력되어 가장 적절한 페이저(Phase)에 해당하는 데이터를 골라내는 페이저 보상을 하게 된다. 즉 종래의 트래커는 주파수 보상과 페이저 보상하는 부분이 다르다.

상기와 같은 방식으로 폐루프가 형성됨으로 인해 트래커에서 트래킹(Tracking)이 이뤄지게 되는 것이다.

도 2는 종래의 Noncoherent DLL 구조를 설명하기 위한 도면이다.

Noncoherent DLL은 CDM수신기에서 가장 일반적으로 사용되는 구조로써 그 동작원리는 다음과 같다. 우선 하이 레이트 칩 데이터(High rate chip data)가 Inphase 데이터 정렬기(100)와 Quadrature 데이터 정렬기(110)를 통과하게 된다.

상기 정렬기(Aligner)(100,110)는 high rate chip data를 1x chip rate로 메인 패스 데이터(main path data), 이른 패스 데이터(early path data), 늦은 패스 데이터(late path data)로 데시메이션(decimation)을 수행한다.

그리고 상기 정렬된( Aligning) 1x rate chip data는 수신 시스템의 서처(searcher)가 알려준 칩 스타트 타이밍(chip start timing) 정보에 의해 송신 칩 스타트(chip start) 위치에 동기되어 역확산(despreading)된다. 그런 뒤에 Early path data의 파워(Power)와 Late path data의 파워를 I^2+Q^2 방식으로 구한 뒤에 이른 패스 파워(Early path power)에서 늦은 패스 파워(Late path power)의 차이에 의해 Timing Error가 Estimation되는 것이다.

그러나, 상술한 종래의 이동형 방송 수신기 트래커에서의 DLL은 다음과 같은 문제점이 있었다.

멀티 패스 신호 파워(Multi-path Signal Power)가 순시적으로 출렁거리는 실제 모바일 필드 수신 환경에서 신뢰성 있는 타이밍 에러(Timing Error)를 안정적으로 추정(Estimation)하지 못하였다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 디지털 멀티미디어 방송의 파일럿 채널 특성을 감안한 다단계 적분기를 적용하여 멀티 패스 신호 파워가 순시적으로 출렁거리는 채널 환경에 대해 안정적이며 신뢰도 높은 타이밍 에러를 추정할 수 있는 이동형 방송 수신기에서의 타이밍 에러 추정 장치 및 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 입력된 인페이저 칩 데이터를 메인 패스 데이터, 이른 패스 데이터, 늦은 패스 데이터로 정렬하여 출력하는 인페이저 데이터 정렬기와 입력된 쿼드러쳐 칩 데이터를 메인 패스 데이터, 이른 패스 데이터, 늦은 패스 데이터로 정렬하여 출력하는 쿼드러쳐 데이터 정렬기로 구성되는 데이터 정렬부와, 상기 데이터 정렬부에서 출력된 이른 패스 데이터와 늦은 패스 데 이터를 각각 선 적분하여 출력하는 제1적분부와, 상기 제1적분부에서 출력된 각 데이터들을 제곱하여 인페이저 데이터를 합산하고 쿼드러쳐 신호를 합산하여 출력하는 연산부와, 상기 연산부에서 출력된 데이터를 각각 후 적분하여 출력된 인페이저 칩 데이터와 쿼드러쳐 칩 데이터의 차이를 타이밍 에러 데이터로 출력하는 제2적분부를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 장치를 제공한다.

그리고, 상기 데이터 정렬부는, 입력된 데이터를 역확산시키는 역확산기를 더 포함하여 구성되는 것이 바람직하다.

본 발명의 다른 실시 형태에 의하면, 본 발명은 (a) 입력된 인페이저 이른 패스 데이터와 늦은 패스 데이터를 각각 적분하여 제곱한 후 상기 두 제곱 데이터의 합을 출력하는 단계와, (b) 입력된 쿼드러쳐 이른 패스 데이터와 늦은 패스 데이터를 각각 적분하여 제곱한 후 상기 두 제곱 데이터의 합을 출력하는 단계와, (c) 상기 (a),(b)단계의 출력을 각각 적분한 후 두 적분 데이터의 차를 타이밍 에러 데이터로 출력하는 단계를 포함하는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 방법을 제공한다.

따라서, 본 발명에 의하면, 낮은 입력신호의 파워에서 신뢰성 있는 추정된 타이밍 에러(Estimated Timing Error) 값을 얻을 수 있고, DLL 입력신호의 파워가 출렁거릴 경우 Estimated Timing Error 값이 순시적으로 같이 출렁거리는 트래커 동작을 방지하며, 위성 DMB 파일럿 채널 구조에 특성화된 2단계 적분 구조로 SNR 효율성을 극대화 시키며, 각각 단계의 Integration 구간을 바꿀 수 있음으로 인해 위성 DMB를 적용하는 Field에 따른 최적화가 가능하고, 디지털로 구현되어 단일 칩 화가 용이하다.

이하 상기의 목적으로 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

도 3a와 도 3b는 입력신호의 신호 파워에 따른 DLL에서의 S-커브 값의 변화를 설명하기 위한 도면이다.

일반적인 DLL구조에서 추정(Estimation)된 타이밍 에러(Timing Error)의 신뢰성은 S-curve의 평균값(Mean)과 분산(Variance)에 의해 결정된다고 할 수 있다.

상기 도 3a는 높은 신호 파워가 입력된 경우 DLL에서의 S-커브 값의 변화를 설명하기 위한 도면이고, 상기 도 3b는 낮은 신호 파워가 입력된 경우 DLL에서의 S-커브 값의 변화를 설명하기 위한 도면이다.

DLL에 입력된 신호의 SNR이 나쁠 경우 S-curve는 도 3a에서 도 3b로 변하는데 이는 평균의 절대값이 점점 작아지게 되어서 S-curve의 기울기가 낮아지고 반대로 분산값은 커지기 때문에 현재의 타이밍 오프셋(Timing Offset) 값에서의 추정(Estimation)된 타이밍 에러 값의 신뢰도가 떨어지게 되는 것이다.

또한 추정된 타이밍 에러(Timing Error)의 크기는 입력신호의 크기에 변하기 때문에 순간적으로 채널(Channel)이 출렁거릴 경우 추정된 타이밍 에러(Timing Error)도 같이 출렁거리기 때문에 이동형 방송 수신기 트래커의 안정적인 동작에 저해 요소가 된다.

따라서 본 발명이 극복하고자 한 문제는 두 가지이다.

하나는 추정된 타이밍 에러(Timing Error) 값의 신뢰도를 높이는 것이다. 이는 DLL 입력신호의 파워(Power)가 낮을 경우에도 S-Curve값의 평균값에 비해 분산값을 낮게 유지함을 의미한다.

다른 하나는 순시적인 DLL 입력신호 파워(Power)의 출렁거림에도 추정된 타이밍 에러가 민감하지 않게 반응함을 의미한다.

위와 같은 두가지 목적을 달성하기 위해서는 DLL구조에서 정렬기&역확산기(Aligner&Despreader) 출력값에 로우-패스 필터링(Low-pass Filtering)을 취해주거나 Integration & Dump 구조를 추가함으로써 얻어질 수 있을 것이다.

일반적으로 로우-패스 필터(Low-Pass Filter)의 대역폭(bandwidth)을 좁혀주거나 Integration & Dump의 적분(Integration)구간을 증가시킬 경우 순시적인 DLL입력신호 파워의 변화에 둔감한 타이밍 에러(Timing Error)와 낮은 입력신호 파워에서도 높은 신뢰성을 갖는 타이밍 에러 값을 얻을 수 있게 된다.

도 4는 위성 디지털 멀티미디어 방송의 파일럿 채널 구조를 설명하기 위한 도면이다.

도 4와 같이, 파일럿 채널(Pilot Channel)에 파일럿 심볼(Pilot Symbol)만 존재하는 것이 아니라 중간 중간 QPSK로 이뤄진 데이터 심볼(Data Symbol)이 차여져 있다는데 있다. 따라서 종래의 단순한 Integration & Dump나 로우-패스 필터(Low-pass Filter)구조에서 적분(Integration) 구간을 증가 시키거나 로우-패스 필터 대역폭을 감소시켜 서로 180도 위상차이가 나는 심볼 간에 적용시켰을 경우 타이밍 에러(Timing Error)가 0에 가까워지는 문제점이 생기게 된다.

이에 상기 문제를 피하기 위해 위상 정보가 없어지는 스퀘어(Square)단 이후에 Integration & Dump나 Low-Pass Filter를 적용시킬 경우 180도 위상 차이 나는 심볼(Symbol)간의 상쇄 문제는 없어지지만 SNR관점에서 스퀘어(Square)이전에 Integration & Dump를 취하는 것에 비해 효율이 나쁘다는 단점이 생긴다.

따라서 본 발명에서 이와 같은 두 가지 목적을 달성하기 위한 구조를 본 발명에서는 제안한다.

도 5는 본 발명에 따른 이동형 방송 수신기에서의 타이밍 에러 추정 장치의 일실시예를 설명하기 위한 도면이다.

즉 본 발명이 종래의 Noncoherent DLL과 차이점은 총 2단의 적분 파트(Integration Part)를 두었다는 점이다.

본 발명인 이동형 방송 수신기 트래커에서의 DLL은 데이터 정렬부(300), 제1적분부(330), 연산부(340), 제2적분부(360)를 포함하여 구성된다.

먼저 상기 데이터 정렬부(300)는 인페이저 데이터 정렬기 & 역확산기(inphase data aligner & despreader)(310)와 쿼드러쳐 데이터 정렬기 & 역확산기(quadrature data aligner & despreader)(320)으로 구성된다.

상기 인페이저 데이터 정렬기 & 역확산기(inphase data aligner & despreader)(310)는 입력된 인페이저 칩 데이터(inphase chip data)를 정위치의 칩 레이트 데이터인 메인 패스 데이터(main path data)와, 상기 정 위치에서 출력되는 데이터보가 1/2칩 빠른 위치에서 출력된 데이터인 이른 패스 데이터(early path data)와 상기 정 위치에서 출력되는 데이터보가 1/2칩 느린 위치에서 출력된 데이 터인 늦은 패스 데이터(late path data)로 정렬시키고 역확산하여 출력한다.

그리고 상기 쿼드러쳐 데이터 정렬기 & 역확산기(quadrature data aligner & despreader)(320)는 입력된 쿼드러쳐 칩 데이터(quadrature chip data)를 정위치의 칩 레이트 데이터인 메인 패스 데이터(main path data)와, 상기 정 위치에서 출력되는 데이터보가 1/2칩 빠른 위치에서 출력된 데이터인 이른 패스 데이터(early path data)와 상기 정 위치에서 출력되는 데이터보가 1/2칩 느린 위치에서 출력된 데이터인 늦은 패스 데이터(late path data)로 정렬시키고 역확산하여 출력한다.

여기서 상기 데이터 정렬부(300)를 거친 데이터는 하이 레이트 칩 데이터(high rate chip data)에서 1x 레이트 칩 데이터(1x rate chip data)로 변경되는 것이다.

상기 데이터 정렬부(300)에서 출력된 이른 패스 데이터와 늦은 패스 데이터는 제1적분부(330)에 입력되어 한번의 적분을 하게 된다.

여기서 제1적분부(330)는 4개의 적분기(330-1,330-2,330-3,330-4)로 구성된다. 즉 상기 인페이저 데이터 정렬기 & 역확산기(310)에서 출력된 이른 패스 데이터를 적분하는 적분기(330-1)와 상기 인페이저 데이터 정렬기 & 역확산기(310)에서 출력된 늦은 패스 데이터를 적분하는 적분기(330-2)와 상기 쿼드러쳐 데이터 정렬기 & 역확산기(320)에서 출력된 이른 패스 데이터를 적분하는 적분기(330-3)와 상기 인페이저 데이터 정렬기 & 역확산기(310)에서 출력된 늦은 패스 데이터를 적분하는 적분기(330-4)로 구성된다.

여기서 상기 제1적분부(330)는 연산부(340)의 곱셈기(Square)(340-1,340- 2,340-3,340-4) 이전에 위치하기 때문에 SNR관점에서 높은 효율을 얻을 수 있지만 위성 DMB 파일럿 채널(Pilot Channel) 특성 때문에 적분(Integration)구간을 증가시키는데 한계가 있다.

따라서 제1적분부(330)에서 파일럿 심볼(Pilot Symbol)구간에서는 최대 32symbol에 해당하는 2048(=32x64)chip까지만 적분(Integration)을 수행하고 데이터 심볼(Data Symbol) 구간에서는 최대 64개의 Chip까지만 적분(Integration)을 수행한다. 이는 위성 DMB 규격에서 1symbol은 64개 Chip으로 역확산(despreading) 됐기 때문에 역확산기(Despreader)를 통과한 칩 데이터들은 1 Symbol 구간 안에서는 위상이 같다.

상기 제1적분부(330)에서 적분되어 출력된 4개의 데이터는 연산부(340)로 입력되어 연산되는데 상기 연산부는 4개의 곱셈기(square)(340-1,340-2,340-3,340-4)와 2개의 가산기(350-1,350-2)로 구성된다.

상기 인페이저 칩 데이터 중에서 이른 패스 데이터를 적분기(330-1)에서 적분하여 출력된 데이터를 곱셈기(340-1)에서 제곱한 후 출력하며, 인페이저 칩 데이터 중에서 늦은 패스 데이터를 적분기(330-2)에서 적분하여 출력된 데이터를 곱셈기(340-2)에서 제곱한 후 출력하여 가산기(350-1)에서 더하여 제2적분부(360)의 적분기(360-1)로 출력한다.

또한 상기 쿼드러쳐 칩 데이터 중에서 이른 패스 데이터를 적분기(330-3)에서 적분하여 출력된 데이터를 곱셈기(340-3)에서 제곱한 후 출력하며, 인페이저 칩 데이터 중에서 늦은 패스 데이터를 적분기(330-4)에서 적분하여 출력된 데이터를 곱셈기(340-4)에서 제곱한 후 출력하여 가산기(350-2)에서 더하여 제2적분부(360)의 적분기(360-2)로 출력한다.

상기 연산부(340)에서 출력된 데이터는 제2적분부(360)로 입력되어 적분되고 적분된 두 데이터의 차이가 타이밍 에러 데이터가 된다.

상기 제2적분부(360)는 2개의 적분기(360-1,360-2)와 가산기(370)으로 구성된다.

상기 연산부(340)의 가산기(350-1)에서 출력된 인페이저 칩 데이터는 적분기(360-1)에서 두번째 적분되어 출력되어 가산기(370)에 입력되고, 상기 연산부(340)의 가산기(350-2)에서 출력된 쿼드러쳐 칩 데이터는 적분기(360-2)에서 두번째 적분되어 출력되어 가산기(370)에 입력되어 상기 인페이저 칩 데이터와 쿼드러쳐 칩 데이터의 차이를 가산기(370)에서 연산하여 출력하는데 상기 가산기(370)엣 출력된 데이터가 타이밍 에러 데이터(Timing Error Data)가 된다.

이는 상기 곱셈기(square)(330-1,330-2,330-3,330-4)를 통과해 위상정보가 없어진 데이터들을 2번째 Integratoin단인 제2적분부(360)에서 다시 한번 적분(Integration)을 수행하는 것이다. 이런 과정을 통하여 DLL 입력신호의 파워가 작은 경우에도 S-curve를 구해보면 평균값 대비 분산값이 신뢰할 수 있을 수준으로 떨어짐을 알 수 있다.

관련하여, 입력신호의 Power가 낮으면 낮을수록 적분(Integration)구간을 증가시키면 신뢰성 높은 타이밍 에러 값을 얻을 수 있다. 또한 적분(Integration)구간을 증가시킴으로써 DLL 입력신호의 순시적인 Power변화에 둔감한 타이밍 에러 값 을 얻을 수 있게 된다.

그러나 적분(Integration) 구간을 너무 증가시킬 경우엔 순시적인 채널(Channel) 환경의 변화가 아닌 실제 채널(Channel) 특성이 변한 경우에도 반응이 너무 느려지기 때문에 바람직하게는 실제 Field에서의 실험을 통해 최적화된 적분(Integration)구간 값을 구해야 한다.

상기에서 설명한 본 발명에 따른 이동형 방송 수신기에서의 타이밍 에러 추정 방법을 설명하면 다음과 같다.

먼저 데이터 정렬부(300)의 인페이저 데이터 정렬기 & 역확산기(310)에서 정렬되고 역확산된 데이터 중에서 인페이저 이른 패스 데이터와 늦은 패스 데이터가 제1적분부(330)에 입력되어 각각 적분하여 연산부(340)에서 각각 제곱한 후 상기 두 제곱 데이터의 합을 출력하는 단계(S10)를 수행한다.

그리고 데이터 정렬부(300)의 쿼드러쳐 데이터 정렬기 & 역확산기(320)에서 정렬되고 역확산된 데이터 중에서 쿼드러쳐 이른 패스 데이터와 늦은 패스 데이터가 제1적분부(330)에 입력되어 각각 적분하여 연산부(340)에서 각각 제곱한 후 상기 두 제곱 데이터의 합을 출력하는 단계(S20)를 수행한다.

상기 S10, S20단계의 출력을 제2적분부(360)에서 각각 적분한 후 두 적분 데이터의 차를 타이밍 에러 데이터로 출력하는 단계(S30)를 수행하여 타이밍 에러 데이터 추정한다.

본 발명을 상술한 실시 예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능 하고 이러한 변형은 본 발명의 범위에 속한다.

상기에서 설명한 본 발명에 따른 이동형 방송 수신기에서의 타이밍 에러 추정 장치 및 방법의 효과를 설명하면 다음과 같다.

첫째, 낮은 입력신호의 파워에서 신뢰성 있는 Estimated Timing Error 값을 얻을 수 있다.

둘째, DLL 입력신호의 Power가 출렁거릴 경우 Estimated Timing Error 값이 순시적으로 같이 출렁거리는 트래커 동작을 방지한다.

셋째, 위성 DMB 파일럿 채널 구조에 특성화된 2단계 적분 구조로 SNR 효율성을 극대화 시키며, 각각 단계의 Integration 구간을 바꿀 수 있음으로 인해 위성 DMB를 적용하는 필드(Field)에 따른 최적화가 가능하다.

넷째, 디지털로 구현되어 단일 칩 화가 용이하다.

Claims

입력된 인페이저 칩 데이터를 메인 패스 데이터, 이른 패스 데이터, 늦은 패스 데이터로 정렬하여 출력하는 인페이저 데이터 정렬기와 입력된 쿼드러쳐 칩 데이터를 메인 패스 데이터, 이른 패스 데이터, 늦은 패스 데이터로 정렬하여 출력하는 쿼드러쳐 데이터 정렬기로 구성되는 데이터 정렬부;

상기 데이터 정렬부에서 출력된 이른 패스 데이터와 늦은 패스 데이터를 각각 선 적분하여 출력하는 제1적분부;

상기 제1적분부에서 출력된 각 데이터들을 제곱하여 인페이저 데이터를 합산하고 쿼드러쳐 신호를 합산하여 출력하는 연산부;

상기 연산부에서 출력된 데이터를 각각 후 적분하여 출력된 인페이저 칩 데이터와 쿼드러쳐 칩 데이터의 차이를 타이밍 에러 데이터로 출력하는 제2적분부를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 장치.
제 1 항에 있어서, 상기 데이터 정렬부는,

입력된 데이터를 역확산시키는 역확산기를 더 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 장치.
제 1 항에 있어서, 상기 제1적분부는,

상기 인페이저 데이터 정렬기와 쿼드러쳐 데이터 정렬기로부터 출력되는 이른 패스 데이터를 각각 적분하는 적분기와 늦은 패스 데이터를 각각 적분하는 적분기를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 장치.
제 1 항에 있어서, 상기 연산부는,

상기 제1적분부의 각 적분기로부터 출력된 데이터를 각각 제곱하는 곱셈기와 상기 곱셈기에서 출력된 데이터 중에서 인페이저 데이터와 쿼드러쳐 데이터를 각각 합산하는 합산기를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 장치.
(a) 입력된 인페이저 이른 패스 데이터와 늦은 패스 데이터를 각각 적분하여 제곱한 후 상기 두 제곱 데이터의 합을 출력하는 단계;

(b) 입력된 쿼드러쳐 이른 패스 데이터와 늦은 패스 데이터를 각각 적분하여 제곱한 후 상기 두 제곱 데이터의 합을 출력하는 단계;

(c) 상기 (a),(b)단계의 출력을 각각 적분한 후 두 적분 데이터의 차를 타이밍 에러 데이터로 출력하는 단계를 포함하는 것을 특징으로 하는 이동형 방송 수신기에서의 타이밍 에러 추정 방법.