KR100649528B1 - Plasma display and driving device thereof - Google Patents

Abstract

A plasma display device and a driving device thereof are provided to reduce the cost for a circuit element by using one sustain discharging circuit element in the plasma display device in which different voltages are applied to the even and odd X electrodes, respectively during an address period. A driving device of a plasma display device includes a first transistor(Xs) connected to first electrodes(Y) of a first group; a second transistor(Xg) connected to the first electrodes of a second group; a third transistor(Xr) connected between the contact point between the first and second transistors and a first power source(Vs) supplying a first voltage; a fourth transistor(Xf) connected between the contact point between the first and second transistors and a second power source supplying a second voltage lower than the first voltage; a fifth transistor(Xpe) connected between the contact point between the first transistor and the first electrode of the first group and a third power source supplying a third voltage; and a sixth transistor(Xpo) connected between the contact point between the second transistor and the first electrode of the second group and the third power source.

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY AND DRIVING DEVICE THEREOF}Plasma display and its driving device {PLASMA DISPLAY AND DRIVING DEVICE THEREOF}

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 유지 전극 구동부의 구동 회로를 나타낸 도면이다.FIG. 2 is a diagram illustrating a driving circuit of the sustain electrode driver illustrated in FIG. 1.

본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다.The present invention relates to a plasma display device and a driving device thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge.

이러한 플라즈마 표시 장치는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드의 어드레스 기간에서 발광할 방전 셀과 발광하지 않을 방전 셀이 선택되고, 유지 기간에서 선택된 발광 할 방전 셀이 해당 서브필드의 가중치에 해당하는 기간 동안 유지 방전되어 화상이 표시된다.Such a plasma display device is driven by dividing one frame into a plurality of subfields having respective weights, and selecting discharge cells to emit light and discharge cells not to emit light in an address period of each subfield, and emitting light selected in a sustain period. The discharge cells are sustained and discharged for a period corresponding to the weight of the subfield to display an image.

이러한 플라즈마 표시 장치의 어드레스 기간에서는 발광할 방전 셀과 발광하지 않을 방전 셀을 선택하기 위해, 복수의 표시 라인을 순차적으로 주사한다. 따라서, 복수의 표시 라인을 순차적으로 스캔하기 위한 스캔 회로가 표시 라인의 수만 큼 필요하다. 그로 인하여 플라즈마 표시 장치의 단가가 상승한다.In the address period of the plasma display device, a plurality of display lines are sequentially scanned to select discharge cells to emit light and discharge cells not to emit light. Therefore, a scan circuit for sequentially scanning a plurality of display lines is required as many as the number of display lines. As a result, the unit cost of the plasma display device increases.

이러한 문제점을 해결하고자 미국 공개번호 US2002/0190930 A1에는 하나의 Y 전극을 인접한 두 행의 표시 라인에서 공통으로 사용하고 있다. 즉, 복수의 X 전극을 홀수 번째 X 전극과 짝수 번째 X 전극으로 나눈 후, 어드레스 기간에서 홀수 번째 X 전극과 짝수 번째 X 전극에 인가되는 전압을 다르게 하여, 홀수 번째 표시 라인에서 먼저 어드레스 방전을 일으켜 발광 할 방전 셀을 선택한 후, 짝수 번째 표시 라인에서 어드레스 방전을 일으켜 발광 할 방전 셀을 선택하도록 되어 있다. 이와 같이 어드레스 기간(TA1, TA2)에서는 홀수 번째 X 전극과 짝수 번째 X 전극을 각각 구동하는 반면, 유지 기간(TS)에서는 홀수 번째 X 전극과 짝수 번째 X 전극을 공통으로 구동하고 있다. 이로 인하여, X 전극을 구동하는 구동 회로에는 유지 방전을 수행하기 위한 회로가 홀수 번째 X 전극과 짝수 번째 X 전극에 각각 연결되어야 하므로, 플라즈마 표시 장치의 단가가 상승한다.In order to solve this problem, US Publication No. US2002 / 0190930 A1 uses one Y electrode in common in two adjacent display lines. That is, after dividing a plurality of X electrodes into an odd X electrode and an even X electrode, an address discharge is first generated on the odd display line by different voltages applied to the odd and even X electrodes in the address period. After selecting the discharge cells to emit light, an address discharge is caused to occur on the even-numbered display lines to select discharge cells to emit light. As described above, the odd-numbered X electrodes and the even-numbered X electrodes are driven in the address periods TA1 and TA2, while the odd-numbered X electrodes and the even-numbered X electrodes are driven in common in the sustain period TS. As a result, in the driving circuit for driving the X electrode, a circuit for performing sustain discharge must be connected to the odd-numbered X electrode and the even-numbered X electrode, respectively, so that the unit cost of the plasma display device increases.

본 발명이 이루고자 하는 기술적 과제는 유지 방전을 위한 회로의 개수를 줄일 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving device thereof capable of reducing the number of circuits for sustain discharge.

본 발명의 한 특징에 따르면, 복수의 제1 전극과 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 플라즈마 표시 장치를 구동하는 장치가 제공된다. 이 구동 장치는, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 연결되어 있는 제1 트랜지스터, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 연결되어 있는 제2 트 랜지스터, 상기 제1 및 제2 트랜지스터의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되어 있는 제3 트랜지스터, 상기 제1 및 제2 트랜지스터의 접점과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 제4 트랜지스터, 상기 제1 트랜지스터와 상기 제1 그룹의 제1 전극 사이의 접점과 제3 전압을 공급하는 제3 전원 사이에 연결되어 있는 제5 트랜지스터, 그리고 상기 제2 트랜지스터와 상기 제2 그룹의 제1 전극 사이의 접점과 상기 제3 전원 사이에 연결되어 있는 제6 트랜지스터를 포함한다.According to an aspect of the present invention, there is provided an apparatus for driving a plasma display device that performs a display operation together with a plurality of first electrodes and the plurality of first electrodes. The driving device includes a first transistor connected to a first electrode of a first group among the plurality of first electrodes, and a second transistor connected to a first electrode of a second group among the plurality of first electrodes. A third transistor connected between the contacts of the first and second transistors and a first power supply for supplying a first voltage, and a second voltage lower than the first voltage and the contacts of the first and second transistors; A fourth transistor connected between a second power supply, a fifth transistor connected between a contact between the first transistor and the first electrode of the first group and a third power supply for supplying a third voltage, and the And a sixth transistor connected between the third transistor and the contact between the second transistor and the first electrode of the second group.

본 발명의 다른 특징에 따르면, 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치는, 복수의 제1 전극, 상기 복수의 제1 전극과 상기 제1 전압을 공급하는 제1 전원 사이에 연결되어 있는 제1 트랜지스터, 상기 복수의 제2 전극과 상기 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 제2 트랜지스터, 상기 제1 그룹의 제1 전극과 상기 제3 전압을 공급하는 제3 전원 사이에 연결되어 있는 제3 트랜지스터, 상기 제2 그룹의 제1 전극과 상기 제3 전원 사이에 연결되어 있는 제4 트랜지스터, 그리고 상기 제1 및 제2 트랜지스터의 접점과 상기 제3 및 제4 트랜지스터 사이에 연결되며 상기 제1 그룹의 제1 전극과 상기 제2 그룹의 제1 전극으로 경로를 분리하는 경로 분리부를 포함한다.According to another feature of the present invention, a plasma display device is provided. The plasma display device supplies a plurality of first electrodes, a first transistor connected between the plurality of first electrodes, and a first power supply for supplying the first voltage, the plurality of second electrodes, and the second voltage. A second transistor connected between the second power source, a third transistor connected between the first electrode of the first group, and a third power source supplying the third voltage, and a first electrode of the second group; A fourth transistor connected between the third power source, and a contact between the first and second transistors and the third and fourth transistors, the first electrode of the first group and the second group of the second group It includes a path separation unit for separating the path by one electrode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to be "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, this means that it may further include other components, except to exclude other components unless otherwise stated.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. It includes.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 “A 전극”이라 함)(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, “X 전극”이라 함)(X1∼Xn) 및 주사 전극(이하 “Y 전극”이라 함)(Y1∼Yn)을 포함한다. 일반적으로 X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)은 A 전극(A1∼Am)과 직교하도록 배치된다. 이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.The plasma display panel 100 includes a plurality of address electrodes (hereinafter referred to as “A electrodes”) A1 to Am extending in the column direction, and a plurality of sustain electrodes extending in pairs to each other in the row direction (hereinafter, “X”). Electrodes ”(X1 to Xn) and scan electrodes (hereinafter referred to as“ Y electrodes ”) (Y1 to Yn). In general, the X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn, and the X electrode and the Y electrode perform a display operation for displaying an image in the sustain period. The Y electrodes Y1 to Yn and the X electrodes X1 to Xn are arranged to be orthogonal to the A electrodes A1 to Am. At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms the cell 12. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다.The controller 200 receives an image signal from the outside and outputs an address electrode driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield includes an address period and a sustain period.

어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.The address electrode driver 300 receives an A electrode driving control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each A electrode.

주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다.The scan electrode driver 400 receives a Y electrode driving control signal from the controller 200 and applies a driving voltage to the Y electrode.

유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.The sustain electrode driver 500 receives the X electrode driving control signal from the controller 200 and applies a driving voltage to the X electrode.

구체적으로, 각 서브필드의 어드레스 기간 동안 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)는 복수의 방전 셀(12) 중에서 해당 서브필드에서 발광 할 방전 셀과 발광하지 않을 방전 셀을 선택한다. 이를 위해, 복수의 X 전극(X1∼Xn)을 홀수 번째 X 전극(Xodd)과 짝수 번째 X 전극(Xeven)으로 나누고 어드레스 기간(TA1)에서는 홀수 번째 X 전극(Xodd)에 Vb 전압을 인가하고 짝수 번째 X 전극(Xeven)에 0V 전압을 인가한 상태에서 발광 할 방전 셀의 Y 전극 및 A 전극에 주사 펄스 및 어드레스 펄스를 인가한다. 그리고 어드레스 기간(TA2)에서는 홀수 번째 X 전극(Xodd)에 0V 전압을 인가하고 짝수 번째 X 전극(Xeven)에 Vb 전압을 인가한 상태에서 발광 할 방전 셀의 Y 전극 및 A 전극에 주사 펄스 및 어드레스 펄스를 인가한다. 그리고 각 서브필드의 유지 기간 동안 주사 전극 구동부(400)는 복수의 Y 전극(Y1∼Yn)에 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 복수의 X 전극(X1∼Xn)에 유지 방전 펄스를 복수의 Y 전극(Y1∼Yn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극 사이의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.In detail, during the address period of each subfield, the address electrode, the scan electrode, and the sustain electrode driver 300, 400, and 500 may select one of the plurality of discharge cells 12 and the discharge cells to emit light in the corresponding subfield. Choose. To this end, the plurality of X electrodes X1 to Xn are divided into odd-numbered X electrodes Xodd and even-numbered X electrodes Xeven, and in the address period TA1, a voltage Vb is applied to the odd-numbered X electrodes Xodd and even-numbered. The scan pulse and the address pulse are applied to the Y electrode and the A electrode of the discharge cell to emit light while the 0V voltage is applied to the first X electrode Xeven. In the address period TA2, a scan pulse and an address are applied to the Y electrode and the A electrode of the discharge cell to emit light while a 0 V voltage is applied to the odd-numbered X electrode Xodd and a Vb voltage is applied to the even-numbered X electrode Xeven. Apply a pulse. During the sustain period of each subfield, the scan electrode driver 400 supplies sustain discharge pulses having a high level voltage Vs and a low level voltage 0V to the plurality of Y electrodes Y1 to Yn alternately. The number of times corresponding to the weight is applied. The sustain electrode driver 500 applies a sustain discharge pulse to the plurality of X electrodes X1 to Xn in a phase opposite to that of the sustain discharge pulse applied to the plurality of Y electrodes Y1 to Yn. In this way, the voltage difference between each Y electrode and each X electrode alternates between the Vs voltage and the -Vs voltage, whereby the sustain discharge is repeatedly generated a predetermined number of times in the discharge cell to be turned on.

다음으로, 도 2를 참조하여 미국 공개번호 US2002/0190930 A1에 개시되어 있는 구동 파형을 인가하기 위한 유지 전극 구동부(500)의 구동 회로에 대해서 상세하게 설명한다.Next, with reference to FIG. 2, the drive circuit of the sustain electrode drive part 500 for applying the drive waveform disclosed by US publication number US2002 / 0190930 A1 is demonstrated in detail.

도 2는 본 발명의 실시 예에 따른 유지 전극 구동부(500)의 구동 회로를 나타낸 도면이다. 도 5에서는 설명의 편의상 복수의 X 전극(X1∼Xn)에 연결되어 있는 구동 회로(510)만을 도시하였으며, 이러한 구동 회로(510)는 도 1의 유지 전극 구동부(500)에 형성될 수 있다. 그리고 설명의 편의상 하나의 Y 전극과 두 개의 X 전극(Xodd, Xeven)만을 도시하였으며, 복수의 Y 전극(Y1∼Yn)은 접지단(0)에 연결되어 있는 것으로 도시하였다. 또한 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.2 is a view illustrating a driving circuit of the sustain electrode driver 500 according to an exemplary embodiment of the present invention. In FIG. 5, only the driving circuit 510 connected to the plurality of X electrodes X1 to Xn is illustrated for convenience of description, and the driving circuit 510 may be formed in the sustain electrode driving unit 500 of FIG. 1. For convenience of explanation, only one Y electrode and two X electrodes Xodd and Xeven are illustrated, and the plurality of Y electrodes Y1 to Yn are illustrated as being connected to the ground terminal 0. In addition, the capacitive component formed by the X electrode and the Y electrode is shown as a panel capacitor Cp.

도 2에 나타낸 바와 같이, 구동 회로(510)는 유지 방전부(511), 제1 및 제2 전압 인가부(512, 512) 및 경로 분리부(514)를 포함한다. 도 2에서 트랜지스터(Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, Xbo)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, Xbo)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, Xbo)로 사용될 수도 있다. 또한 도 2에서는 트랜지스터(Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, Xbo)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, Xbo)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.As shown in FIG. 2, the driving circuit 510 includes a sustain discharge unit 511, first and second voltage applying units 512 and 512, and a path separation unit 514. In FIG. 2, the transistors Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, and Xbo are shown as n-channel field effect transistors, in particular, n-channel metal oxide semiconductor (NMOS) transistors. Xr, Xf, Xpe, Xpo, Xbe, and Xbo) may be formed with a body diode in the direction from the source to the drain. And other transistors having similar functions instead of NMOS transistors may be used as these transistors (Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, Xbo). In FIG. 2, the transistors Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, and Xbo are shown as one transistor, but the transistors Xs, Xg, Xr, Xf, Xpe, Xpo, Xbe, and Xbo are shown as one transistor. Each may be formed of a plurality of transistors connected in parallel.

유지 방전부(511)는 트랜지스터(Xs, Xg, Xr, Xf), 인덕터(Lx), 다이오드(XDr, Xdf) 및 커패시터(Cxr)를 포함한다.The sustain discharge unit 511 includes transistors Xs, Xg, Xr, and Xf, inductors Lx, diodes XDr and Xdf, and capacitors Cxr.

트랜지스터(Xs)의 드레인은 유지 방전 펄스의 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되어 있으며 트랜지스터(Xs)의 소스에 드레인이 연결되어 있는 트랜지스터(Xg)의 소스는 유지 방전 펄스의 로우 레벨 전압(0V)을 공급하는 접지단(0V)에 연결되어 있다.The drain of the transistor Xs is connected to the power supply Vs supplying the high level voltage Vs of the sustain discharge pulse, and the source of the transistor Xg having the drain connected to the source of the transistor Xs is the sustain discharge pulse. It is connected to the ground terminal (0V) for supplying a low level voltage (0V).

트랜지스터(Xs)의 소스와 트랜지스터(Xg)의 드레인 사이의 접점 즉, 노드(N)에 제1단이 연결되어 있는 인덕터(Lx)의 제2단이 트랜지스터(Xr)의 소스와 트랜지스터(Xf)의 드레인 사이의 접점에 연결되어 있으며, 트랜지스터(Xr)의 드레인과 트랜지스터(Xf)의 소스 사이의 접점에 제1단이 연결되어 있는 커패시터(Cxr)의 제2단은 접지단(0)에 연결되어 있다. 이때, 커패시터(Cxr)에는 유지 방전 펄스의 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)의 중간 정도의 전압(Vs/2)이 충전되어 있다. 그리고 트랜지스터(Xr)의 소스에 애노드가 연결되어 있는 다이오드(XDr)의 캐소드가 인덕터(Lx)의 제2단에 연결되어 있으며, 트랜지스터(Xf)의 드레인에 캐소드가 연결되어 있는 다이오드(XDf)의 애노드가 인덕터(Lx)의 제2단에 연결되어 있다. 다이오드(XDr)는 트랜지스터(Yr)의 바디 다이오드로 인해 형성되는 전류 경로를 차단하고 Y 전극의 전압을 증가시키는 상승 경로를 설정하기 위한 것이고 다이오드(XDf)는 트랜지스터(Yf)의 바디 다이오드로 인해 형성되는 전류 경로를 차단하고 Y 전극의 전압을 감소시키는 하강 경로를 설정하기 위한 것이다. 이때, 트랜지스터(Yr, Yf)가 바디 다이오드를 가지지 않는다면 다이오드(XDr, XDf)가 제거될 수도 있다. 그리고 인덕터(Lx), 다이오드(XDr) 및 트랜지스터(Yr) 사이의 연결 순서는 바뀔 수 있으며, 인덕터(Lx), 다이오드(XDf) 및 트랜지스터(Yf) 사이의 연결 순서도 바뀔 수 있다. 예를 들어, 인덕터(Lx)가 트랜지스터(Yr, Yf)의 접점과 커패시터(Cxr) 사이에 연결될 수도 있다. 또한 트랜지스터(Yr, Yf)의 접점에 하나의 인덕터(Lx)가 연결되는 것으로 도시하였지만, 트랜지스터(Yr)에 의해 형성되는 상승 경로 및 트랜지스터(Yf)에 의해 형성되는 하강 경로 상에 각각 인덕터가 연결될 수도 있다.The contact between the source of the transistor Xs and the drain of the transistor Xg, that is, the second end of the inductor Lx having the first end connected to the node N, is the source of the transistor Xr and the transistor Xf. The second end of the capacitor Cxr, which is connected to the contact between the drain of the transistor and the first end of the transistor Xr is connected to the contact between the drain of the transistor Xr and the source of the transistor Xf, is connected to the ground terminal 0. It is. At this time, the capacitor Cxr is charged with a voltage Vs / 2 that is halfway between the high level voltage Vs of the sustain discharge pulse and the low level voltage 0V. The cathode of the diode XDr having an anode connected to the source of the transistor Xr is connected to the second end of the inductor Lx, and the cathode of the diode XDf having a cathode connected to the drain of the transistor Xf. The anode is connected to the second end of the inductor Lx. The diode XDr is for setting up the rising path which cuts off the current path formed by the body diode of the transistor Yr and increases the voltage of the Y electrode, and the diode XDf is formed due to the body diode of the transistor Yf. It is to set the falling path to cut off the current path and reduce the voltage of the Y electrode. At this time, if the transistors Yr and Yf do not have a body diode, the diodes XDr and XDf may be removed. In addition, the connection order between the inductor Lx, the diode XDr, and the transistor Yr may be changed, and the connection order between the inductor Lx, the diode XDf and the transistor Yf may be changed. For example, an inductor Lx may be connected between the contacts of the transistors Yr and Yf and the capacitor Cxr. In addition, although one inductor Lx is illustrated as being connected to the contacts of the transistors Yr and Yf, the inductor may be connected to each of the rising path formed by the transistor Yr and the falling path formed by the transistor Yf. It may be.

이와 같이 구성된 유지 방전부(511)는 트랜지스터(Xr)가 턴온되어 인덕터(Lx)와 패널 커패시터(Cp)의 공진을 이용하여 X 전극의 전압을 0V 전압에서 Vs 전압 근처까지 증가시킨 후, 트랜지스터(Xs)가 턴온되어 X 전극에 Vs 전압을 인가한다. 그리고 트랜지스터(Xf)가 턴온되어 인덕터(Lx)와 패널 커패시터(Cp)의 공진을 이용하여 X 전극의 전압을 Vs 전압에서 0V 전압 근처까지 감소시킨 후, 트랜지스터 (Xg)가 턴온되어 X 전극에 0V 전압을 인가한다. 이 과정이 해당 서브필드의 가중치에 해당하는 횟수만큼 반복되어 유지 기간(TS)에서 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유지 방전 펄스가 인가될 수 있다.In the sustain discharge unit 511 configured as described above, the transistor Xr is turned on to increase the voltage of the X electrode from the 0V voltage to the Vs voltage by using the resonance of the inductor Lx and the panel capacitor Cp. Xs) is turned on to apply a Vs voltage to the X electrode. After the transistor Xf is turned on to reduce the voltage of the X electrode from the Vs voltage to near the 0V voltage by using the resonance of the inductor Lx and the panel capacitor Cp, the transistor Xg is turned on to 0V at the X electrode. Apply voltage. This process is repeated the number of times corresponding to the weight of the corresponding subfield so that the sustain discharge pulse having the Vs voltage and the 0V voltage are alternately applied to the X electrode in the sustain period TS.

제1 전압 인가부(512)는 트랜지스터(Xbe)를 포함하며, 제2 전압 인가부(512)는 트랜지스터(Xbo)를 포함한다. 트랜지스터(Xbe)는 Vb 전압을 공급하는 전원(Vb)과 짝수 번째 X 전극(Xeven) 사이에 연결되어 있으며, 트랜지스터(Xbo)는 Vb 전압을 공급하는 전원(Vb)과 홀수 번째 X 전극(Xodd) 사이에 연결되어 있다. 트랜지스터(Xbe, Xbo)는 두 개의 트랜지스터가 백투백(back-to-back) 형태로 형성되어 있다. 이때, 트랜지스터(Xbe, Xbo)는 한 개의 트랜지스터로 형성될 수 있다.The first voltage applying unit 512 includes a transistor Xbe, and the second voltage applying unit 512 includes a transistor Xbo. The transistor Xbe is connected between the power supply Vb supplying the Vb voltage and the even-numbered X electrode Xeven, and the transistor Xbo is the power supply Vb supplying the Vb voltage and the odd-numbered X electrode Xodd. It is connected between. In the transistors Xbe and Xbo, two transistors are formed in a back-to-back form. In this case, the transistors Xbe and Xbo may be formed of one transistor.

그리고 경로 분리부(514)는 트랜지스터(Xpe, Xpo)를 포함한다. 트랜지스터(Cpe)는 노드(N)와 짝수 번째 X 전극(Xeven) 사이에 연결되어 있으며, 트랜지스터(Cpo)는 노드(N)와 홀수 번째 X 전극(Xodd) 사이에 연결되어 있다.The path separator 514 includes transistors Xpe and Xpo. The transistor Cpe is connected between the node N and the even-numbered X electrode Xeven, and the transistor Cpo is connected between the node N and the odd-numbered X electrode Xodd.

이와 같이 구성된 구동 회로(510)에서는 어드레스 기간(TA1)에서는 트랜지스터(Xpe, Xg, Xbo)를 턴온한다. 그러면, 짝수 번째 X 전극(Xeven)에는 0V 전압이 인가되고 홀수 번째 X 전극(Xodd)에는 Vb 전압이 인가된다. 마찬가지로 어드레스 기간(TA2)에서는 트랜지스터(Xpo, Xg, Xbe)를 턴온한다. 그러면, 짝수 번째 X 전극(Xeven)에는 Vb 전압이 인가되고 홀수 번째 X 전극(Xodd)에는 0V 전압이 인가될 수 있다. 한편, 유지 기간에서 유지 방전 펄스가 X 전극(Xeven, Xodd)에 공통으로 인가되므로, 유지 기간에서 유지 방전 펄스를 인가할 때에는 트랜지스터(Xpo, Xpe)가 모두 턴온된다.In the driving circuit 510 configured as described above, the transistors Xpe, Xg, and Xbo are turned on in the address period TA1. Then, the 0V voltage is applied to the even-numbered X electrode Xeven and the Vb voltage is applied to the odd-numbered X electrode Xodd. Similarly, in the address period TA2, the transistors Xpo, Xg, and Xbe are turned on. Then, the voltage Vb may be applied to the even-numbered X electrode Xeven and the voltage 0V may be applied to the odd-numbered X electrode Xodd. On the other hand, since the sustain discharge pulse is commonly applied to the X electrodes Xeven and Xodd in the sustain period, both the transistors Xpo and Xpe are turned on when the sustain discharge pulse is applied in the sustain period.

이와 같이 본 발명의 실시 예에 따른 구동 회로(510)에서는 유지 기간(TS)의 구동을 위한 회로가 구성되어 있는 유지 방전부(511)와 어드레스 기간(TA1, TA2)의 구동을 위한 회로가 구성되어 있는 전압 인가부(512, 513) 사이에 짝수 번째 X 전극(Xeven)과 홀수 번째 X 전극(Xodd)으로 경로를 분리시키는 경로 분리부(514)가 형성됨으로써, 유지 기간(TS)의 구동을 위한 회로가 1개씩만 있어도 된다. 따라서, 종래에 비해 회로 가격을 줄일 수 있다.As described above, in the driving circuit 510 according to the exemplary embodiment of the present invention, the sustain discharge unit 511 including the circuit for driving the sustain period TS and the circuit for driving the address period TA1 and TA2 are configured. The path separating unit 514 is formed between the voltage applying units 512 and 513 to separate the paths into the even-numbered X electrodes Xeven and the odd-numbered X electrodes Xodd, thereby driving the sustain period TS. There may be only one circuit for each. Therefore, the circuit cost can be reduced as compared with the conventional art.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 본 발명에 의하면, 어드레스 기간에서 짝수 번째 X 전극과 홀수 번째 X 전극에 서로 다른 전압을 인가하는 플라즈마 표시 장치에서 유지 방전을 위한 회로 소자가 1개씩만 있어도 되므로 회로 소자 가격이 절감된다.As described above, according to the present invention, in the plasma display device in which different voltages are applied to the even-numbered and odd-numbered X electrodes in the address period, only one circuit element for sustain discharge is required, thereby reducing the circuit element price. do.

Claims (10)

복수의 제1 전극과 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 플라즈마 표시 장치를 구동하는 장치에 있어서,An apparatus for driving a plasma display device that performs a display operation with a plurality of first electrodes and the plurality of first electrodes, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 연결되어 있는 제1 트랜지스터,A first transistor connected to a first electrode of a first group among the plurality of first electrodes, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 연결되어 있는 제2 트랜지스터,A second transistor connected to a first electrode of a second group of the plurality of first electrodes, 상기 제1 및 제2 트랜지스터의 접점과 제1 전압을 공급하는 제1 전원 사이에 연결되어 있는 제3 트랜지스터,A third transistor connected between the contacts of the first and second transistors and a first power supply for supplying a first voltage, 상기 제1 및 제2 트랜지스터의 접점과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 제4 트랜지스터,A fourth transistor connected between the contacts of the first and second transistors and a second power supply for supplying a second voltage lower than the first voltage, 상기 제1 트랜지스터와 상기 제1 그룹의 제1 전극 사이의 접점과 제3 전압을 공급하는 제3 전원 사이에 연결되어 있는 제5 트랜지스터, 그리고A fifth transistor connected between a contact point between the first transistor and the first electrode of the first group and a third power supply for supplying a third voltage; and 상기 제2 트랜지스터와 상기 제2 그룹의 제1 전극 사이의 접점과 상기 제3 전원 사이에 연결되어 있는 제6 트랜지스터를 포함하는 플라즈마 표시 장치의 구동 장치.And a sixth transistor connected between the contact point between the second transistor and the first electrode of the second group and the third power source. 제1항에 있어서,The method of claim 1, 제1 어드레스 기간에서 상기 제1, 제4 및 제6 트랜지스터를 턴온하여, 상기 제1 그룹의 제1 전극에 상기 제2 전압을 인가하고 상기 제2 그룹의 제1 전극에 상기 제3 전압을 인가하며,The first, fourth and sixth transistors are turned on in a first address period to apply the second voltage to the first electrode of the first group and the third voltage to the first electrode of the second group. , 제2 어드레스 기간에서 상기 제2, 제4 및 제5 트랜지스터를 턴온하여, 상기 제1 그룹의 제1 전극에 상기 제3 전압을 인가하고 상기 제2 그룹의 제1 전극에 상기 제2 전압을 인가하는 플라즈마 표시 장치의 구동 장치.In the second address period, the second, fourth, and fifth transistors are turned on to apply the third voltage to the first electrode of the first group, and apply the second voltage to the first electrode of the second group. A driving device of the plasma display device. 제2항에 있어서,The method of claim 2, 상기 제1 및 제2 어드레스 기간 각각에서, 발광 할 방전 셀의 제2 전극에 순차적으로 주사 펄스를 인가하는 플라즈마 표시 장치의 구동 장치.And a scanning pulse is sequentially applied to the second electrode of the discharge cell to emit light in each of the first and second address periods. 제2항에 있어서,The method of claim 2, 유지 기간에서는 상기 제1 및 제2 트랜지스터가 턴온되어 있는 플라즈마 표시 장치의 구동 장치.The driving device of the plasma display device, wherein the first and second transistors are turned on in the sustain period. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 제1 전압은 유지 기간에서 상기 복수의 제1 전극에 인가되는 전압 중 높은 전압이며, 상기 제2 전압은 상기 유지 기간에서 상기 복수의 제2 전극에 인가되는 전압 중 낮은 전압인 플라즈마 표시 장치의 구동 장치.The first voltage is a higher voltage among voltages applied to the plurality of first electrodes in a sustain period, and the second voltage is a lower voltage among voltages applied to the plurality of second electrodes in the sustain period. drive. 제5항에 있어서,The method of claim 5, 상기 제3 및 제4 트랜지스터의 접점에 제1단이 연결되어 있는 적어도 하나의 인덕터,At least one inductor having a first end connected to the contacts of the third and fourth transistors, 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 공급하는 제4 전원과 상기 인덕터의 제2단 사이에 연결되어 상기 복수의 제1 전극의 전압을 증가시키기 위한 상승 경로, 그리고A rising path connected between a fourth power supply for supplying a third voltage between the first voltage and the second voltage and a second end of the inductor to increase voltages of the plurality of first electrodes, and 상기 제4 전원과 상기 인덕터의 제2단 사이에 연결되어 상기 복수의 제1 전극의 전압을 감소시키기 위한 하강 경로를 더 포함하는 플라즈마 표시 장치의 구동 장치.And a falling path connected between the fourth power supply and the second end of the inductor to reduce voltages of the plurality of first electrodes. 복수의 제1 전극,A plurality of first electrodes, 상기 복수의 제1 전극과 상기 제1 전압을 공급하는 제1 전원 사이에 연결되어 있는 제1 트랜지스터,A first transistor connected between the plurality of first electrodes and a first power supply for supplying the first voltage, 상기 복수의 제2 전극과 상기 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 제2 트랜지스터,A second transistor connected between the plurality of second electrodes and a second power supply for supplying the second voltage; 상기 제1 그룹의 제1 전극과 상기 제3 전압을 공급하는 제3 전원 사이에 연결되어 있는 제3 트랜지스터,A third transistor connected between the first electrode of the first group and a third power supply for supplying the third voltage; 상기 제2 그룹의 제1 전극과 상기 제3 전원 사이에 연결되어 있는 제4 트랜지스터, 그리고A fourth transistor connected between the first electrode of the second group and the third power source, and 상기 제1 및 제2 트랜지스터의 접점과 상기 제3 및 제4 트랜지스터 사이에 연결되며 상기 제1 그룹의 제1 전극과 상기 제2 그룹의 제1 전극으로 경로를 분리 하는 경로 분리부를 포함하는 플라즈마 표시 장치.A plasma display connected between the contacts of the first and second transistors and the third and fourth transistors and including a path separation unit separating a path into the first electrode of the first group and the first electrode of the second group Device. 제7항에 있어서,The method of claim 7, wherein 상기 경로 분리부는,The path separation unit, 상기 제1 및 제2 트랜지스터의 접점과 상기 제1 그룹의 제1 전극 사이에 연결되어 있는 제5 트랜지스터, 그리고A fifth transistor connected between the contacts of the first and second transistors and the first electrode of the first group, and 상기 제1 및 제2 트랜지스터의 접점과 상기 제2 그룹의 제1 전극 사이에 연결되어 있는 제6 트랜지스터를 포함하는 플라즈마 표시 장치.And a sixth transistor connected between the contacts of the first and second transistors and the first electrode of the second group. 제8항에 있어서,The method of claim 8, 유지 기간에서 상기 제5 및 제6 트랜지스터를 턴온한 상태에서 상기 제1 트랜지스터와 상기 제2 트랜지스터를 교대로 턴온하며,Alternately turning on the first transistor and the second transistor while the fifth and sixth transistors are turned on in a sustain period; 제1 어드레스 기간에서 상기 제2, 제4 및 제5 트랜지스터를 턴온하며,Turning on the second, fourth, and fifth transistors in a first address period, 제2 어드레스 기간에서 상기 제2, 제3 및 제6 트랜지스터를 턴온하는 플라즈마 표시 장치.And turning on the second, third and sixth transistors in a second address period. 제9항에 있어서,The method of claim 9, 상기 제1 및 제2 트랜지스터의 접점에 제1단이 연결되어 있는 적어도 하나의 인덕터,At least one inductor having a first end connected to the contacts of the first and second transistors, 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 충전하고 있으며 상기 인 덕터의 제2단에 연결되어 있는 커패시터,A capacitor charged with a third voltage between the first voltage and the second voltage and connected to the second end of the inductor, 상기 인덕터와 상기 커패시터 사이에 연결되어 있는 제7 트랜지스터, 그리고A seventh transistor connected between the inductor and the capacitor, and 상기 인덕터와 상기 커패시터 사이에 연결되어 있는 제8 트랜지스터를 더 포함하며,Further comprising an eighth transistor connected between the inductor and the capacitor, 상기 유지 기간에서,In the retention period, 상기 제1 트랜지스터를 턴온하기 전에 상기 제7 트랜지스터를 턴온하여 상기 복수의 제1 전극의 전압을 증가시키며,Before turning on the first transistor, the seventh transistor is turned on to increase the voltage of the plurality of first electrodes, 상기 제2 트랜지스터를 턴온하기 전에 상기 제8 트랜지스터를 턴온하여 상기 복수의 제1 전극의 전압을 감소시키는 플라즈마 표시 장치.And turning on the eighth transistor to reduce the voltages of the plurality of first electrodes before the second transistor is turned on.

Images