KR100647361B1 - 반도체 메모리 장치의 컬럼선택신호 발생장치 - Google Patents

반도체 메모리 장치의 컬럼선택신호 발생장치 Download PDF

Info

Publication number
KR100647361B1
KR100647361B1 KR1020050022578A KR20050022578A KR100647361B1 KR 100647361 B1 KR100647361 B1 KR 100647361B1 KR 1020050022578 A KR1020050022578 A KR 1020050022578A KR 20050022578 A KR20050022578 A KR 20050022578A KR 100647361 B1 KR100647361 B1 KR 100647361B1
Authority
KR
South Korea
Prior art keywords
signal
pulse
column selection
selection signal
pulse signal
Prior art date
Application number
KR1020050022578A
Other languages
English (en)
Other versions
KR20060100777A (ko
Inventor
유민영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050022578A priority Critical patent/KR100647361B1/ko
Priority to US11/148,561 priority patent/US7212451B2/en
Publication of KR20060100777A publication Critical patent/KR20060100777A/ko
Application granted granted Critical
Publication of KR100647361B1 publication Critical patent/KR100647361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 컬럼선택신호 발생장치에 관한 것으로서, 자체적으로 발생하는 펄스신호와 외부클럭신호를 이용한 펄스신호를 선택적으로 컬럼선택신호로서 사용하도록 하여, 공정 및 외부조건의 변화와 무관하게 컬럼선택신호의 펄스폭을 일정하게 유지할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명에 따른 컬럼선택신호 발생장치는, 외부클럭신호에 의한 복수개의 명령신호를 논리조합하여 제 1 펄스신호를 발생하는 명령조합부, 상기 제 1 펄스신호의 제어에 의해 제 2 펄스신호를 발생하는 펄스 발생부와, 상기 제 1 펄스신호 및 상기 제 2 펄스신호의 펄스폭을 비교하여, 상기 제 1 및 제 2 펄스신호의 펄스폭을 비교하여 그 결과에 따라 컬럼선택신호를 출력하는 비교부를 포함하여 구성함을 특징으로 한다.

Description

반도체 메모리 장치의 컬럼선택신호 발생장치{Column selection signal generator of semiconductor memory device}
도 1은 종래의 반도체 메모리 장치의 컬럼선택신호 발생장치의 구성도.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 컬럼선택신호 발생장치의 구성도.
도 3 및 도 4는 도 2의 컬럼선택신호 발생장치의 리드시 컬럼선택신호의 펄스폭 제어를 설명하기 위한 출력 파형도.
본 발명은 반도체 메모리 장치의 컬럼선택신호 발생장치에 관한 것으로서, 자체적으로 발생하는 펄스신호와 외부클럭신호를 이용한 펄스신호를 선택적으로 컬럼선택신호로서 사용하도록 하여, 공정 및 외부조건의 변화와 무관하게 컬럼선택신호의 펄스폭을 일정하게 유지할 수 있도록 하는 기술이다.
일반적으로, 반도체 메모리 장치는 다수의 메모리 셀(cell)에 데이터를 저장하거나 저장된 데이터를 리드하기 위한 것으로서, 다수의 비트 라인 및 다수의 워드라인, 그 비트 라인 및 워드라인을 선택하는 회로, 다수의 센스앰프, 및 셀을 선 택하기 위한 로오 디코더 및 컬럼 디코더 등의 회로를 포함한다.
특히, 컬럼 디코더는 컬럼 어드레스를 디코딩하여 비트라인을 선택하기 위한 컬럼선택신호를 출력한다. 이때, 컬럼선택신호의 펄스폭은 리드동작시 센스앰프의 데이터를 데이터 버스로 전송하는 시간을 의미한다.
따라서, 컬럼선택신호의 펄스폭이 작을수록 반도체 메모리 장치의 속도는 향상되나, 펄스폭이 너무 작으면 데이터를 충분히 전달할 수 있는 시간이 확보되지않아 불량이 발생할 수 있다. 따라서, 적절한 펄스폭을 갖는 컬럼선택신호를 확보하는 것이 중요하다.
도 1은 종래의 반도체 메모리 장치의 컬럼선택신호 발생장치의 구성도이다. 종래의 컬럼선택신호 발생장치는 명령조합부(10), 펄스 발생부(20), 및 구동부(30)를 구비한다.
명령조합부(10)는 인버터 IV1~ IV3 및 낸드게이트 ND를 구비한다. 각 인버터 IV1~ IV3는 내부리드명령신호 IRD, 내부라이트명령신호 IWT, 내부컬럼어드레스 선택신호 ICAS를 각각 반전하고, 낸드게이트 ND1는 인버터 IV1~IV3의 출력신호를 낸드연산하여 펄스신호 OUT2를 출력한다. 이때, 내부리드명령신호 IRD, 내부라이트명령신호 IWT, 컬럼어드레스 ICAS는 외부클럭신호 CLK를 기반으로한 신호들이다. 리드(READ) 명령시에는 내부리드명령신호 IRD가 인에이블되고 라이트(WRITE) 명령시에는 내부라이트명령신호 IWT가 인에이블된다. 명령조합부(10)는 리드/라이트 명령시에 첫번째 어드레스 인가 시에는 내부리드명령신호IRD/내부라이트명령신호IWT에 의해 펄스신호 OUT2를 출력하고 두번째 어드레스 인가시에 내부컬럼어드레스 선택 신호 ICAS에 의해 펄스신호 OUT2를 출력한다.
펄스 발생부(20)는 명령조합부(10)의 펄스신호 OUT2를 이용하여 자체적으로 펄스신호 OUT1를 발생한다.
구동부(40)는 직렬연결된 인버터 IV4, IV5을 구비하고, 펄스 발생부(20)로부터 출력되는 펄스신호 OUT1를 구동하여 컬럼선택신호 YSP로서 출력한다. 이와같은 컬럼선택신호 YSP는 선택된 컬럼의 데이터를 증폭하는 메인 증폭기(미도시)와 메인 출력 드라이버(미도시)를 인에이블시키는 시간과 기간을 결정한다.
예를 들면, 내부리드명령신호 IRD에 의해 생성된 컬럼선택신호 YSP가 인에이블되는 시점에 메인증폭기(미도시)가 인에이블되고 컬럼선택신호 YSP가 인에이블되는 구간동안 메인증폭기(미도시)가 인에이블된다. 그 후, 컬럼선택신호 YSP가 디스에이블되는 시점에 메인 출력 드라이버(미도시)가 인에이블되어 컬럼선택신호 YSP의 펄스폭에 따라 메모리 셀의 데이터를 외부로 전송하는 시간이 결정된다. 따라서, 컬럼선택신호 YSP는 메모리 셀의 데이터를 외부로 충분히 전송할 수 있을 만큼 적절한 펄스폭을 유지해야 한다.
그러나, 종래의 컬럼선택신호 발생회로는 R-C 지연부(미도시)를 구비하는 펄스 발생부(20)에 의해 출력되는 펄스신호 OUT1를 컬럼선택신호 YSP로서 사용하는데, 이때, R-C 지연부(미도시)는 공정변화 및 온도변화 등의 외부조건의 변화에 민감하여, 외부 조건의 변화에 따라 펄스신호 OUT1의 펄스폭이 변하게 되어 결국 컬럼선택신호 YSP의 펄스폭이 변하게 되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 공정변화 및 온도 변화 등의 외부조건에 의해 컬럼펄스발생신호의 펄스폭이 변하는 경우 외부 클럭신호에 의해 형성된 펄스신호를 이용하여 컬럼선택신호로 사용하도록 제어함으로써 컬럼선택신호의 펄스폭을 조절하여 일정하게 유지할 수 있도록 하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 컬럼선택신호 발생장치는, 외부클럭신호에 의한 복수개의 명령신호를 논리조합하여 제 1 펄스신호를 발생하는 명령조합부와, 제 1 펄스신호를 입력받아 제 2 펄스신호를 발생하는 펄스 발생부, 및 제 1 펄스신호와 제 2 펄스신호의 펄스폭을 비교하여 펄스폭이 큰 펄스신호를 컬럼선택신호로서 선택하여 출력하는 비교부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 컬럼선택신호 발생장치의 구성도이다.
본 발명의 컬럼선택신호 발생장치는 명령조합부(100), 펄스 발생부(200), 비교부(300), 및 구동부(400)를 구비한다.
명령조합부(100)는 인버터 IV6~IV8 및 낸드게이트 ND2를 구비한다. 각 인버터 IV6~ IV8는 내부리드명령신호 IRD, 내부라이트명령신호 IWT, 내부컬럼어드레스 선택신호 ICAS를 각각 반전하고, 낸드게이트 ND2는 인버터 IV6~IV8의 출력신호를 낸드연산하여 펄스신호 OUT2를 출력한다. 이때, 내부리드명령신호 IRD, 내부라이트명령신호 IWT, 내부컬럼어드레스 선택신호 ICAS는 외부클럭신호 CLK를 기반으로 한 신호들이다.
펄스 발생부(200)는 명령조합부(100)의 펄스신호 OUT2를 이용하여 펄스신호 OUT1를 출력한다. 이때, 펄스신호 OUT1는 펄스 발생부(200) 내의 R-C 지연에 의해 그 펄스폭이 결정된다.
비교부(300)는 펄스신호 OUT1, OUT2를 비교하여 그 결과를 출력한다. 이를 위해, 비교부(300)는 노아게이트 NOR 및 인버터 IV9를 구비한다. 노아게이트 NOR는 펄스신호 OUT1, OUT2를 노아연산하고 인버터 IV9는 노아게이트 NOR의 출력신호를 반전한다.
구동부(400)는 직렬연결된 인버터 IV10, IV11을 구비하고, 비교부(300)의 출력신호를 구동하여 출력한다.
이하, 도 3 및 도 4를 참조하여, 컬럼선택신호의 펄스폭을 일정하게 유지시키는 동작을 설명하기로 한다.
리드 명령시에는 내부리드명령신호 IRD가 인에이블되고, 라이트 명령시에는 내부라이트 명령신호 IWT가 인에이블된다. 명령조합부(100)는 내부리드명령신호 IRD, 라이트 명령신호 IWT에 따른 펄스신호 OUT2를 출력하고, 펄스 발생부(200)는 R-C 지연부9미도시)를 이용하여 일정 펄스폭을 갖는 펄스신호 OUT1를 출력한다. 그 후, 비교부(300)는 펄스신호 OUT1, OUT2를 비교하여 펄스폭이 큰 신호를 선택하여 컬럼선택신호 YSP로서 출력한다.
도 3은 리드명령시의 tCK가 긴 경우이고, 도 4는 리드명령시의 tCK가 짧은 경우의 타이밍도이다.
도 3에 도시한 바와 같이, tCK가 긴 경우, 내부리드명령신호 IRD가 인가되면 명령조합부(100)의 펄스신호 OUT2는 내부리드명령신호 IRD의 펄스폭을 따라간다. 그 후, 펄스 발생부(200)는 펄스신호 OUT2를 이용하여 펄스신호 OUT1를 출력한다. 비교부(300)는 펄스신호 OUT1, OUT2를 비교하고, 펄스신호 OUT1 보다 펄스폭이 더 큰 펄스신호 OUT2에 의해 컬럼선택신호 YSP가 출력된다.
도 4에 도시한 바와 같이, tCK가 짧은 경우 리드 명령신호가 IRD가 인가되면, 명령조합부(100)의 펄스신호 OUT2는 내부리드명령신호 IRD의 펄스폭을 따라간다. 그 후, 펄스 발생부(200)는 펄스신호 OUT2를 이용하여 펄스신호 OUT1를 출력한다. 비교부(300)는 펄스신호 OUT1, OUT2을 비교하여 펄스신호 OUT2에 비하여 펄스폭이 큰 펄스신호 OUT1에 의해 컬럼선택신호 YSP의 펄스폭을 결정하여 출력한다.
이와같이, 본 발명은 외부 클럭신호를 이용한 내부리드명령신호 IRD, 내부라이트명령신호 ICAS, 및 내부컬럼어드레스 선택신호 CAS의 조합에 의한 펄스신호 및 내부의 펄스 발생부(200)의 펄스신호를 비교하여 펄스폭이 큰 신호를 이용하여 컬럼선택신호의 펄스폭을 결정한다.
이상에서 살펴본 바와 같이, 본 발명은 내부에서 발생한 펄스신호와 외부클럭신호에 의한 펄스신호의 펄스폭을 비교하여 펄스폭이 큰 신호를 이용하여 컬럼선택신호로서 출력함으로써, 공정변화 및 외부조건이 변화하더라도 컬럼선택신호의 펄스폭을 일정하게 유지할 수 있도록 하여 반도체 메모리 장치를 안정적으로 구동 시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 외부클럭신호에 의한 복수개의 명령신호를 논리조합하여 제 1 펄스신호를 발생하는 명령조합부;
    상기 제 1 펄스신호를 입력받아 제 2 펄스신호를 발생하는 펄스 발생부; 및
    상기 제 1 펄스신호와 상기 제 2 펄스신호의 펄스폭을 비교하여 펄스폭이 큰 펄스신호를 컬럼선택신호로서 선택하여 출력하는 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 컬럼선택신호 발생장치.
  2. 삭제
  3. 제 1항에 있어서, 상기 비교부는,
    클럭(tCK)의 펄스폭이 긴 경우에는 상기 제 1 펄스신호를 상기 컬럼선택신호로서 출력하고, 클럭(tCK)의 펄스폭이 짧은 경우에는 상기 제 2 펄스신호를 상기 컬럼선택신호로서 출력하는 것을 특징으로 하는 반도체 메모리 장치의 컬럼선택신호 발생장치.
  4. 제 1항에 있어서, 상기 비교부는,
    상기 제 1 펄스신호 및 상기 제 2 펄스신호의 펄스폭을 비교하는 논리연산부를 구비함을 특징으로 하는 반도체 메모리 장치의 컬럼선택신호 발생장치.
  5. 제 4항에 있어서, 상기 논리연산부는,
    노아게이트임을 특징으로 하는 반도체 메모리 장치의 컬럼선택신호 발생장치.
  6. 제 1항에 있어서, 상기 명령조합부는,
    상기 복수개의 명령신호들을 각각 반전하는 복수개의 반전부; 및
    상기 반전부의 출력신호를 논리조합하는 논리연산부를 구비함을 특징으로 하는 반도체 메모리 장치의 컬럼선택신호 발생장치.
  7. 제 6항에 있어서, 상기 논리연산부는 낸드게이트를 구비함을 특징으로 하는 반도체 메모리 장치의 컬럼선택신호 발생장치.
KR1020050022578A 2005-03-18 2005-03-18 반도체 메모리 장치의 컬럼선택신호 발생장치 KR100647361B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050022578A KR100647361B1 (ko) 2005-03-18 2005-03-18 반도체 메모리 장치의 컬럼선택신호 발생장치
US11/148,561 US7212451B2 (en) 2005-03-18 2005-06-09 Column selection signal generator of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050022578A KR100647361B1 (ko) 2005-03-18 2005-03-18 반도체 메모리 장치의 컬럼선택신호 발생장치

Publications (2)

Publication Number Publication Date
KR20060100777A KR20060100777A (ko) 2006-09-21
KR100647361B1 true KR100647361B1 (ko) 2006-11-23

Family

ID=37010124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022578A KR100647361B1 (ko) 2005-03-18 2005-03-18 반도체 메모리 장치의 컬럼선택신호 발생장치

Country Status (2)

Country Link
US (1) US7212451B2 (ko)
KR (1) KR100647361B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821573B1 (ko) * 2006-04-05 2008-04-15 주식회사 하이닉스반도체 반도체 메모리의 컬럼 선택신호 생성장치
KR102007364B1 (ko) * 2012-08-28 2019-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002498A (ko) * 1999-06-15 2001-01-15 윤종용 칼럼 액티브 클럭 신호와 뱅크 어드레스 사이의 마진을 확보하고 안정적으로 뱅크 선택 신호를 발생하는 뱅크 선택 신호 발생회로
KR20040056787A (ko) * 2002-12-24 2004-07-01 주식회사 하이닉스반도체 출력 펄스 조절이 가능한 컬럼 프리디코더 제어회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164340B2 (ja) * 1995-09-01 2001-05-08 本田技研工業株式会社 ウインドモールにおけるコーナー部の断面形状
KR100200763B1 (ko) * 1996-11-30 1999-06-15 윤종용 반도체 메모리 장치의 컬럼 선택 라인 인에이블 회로
US6178501B1 (en) * 1998-04-28 2001-01-23 Micron Technology. Inc. Method and apparatus for initializing a memory device
JP2000268565A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 同期型半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002498A (ko) * 1999-06-15 2001-01-15 윤종용 칼럼 액티브 클럭 신호와 뱅크 어드레스 사이의 마진을 확보하고 안정적으로 뱅크 선택 신호를 발생하는 뱅크 선택 신호 발생회로
KR20040056787A (ko) * 2002-12-24 2004-07-01 주식회사 하이닉스반도체 출력 펄스 조절이 가능한 컬럼 프리디코더 제어회로

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010002498
1020040056787

Also Published As

Publication number Publication date
US20060209602A1 (en) 2006-09-21
US7212451B2 (en) 2007-05-01
KR20060100777A (ko) 2006-09-21

Similar Documents

Publication Publication Date Title
US8885427B2 (en) Precharge circuit and non-volatile memory device
JP4758228B2 (ja) 半導体メモリ装置のレイテンシ制御回路
US7495974B2 (en) Delay selecting circuit for semiconductor memory device
KR100533965B1 (ko) Ｄｑｓ 신호의 리플현상으로 인하여 오동작을 방지할 수있는 동기식 메모리 장치
JP5099674B2 (ja) 半導体集積回路
US6982923B2 (en) Semiconductor memory device adaptive for use circumstance
JP2010009728A (ja) データ処理装置及びトリミングデータ読み出し方法
US8588013B2 (en) Address decoding method and semiconductor memory device using the same
US6977865B2 (en) Method and circuit for controlling operation mode of PSRAM
JP4044538B2 (ja) 半導体装置
KR100884609B1 (ko) 메모리장치의 버퍼제어회로
JP2002076879A (ja) 半導体装置
KR100647361B1 (ko) 반도체 메모리 장치의 컬럼선택신호 발생장치
JP2010267304A (ja) 半導体メモリおよびシステム
JP4889343B2 (ja) 半導体記憶装置
KR100837805B1 (ko) 반도체 메모리 장치
JP5529661B2 (ja) 半導体メモリ
KR20000020963A (ko) 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로
US20100110812A1 (en) Semiconductor device
KR100772713B1 (ko) 데이터 출력 제어 장치 및 이를 포함하는 반도체 메모리장치
KR100695512B1 (ko) 반도체 메모리 장치
JP2007293933A (ja) 半導体記憶装置
KR101048891B1 (ko) 테스트인에이블신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR100560934B1 (ko) 반도체 메모리 장치의 내부 클럭 발생 회로
KR100647390B1 (ko) 저전력 에스디램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee